專利名稱：光電二極管以及具有該光電二極管的光電ic的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及接受光、特別是接受紫外線而產(chǎn)生電流的光電二極管以及
具有該光電二極管的光電IC。
背景技術(shù)：
以往的光電二極管，在SOI ( Silicon On Insulator)襯底的低濃度 擴(kuò)散了 N型雜質(zhì)的硅半導(dǎo)體層中，使高濃度擴(kuò)散N型雜質(zhì)而形成為"E" 字形梳子形狀的N+擴(kuò)散層、與高濃度擴(kuò)散P型雜質(zhì)而形成為"7t"字形 梳子形狀的P+擴(kuò)散層的梳齒部嚙合，而使它們橫向相對配置，通過對 與N+擴(kuò)散層和P+擴(kuò)散層電連接的金屬布線施加規(guī)定的電壓，來檢測紫 外線的強(qiáng)度(例如參照專利文獻(xiàn)1)，該SOI襯底是在硅襯底上隔著嵌 入氧化膜形成了厚度150nm左右的硅半導(dǎo)體層的襯底。
另外，還有一種光電二極管，其在形成于N-擴(kuò)散層的P+擴(kuò)散層上 的除了形成了耗盡層的區(qū)域以外的區(qū)域，形成有由高熔點(diǎn)金屬形成的硅 化物層，降低了 P+擴(kuò)散層的面電阻(例如參照專利文獻(xiàn)2)。日本特開2001-320075號公報(bào)(主要是第4頁0028 段、圖4)
但是，在上述以往的專利文獻(xiàn)2的技術(shù)中，為了在形成于N-擴(kuò)散 層的P+擴(kuò)散層上形成硅化物層，需要利用掩模覆蓋由硅形成的N-擴(kuò)散 層，并在由硅形成的P+擴(kuò)散層上淀積高熔點(diǎn)金屬，之后，通過熱處理 使硅與金屬化合來形成，如果掩模的位置發(fā)生偏移，則硅化物層將延伸 到N-擴(kuò)散層上，使得肖特基結(jié)泄漏增大，而不能充分確保暗電流與光 電流之比(稱為S/N比)，從而存在以下問題使光電二極管的特性波 動增大，造成其質(zhì)量降低。
這個(gè)問題，在專利文獻(xiàn)1那樣的使梳子形狀的P+擴(kuò)散層與N+型擴(kuò)
散層嚙合配置的光電二極管的P+擴(kuò)散層上和N+擴(kuò)散層上分別形成硅化 物層的情況下也同樣存在。

發(fā)明內(nèi)容
本發(fā)明就是為了解決上述問題而提出的，目的是提供一種在光電二 極管的P型高濃度擴(kuò)散層上和N型高濃度擴(kuò)散層上分別形成硅化物層 時(shí)，使光電二極管的質(zhì)量穩(wěn)定化的技術(shù)。
為了解決上述問題，本發(fā)明的光電二極管的特征在于，具有支撐 襯底；形成在該支撐襯底上的絕緣層；硅半導(dǎo)體層，其形成在該絕緣層 上，具有元件形成區(qū)域和包圍該元件形成區(qū)域的元件隔離區(qū)域；形成于 該元件隔離區(qū)域的元件隔離層；P型高濃度擴(kuò)散層，其是在與該元件隔 離層的內(nèi)側(cè)的一個(gè)邊相接的上述元件形成區(qū)域，高濃度擴(kuò)散P型雜質(zhì)而 形成的；N型高濃度擴(kuò)散層，其是在和上述元件隔離層的與其一個(gè)邊相 對的另 一個(gè)邊相接的上述元件形成區(qū)域，與上述P型高濃度擴(kuò)散層具有 間隔地高濃度擴(kuò)散N型雜質(zhì)而形成的；低濃度擴(kuò)散層，其是在位于上述 P型高濃度擴(kuò)散層與上述N型高濃度擴(kuò)散層之間的上述元件形成區(qū)域， 低濃度擴(kuò)散與上述P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的任意一方 相同型的雜質(zhì)而形成的；以及硅化物層，其是在上述P型高濃度擴(kuò)散層 和N型高濃度擴(kuò)散層的上部，分別與上述低濃度擴(kuò)散層和上述P型高 濃度擴(kuò)散層的邊界、以及上述低濃度擴(kuò)散層和上述N型高濃度擴(kuò)散層的 邊界具有間隔地形成的。
由此，本發(fā)明能夠在P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的不 與周緣的元件隔離層相接而與低濃度擴(kuò)散層相接的邊界側(cè)，使硅化物層 與低濃度擴(kuò)散層具有間隔地容易形成無硅化物部，從而達(dá)到能夠防止硅 化物層延伸到低濃度擴(kuò)散層上，使光電二極管的質(zhì)量穩(wěn)定的效果。


圖l是表示實(shí)施例1的光電二極管的上表面的說明圖。 圖2是表示實(shí)施例1的光電二極管的剖面的說明圖。 圖3是表示實(shí)施例1的光電IC的制造方法的說明圖。 圖4是表示實(shí)施例1的光電IC的制造方法的說明圖。
圖5是表示實(shí)施例1的光電IC的制造方法的說明圖。
圖6是表示硅(100)的光吸收系數(shù)的波長依賴性的曲線圖。
圖7是表示基于硅半導(dǎo)體層厚度的光吸收率的曲線圖。
圖8是表示光吸收率為10%的波長的曲線圖。
圖9是表示實(shí)施例1的光電二極管的輸出特性的曲線圖。
圖10是表示實(shí)施例2的光電二極管的上表面的說明圖。
圖11是表示實(shí)施例2的光電二極管的剖面的說明圖。
圖12是表示實(shí)施例2的光電IC的制造方法的說明圖。
圖13是表示實(shí)施例2的光電IC的制造方法的說明圖。
圖14是表示實(shí)施例2的光電IC的制造方法的說明圖。
圖中1-光電二極管；3-嵌入氧化膜；4 -硅半導(dǎo)體層；6 - 二極 管形成區(qū)域；7a-nMOS元件；7b-pMOS元件；8a、 8b -晶體管形成 區(qū)域；9-元件隔離層；9a-—個(gè)邊；9b-另一個(gè)邊；10-元件隔離區(qū) 域；12-P+擴(kuò)散層；12a、 14a-峰部；12b、 14b-梳齒部；14 - N+擴(kuò) 散層；15-P-擴(kuò)散層；16-邊界；17-硅化物層；18-無硅化物部；18a -無硅化物部形成區(qū)域；21a、 21b-柵極氧化膜；22a、 22b-柵電極； 23-側(cè)壁；25a、 25b -源極層；26a、 26b -漏極層；27a、 27b-延展部； 28a、 28b-溝道區(qū)域；31 -抗蝕劑掩模；33、 36-硅氧化膜；34 -多晶 硅層；38-光電IC; 40 -虛設(shè)柵極；41-虛設(shè)柵極氧化膜；42 -虛設(shè) 柵電極；43-虛設(shè)側(cè)壁
具體實(shí)施例方式
下面，參照附圖，對本發(fā)明的光電二極管以及具備該光電二極管的 光電IC的實(shí)施例進(jìn)行說明。
[實(shí)施例1
圖l是表示實(shí)施例1的光電二極管的上表面的說明圖，圖2是表示 實(shí)施例的光電二極管的剖面的說明圖，圖3、圖4、圖5是表示實(shí)施例1 的光電IC的制造方法的說明圖。
另外，圖2是沿著圖1的A-A剖面線的剖視圖。
在圖1、圖2中，l是光電二極管，是一種只在波長為400nm以下 的紫外線區(qū)域具有靈敏度的光傳感器，其形成于SOI構(gòu)造的半導(dǎo)體晶片 的硅半導(dǎo)體層4，該SOI構(gòu)造的半導(dǎo)體晶片在未圖示的由硅(Si)構(gòu)成 的作為支撐襯底的硅襯底上，隔著由氧化硅(Si02)構(gòu)成的作為絕緣層 的嵌入氧化膜3，形成了由薄單晶硅構(gòu)成的半導(dǎo)體層4。
在本實(shí)施例的硅半導(dǎo)體層4上，如圖3至圖5所示，設(shè)定有用于形 成光電二極管1的作為元件形成區(qū)域的二極管形成區(qū)域6、用于形成作 為MOSFET ( Metal Oxide Semiconductor Field Effect Transistor)的 nMOS元件7a和pMOS元件7b的作為元件形成區(qū)域的晶體管形成區(qū) 域8a、 8b，在二極管形成區(qū)域6和晶體管形成區(qū)域8a、 8b各自的周圍 包圍成矩形框狀的區(qū)域上，設(shè)定有用于形成元件隔離層9的元件隔離區(qū) 域10。
元件隔離層9是在元件隔離區(qū)域10的硅半導(dǎo)體層4上，用氧化硅 等絕緣材料形成到嵌入氧化膜3而形成的，具有使硅半導(dǎo)體層4的二極 管形成區(qū)域6和晶體管形成區(qū)域8a、 8b彼此之間電絕緣隔離的功能。
另外，在本"^兌明中，如圖1、圖2等所示，為了區(qū)分元件隔離層9， 而使用網(wǎng)格線表示。
12是作為P型高濃度擴(kuò)散層的P+擴(kuò)散層，是以比較高的濃度使硼 (B)等P型雜質(zhì)擴(kuò)散于二極管形成區(qū)域6的硅半導(dǎo)體層4而形成的擴(kuò) 散層，如圖1所示，其形成為由與元件隔離層9內(nèi)側(cè)的一個(gè)邊9a相 接的峰部12a、和從峰部12a向與一個(gè)邊9a相對的元件隔離層9內(nèi)側(cè)的 另 一個(gè)邊9b延伸的多個(gè)梳齒部12b形成的梳子形狀。
本實(shí)施例的P+擴(kuò)散層12形成為從峰部12a延伸出2個(gè)梳齒部的 "71"字形。
14是作為N型高濃度擴(kuò)散層的N+擴(kuò)散層，是以比較高的濃度使與
P型高濃度擴(kuò)散層相反型的N型雜質(zhì)、即磷(P)和砷(As)等擴(kuò)散于 二極管形成區(qū)域6的硅半導(dǎo)體層4而形成的擴(kuò)散層，如圖1所示，其形 成為由與元件隔離層9內(nèi)側(cè)的另一個(gè)邊9b相接的峰部14a、和從峰 部14a向相對的一個(gè)邊9a延伸的多個(gè)梳齒部14b形成的梳子形狀。
本實(shí)施例的N+擴(kuò)散層14形成為從峰部14a的兩端部和中央部延伸 出3個(gè)梳齒部14b的"E"字形。
15是作為低濃度擴(kuò)散層的P-擴(kuò)散層，是以比較低的濃度使P型雜 質(zhì)擴(kuò)散于分別與P+擴(kuò)散層12和N+擴(kuò)散層14相接的硅半導(dǎo)體層4而形 成的擴(kuò)散層，是基于形成在這里的耗盡層所吸收的紫外線區(qū)域的光而產(chǎn) 生電子-空穴對的部位，其中，P+擴(kuò)散層12和N+擴(kuò)散層14是通過使梳 齒部12b、 14b彼此具有間隔地嚙合而相對配置的。
根據(jù)上il結(jié)構(gòu)，本實(shí)施例的光電二極管l是以下這樣形成的如圖 1所示，使P+擴(kuò)散層12和N+擴(kuò)散層14各自的梳齒部12b、 14b隔著 P-擴(kuò)散層15嚙合而相對配置P+擴(kuò)散層12和N+擴(kuò)散層14,并使P+擴(kuò) 散層12和N+擴(kuò)散層14各自的與P-擴(kuò)散層15的邊界16以外的周緣部 位，與元件隔離層9相接。
17是珪化物層，是由通過熱處理使鈷(Co)、鈥(Ti)、鎳(Ni) 等高熔點(diǎn)金屬與硅化合而形成的硅化合物構(gòu)成的具有導(dǎo)電性的層，其分 別形成在P+擴(kuò)散層12和N+擴(kuò)散層14的上部，并形成為與它們和P-擴(kuò)散層15的邊界16具有間隔。
因此，在本實(shí)施例的P+擴(kuò)散層12和N+擴(kuò)散層14的硅化物層17 的周緣與邊界16之間存在原樣保留了 P+擴(kuò)散層12和N+擴(kuò)散層14的 無珪化物部18。
另外，在本說明中，如圖1、圖2所示，為了進(jìn)行區(qū)別，對硅化物 層17附加陰影線表示。
為了構(gòu)成只在波長400nm以下的紫外線區(qū)域具有靈敏度的光電二 極管l，本實(shí)施例的硅半導(dǎo)體層4的厚度形成為50nm以下。
即，硅中的光吸收率I/10，可由使用了光吸收系數(shù)a的下式所示的 比爾定律來表示。
I/Io = exp (國aZ) ……(1)
這里，Z表示光的進(jìn)入深度，I表示深度Z處的光強(qiáng)度，Io表示入 射光強(qiáng)度。
如圖6所示，光吸收系數(shù)a具有波長依賴性，當(dāng)使用式(l)按硅 半導(dǎo)體層4的厚度(Z)求光吸收率I/Io時(shí)，可獲得如圖7所示那樣的 曲線。
根據(jù)圖7可知，在光吸收率I/Io為0.1以下，即10%以下時(shí)，光吸 收率I/Io急劇下降，其波長隨著厚度的變薄，而向短波長的方向，即紫 外線區(qū)域方向移動。
為了利用這種性質(zhì)，求出相對硅半導(dǎo)體層4的厚度的光吸收率I/Io 達(dá)到10%時(shí)的波長，根據(jù)圖8可知，為了獲得只在波長為400nm以下 的紫外線區(qū)域具有靈敏度的光電二極管1,只要使硅半導(dǎo)體層4的厚度 為50nm以下即可。
因此，希望把用于只對紫外線區(qū)域進(jìn)行選擇性檢測的硅半導(dǎo)體層4 的厚度設(shè)定為50nm以下，并希望把其下P艮設(shè)定為3nm。
把硅半導(dǎo)體層4的厚度設(shè)定為3nm以上的原因是，如果更薄，則 難以吸收在半導(dǎo)體晶片上形成硅半導(dǎo)體層4時(shí)的厚度波動。
本實(shí)施例的光電二極管1，如圖5 (P12)所示那樣，與形成在硅半 導(dǎo)體層4上的nMOS元件7a和pMOS元件7b同時(shí)形成。
本實(shí)施例的nMOS元件7a形成于晶體管形成區(qū)域8a。
在圖5(P12)中，21a是柵極氧化膜，是由氧化硅等絕緣材料構(gòu)成 的膜厚比較薄的絕緣膜。
22a是柵電極，是由以比較高的濃度擴(kuò)散了與源極層25a (后述) 相同型的雜質(zhì)(在本實(shí)施例中是N型)的多晶硅等構(gòu)成的電極，其在晶 體管形成區(qū)域8a的柵極長度方向的中央部，隔著柵極氧化膜21a與晶 體管形成區(qū)域8a的硅半導(dǎo)體層4相對形成，在其側(cè)面形成有由氮化硅 (Si3N)等絕緣材料構(gòu)成的側(cè)壁23，在其上部形成有硅化物層17。
在晶體管形成區(qū)域8a的柵電極22a兩側(cè)的硅半導(dǎo)體層4中，形成 有以比較高的濃度擴(kuò)散了 N型雜質(zhì)的源極層25a和漏極層26a，在各自 的柵電極22a側(cè)，通過以比源極層25a低的濃度(稱為中濃度)擴(kuò)散與 源極層25a相同型的雜質(zhì)，形成了源極層25a和漏極層26a各自的延展 部27a。
另外，在源極層25a和漏極層26a的上部形成有硅化物層17。
在柵極氧化膜21a下的源極層25a和漏極層26a各自的延展部27a 之間的硅半導(dǎo)體層4中，形成有溝道區(qū)域28a，在該溝道區(qū)域28a中， 形成有以比較低的濃度擴(kuò)散了與源極層25a相反型的雜質(zhì)、即P型雜質(zhì) 的nMOS元件7a的溝道。
本實(shí)施例的pMOS元件7b是使用與nMOS元件7a的雜質(zhì)相反型 的雜質(zhì)同樣地形成的，具有形成于晶體管形成區(qū)域8b的硅半導(dǎo)體層4 的源極層25b和漏極層26b、以及柵電極22b，該柵電極22b在源極層 25b和漏極層26b各自的延展部27b之間的溝道區(qū)域28b，在隔著柵極 氧化膜21b相對的側(cè)面上，形成有側(cè)壁，在柵電極22b、源極層25b、 和漏極層26b的上部，形成有珪化物層17。
本實(shí)施例的光電二極管1的P+擴(kuò)散層12與pMOS元件7b的源極 層25b和漏極層26b，分別是以相同濃度擴(kuò)散P型的相同雜質(zhì)而形成的。
另外，光電二極管1的N+擴(kuò)散層14與nMOS元件7a的源極層25a 和漏極層26a，分別是以相同濃度擴(kuò)散N型的相同雜質(zhì)而形成的。
并且，光電二極管1的P-擴(kuò)散層和nMOS元件7a的溝道區(qū)域26a 分別是以相同濃度擴(kuò)散P型的相同雜質(zhì)而形成的。
另外，上述的柵極長度方向是指，與硅半導(dǎo)體層4的上表面平行地 從源極層25a或25b朝向漏極層26a或26b的方向，或者其相反的方向。
在圖3至圖5中，31是作為掩模部件的抗蝕劑掩模，是利用光刻對 涂敷在硅半導(dǎo)體層4上的正型或負(fù)型抗蝕劑進(jìn)行曝光和顯影處理而形成 的掩模圖形，起到本實(shí)施例的蝕刻和離子注入中的掩模的作用。
下面，按照圖3至圖5中用P表示的工序，對本實(shí)施例的光電IC
的制造方法進(jìn)行說明。
本實(shí)施例的半導(dǎo)體晶片的硅半導(dǎo)體層4，是通過在SOI構(gòu)造的半導(dǎo) 體晶片的薄硅層上，采用熱氧化法形成犧牲氧化膜，然后通過濕式蝕刻 將其除去，而形成50nm的厚度的，該SOI構(gòu)造的半導(dǎo)體晶片是采用 SIMOX ( Separation by Implanted Oxygen )法在嵌入氧化膜3上殘留 薄硅層，或在嵌入氧化膜3上粘貼薄硅層而形成的。
在P1 (圖3)中，在嵌入氧化膜3上形成了規(guī)定厚度(在本實(shí)施例 中是50nm)的硅半導(dǎo)體層4的半導(dǎo)體晶片的硅半導(dǎo)體層4上，采用熱 氧化法形成膜厚較薄的襯墊氧化膜，在該襯墊氧化膜上采用CVD (Chemical Vapor Deposition )法形成由氮化珪構(gòu)成的珪氮化膜，并通 過光刻，在硅氮化膜上形成覆蓋二極管形成區(qū)域6和晶體管形成區(qū)域 8a、 8b、即露出了元件隔離區(qū)域10的抗蝕劑掩模(未圖示)，并把其作 為掩模，通過各向異性蝕刻，除去硅氮化膜，露出襯墊氧化膜。
除去上述的抗蝕劑掩模，并把露出的硅氮化膜作為掩模，采用 LOCOS ( Local Oxidation Of Silicon )法，將元件隔離區(qū)域10的珪半 導(dǎo)體層4氧化而形成到達(dá)嵌入氧化膜3的元件隔離層9，然后通過濕式 蝕刻除去硅氮化膜和襯墊氧化膜，在硅半導(dǎo)體層4的各個(gè)元件隔離區(qū)域 10形成元件隔離層9。
然后，通過光刻，在硅半導(dǎo)體層4上形成露出了二極管形成區(qū)域6 和晶體管形成區(qū)域8a的抗蝕劑掩模31，并把其作為掩模，對露出的硅 半導(dǎo)體層4注入P型雜質(zhì)離子，在硅半導(dǎo)體層4中形成以比較低的濃度 擴(kuò)散了 P型雜質(zhì)的光電二極管1的P-擴(kuò)散層15和nMOS元件7a的溝 道區(qū)域28a。
在P2(圖3)中，除去在工序Pl中形成的抗蝕劑掩模31,再次通 過光刻在硅半導(dǎo)體層4上形成露出了晶體管形成區(qū)域8b的抗蝕劑掩模 31，并把其作為掩模，對露出的硅半導(dǎo)體層4注入N型雜質(zhì)離子，在硅 半導(dǎo)體層4中形成以比較低的濃度擴(kuò)散了 N型雜質(zhì)的pMOS元件7b的 溝道區(qū)域28b。
在P3 (圖3 )中，采用熱氧化法將硅半導(dǎo)體層4的上表面氧化，形 成硅氧化膜33，在該硅氧化膜33上通過淀積多晶硅來形成比較厚的多
晶硅層34。
在P4(圖3)中，通過光刻，在多晶硅層34上形成覆蓋晶體管形 成區(qū)域8a、 8b的柵極長度方向的中央部的柵電極22a、 22b的形成區(qū)域 的抗蝕劑掩模(未圖示)，并把其作為掩模，通過干式蝕刻等，對多晶 硅層34和硅氧化膜33進(jìn)行蝕刻，形成隔著柵極氧化膜21a、 21b與硅 半導(dǎo)體層4的溝道區(qū)域28a、 28b相對的柵電極22a、 22b,然后除去上 述的抗蝕劑掩模。
在P5(圖4)中，通過光刻，形成露出二極管形成區(qū)域6的N+擴(kuò) 散層14的形成區(qū)域(圖1所示的"E"字形部位)和晶體管形成區(qū)域 8a的抗蝕劑掩模31，并把其作為掩模，對露出的硅半導(dǎo)體層4和柵電 極22a的多晶硅注入N型雜質(zhì)離子，在柵電極22a兩側(cè)的硅半導(dǎo)體層4 中形成以中濃度擴(kuò)散了 N型雜質(zhì)的nMOS元件7a的延展部27a，并且 向柵電極22a和N+擴(kuò)散層14的形成區(qū)域的硅半導(dǎo)體層4中擴(kuò)散中濃度 的N型雜質(zhì)。
在P6(圖4)中，除去在工序P5中形成的抗蝕劑掩模31，通過光 刻，形成露出了二極管形成區(qū)域6的P+擴(kuò)散層12的形成區(qū)域(圖l所 示的";r"字形部位)和晶體管形成區(qū)域8b的抗蝕劑掩模31，并把其 作為掩模，向露出的硅半導(dǎo)體層4和柵電極22b的多晶硅注入P型雜質(zhì) 離子，在柵電極22b兩側(cè)的硅半導(dǎo)體層4中形成以中濃度擴(kuò)散了 P型雜 質(zhì)的pMOS元件7b的延展部27b,并且向柵電極22b和P+擴(kuò)散層12 的形成區(qū)域的硅半導(dǎo)體層4中擴(kuò)散中濃度的P型雜質(zhì)。
在P7 (圖4)中，除去在工序P6中形成的抗蝕劑掩模31，采用 CVD法在柵電極22a、 22b和砝半導(dǎo)體層4的整個(gè)面上淀積氮化硅，形 成硅氮化膜，并采用各向異性蝕刻對硅氮化膜進(jìn)行蝕刻，露出柵電極 22a、 22b的上表面和硅半導(dǎo)體層4的上表面，在柵電極22a、 22b的側(cè) 面形成側(cè)壁23。
在P8(圖4)中，通過光刻，形成與上述工序P5同樣的抗蝕劑掩 模31，并把其作為掩模，向露出的硅半導(dǎo)體層4和柵電極22a的多晶硅 注入P型雜質(zhì)離子，在側(cè)壁23兩側(cè)的珪半導(dǎo)體層4中，形成以比較高 的濃度擴(kuò)散了 N型雜質(zhì)的nMOS元件7a的源極層25a、漏極層26a、 和光電二極管1的N+擴(kuò)散層14，并且向柵電極22a擴(kuò)散比較高濃度的N型雜質(zhì)。
在P9(圖5)中，除去在工序P8中形成的抗蝕劑掩模31，通過光 刻，形成與上述工序P6同樣的抗蝕劑掩模31，并把其作為掩模，向露 出的硅半導(dǎo)體層4和柵電極22b的多晶硅注入P型雜質(zhì)離子，在側(cè)壁 23兩側(cè)的硅半導(dǎo)體層4中，形成以比較高的濃度擴(kuò)散了 P型雜質(zhì)的 pMOS元件7b的源極層25b、漏極層26b和光電二極管1的P+擴(kuò)散層 12，并且向柵電極22b擴(kuò)散比較高濃度的P型雜質(zhì)。
在P10(圖5)中，在除去在工序P9中形成的抗蝕劑掩模31，并 實(shí)施了用于使各個(gè)擴(kuò)散層活性化的熱處理后，通過光刻，形成抗蝕劑掩 模31，該抗蝕劑掩模31露出了與二極管形成區(qū)域6的P+擴(kuò)散層12及 N+擴(kuò)散層14同P-擴(kuò)散層15的邊界16相接的無硅化物部18的形成區(qū) 域18a，然后，把其作為掩模，釆用CVD法淀積氧化硅，形成硅氧化 膜36。
用于形成該硅氧化膜36的抗蝕劑掩模31，為了特意設(shè)置無硅化物 部18,考慮在上述工序P5、 P6、 P8、 P9中形成的抗蝕劑掩模31及在 本工序中形成的抗蝕劑掩模31的所有對準(zhǔn)裕量，其結(jié)果，設(shè)定為還覆 蓋無硅化物部18的形成區(qū)域18a的形狀。
在P11(圖5)中，除去在工序PIO中形成的抗蝕劑掩模31,采用 濺射法在柵電極22a、 22b和硅半導(dǎo)體層4的整個(gè)面上淀積鈷，形成高 熔點(diǎn)金屬層，并通過自對準(zhǔn)多晶硅化物處理，使與P+擴(kuò)散層12和N+ 擴(kuò)散層14上、柵電極22a、 22b上、源極層25a、 25b和漏極層26a、 26b上的硅相接的高熔點(diǎn)金屬層珪化物化，而在各個(gè)部位形成珪化物層 17。
此時(shí)，由于P+擴(kuò)散層12和N+擴(kuò)散層14的無硅化物部18的形成 區(qū)域18a被珪氧化膜36覆蓋，所以不形成硅化物層17而原樣殘留P+ 擴(kuò)散層12和N+擴(kuò)散層14，在P+擴(kuò)散層12和N+擴(kuò)散層14的與同P-擴(kuò)散層15的邊界16相鄰的部位，形成無硅化物部18,并且在P+擴(kuò)散 層12和N+擴(kuò)散層14、柵電極22a、 22b、源極層25a、 25b和漏極層 26a、 26b的上部形成具有相同金屬成分的硅化物層17。
在這種情況下，上述的自對準(zhǔn)多晶硅化物處理是從實(shí)施熱處理開始
到除去未反應(yīng)的高熔點(diǎn)金屬層為止的處理。
在P12(圖5)中，在形成硅化物層17后，通過濕式蝕刻，除去硅 氧化膜26，形成本實(shí)施例的光電二極管1和nMOS元件7a、 pMOS元 件7b。
然后，在硅化物層17和元件隔離層9等上的硅半導(dǎo)體層4的整個(gè) 面上，釆用CVD法比較厚地淀積氧化硅等絕緣材料，并對其上表面進(jìn) 行平坦化處理，形成層間絕緣膜，再通過光刻，在層間絕緣膜上形成具 有開口部的抗蝕劑掩模(未圖示)，該開口部露出了 P+擴(kuò)散層12和N十 擴(kuò)散層14、源極層25a、 25b和漏極層26a、 26b的各硅化物層17上的 接觸孔形成區(qū)域的層間絕緣膜，然后把該抗蝕劑掩模作為掩模，通過選 擇性蝕刻氧化硅的各向異性蝕刻，形成貫穿層間絕緣膜到達(dá)上述硅化物 層17的接觸孔，在除去上述的抗蝕劑掩模后，釆用CVD法或?yàn)R射法， 在接觸孔內(nèi)嵌入導(dǎo)電材料，形成接觸插塞，對其上表面進(jìn)行平坦化處理， 露出層間絕緣膜的上表面。
然后，與上述同樣地在到達(dá)柵電極22a、 22b的硅化物層17的接觸 孔內(nèi)嵌入導(dǎo)電材料，形成接觸插塞，并實(shí)施平坦化處理，形成本實(shí)施例 的光電IC38。
這樣形成的光電二極管1，由于其P-擴(kuò)散層15以相同的濃度擴(kuò)散 了與構(gòu)成光電IC38的nMOS元件7a的溝道區(qū)域28a相同的P型雜質(zhì)， 所以在形成nMOS元件7a的溝道區(qū)域28a的工序Pl中，能夠4吏用相 同的抗蝕劑掩模31同時(shí)形成，從而可簡化光電IC38的制造工序。
另外，由于光電二極管1的N+擴(kuò)散層14，以相同的濃度擴(kuò)散了與 構(gòu)成光電IC38的nMOS元件7a的源極層25a和漏極層26a相同的N 型雜質(zhì)，所以，在形成nMOS元件7a的源極層25a和漏極層26a的工 序P8中，能夠使用相同的抗蝕劑掩模31同時(shí)形成，從而可筒化光電 IC38的制造工序。
另外，由于光電二極管1的P+擴(kuò)散層12以相同的濃度擴(kuò)散了與構(gòu) 成光電IC38的pMOS元件7b的源極層25b和漏極層26b相同的P型 雜質(zhì)，所以，在形成pMOS元件7b的源極層25b和漏極層26b的工序 P9中，能夠使用相同的抗蝕劑掩模31同時(shí)形成，從而可簡化光電IC38 的制造工序。
此外，由于P+擴(kuò)散層12和N+擴(kuò)散層14的上部的硅化物層17，是 采用與nMOS元件7a和pMOS元件7b的源極層25a、 25b及漏極層 26a、 26b的上部的硅化物層17相同的金屬成分形成的，所以，在nMOS 元件7a和pMOS元件7b的源極層25a、 25b及漏極層26a、 26b的上 部形成珪化物層17的工序Pll中，能夠使用相同的高熔點(diǎn)金屬層同時(shí) 形成，從而可簡化光電IC38的制造工序。
本實(shí)施例的光電二極管1，形成在其P+擴(kuò)散層12和N+擴(kuò)散層14 的上部的硅化物層17，通過以下的抗蝕劑掩模31，特意地使之與邊界 16具有間隔，該邊界16是P+擴(kuò)散層12和N+擴(kuò)散層14各自與P-擴(kuò)散 層15的邊界，由此，在其與P-擴(kuò)散層15的邊界16之間形成無硅化物 部18，所述抗蝕劑掩模31是在工序P10中，考慮在工序P5、 P6、 P8、 P9中形成的抗蝕劑掩模31及在工序P10中形成的抗蝕劑掩模31的所 有對準(zhǔn)裕量，而設(shè)定為還覆蓋無硅化物部18的形成區(qū)域18a的形狀的 抗蝕劑掩模，所以，硅化物層17不會延伸到P-擴(kuò)散層15上，可充分確 保暗電流與光電流的S/N比，可防止光電二極管1的特性波動，保證光 電二極管1的質(zhì)量穩(wěn)定。
另外，由于P+擴(kuò)散層12和N+擴(kuò)散層14形成為，使各自的峰部12a 和14a的峰側(cè)與元件隔離層9的內(nèi)側(cè)的一個(gè)邊9a和與其相對的另一個(gè) 邊9b相接，所以同P+擴(kuò)散層12和N+擴(kuò)散層14的所有周緣與P-擴(kuò)散 層15相接而形成的光電二極管1相比，只要只在P+擴(kuò)散層12和N+擴(kuò) 散層14的周緣的與P-擴(kuò)散層15的邊界16側(cè)形成無硅化物部18，即可 獲得上述的效果，從而能夠容易地特意形成無硅化物部18，并且，可擴(kuò) 大硅化物層17的面積，進(jìn)一步提高降低面電阻的效果。
圖9表示對上述的光電二極管1照射了紫外線時(shí)的電流電壓特性的 實(shí)驗(yàn)結(jié)果。
圖9中的橫軸表示施加在P+擴(kuò)散層12和N+擴(kuò)散層14之間的電壓， 縱軸表示施加了電壓時(shí)檢測出的電流。
在實(shí)驗(yàn)中使用的光電二極管1的硅半導(dǎo)體層4的厚度為50nm,所 照射的紫外線的波長為395nm。
另夕卜，在把光電二極管l設(shè)置在暗室內(nèi)的狀態(tài)下進(jìn)行了暗電流的測定。
從圖9可看出，本實(shí)施例的光電二極管l，在反偏壓側(cè)具有用于區(qū) 別紫外線照射時(shí)與暗電流的明確的差，可充分確保暗電流與光電流的 S/N比。
另一方面，可看到，用于比較的添加了A符號表示的硅化物層17 延伸到P-擴(kuò)散層15上時(shí)的暗電流，與本實(shí)施例的紫外線照射時(shí)的光電 流為同等程度，與紫外線照射時(shí)的區(qū)別不明確，不能充分確保S/N比， 不適合作為檢測紫外線的光電二極管1。
如以上說明的那樣，在本實(shí)施例中，形成了與形成在SOI構(gòu)造的硅 半導(dǎo)體層上的框狀元件隔離層的內(nèi)側(cè)的一個(gè)邊相接的P+擴(kuò)散層，隔著 P-擴(kuò)散層配置了與元件隔離層的和一個(gè)邊相對的另一個(gè)邊相接的N+擴(kuò) 散層，同P+擴(kuò)散層和N+擴(kuò)散層與P-擴(kuò)散層的邊界具有間隔地在P+擴(kuò) 散層和N+擴(kuò)散層的上部形成了硅化物層，由此，能夠容易地在P+擴(kuò)散 層和N+擴(kuò)散層的不與周緣的元件隔離層相接的其與P-擴(kuò)散層的邊界 側(cè)，使珪化物層與P-擴(kuò)散層具有間隔地形成無硅化物部，從而可防止硅 化物層延伸到P-擴(kuò)散層上，可保證光電二極管的質(zhì)量穩(wěn)定。
另外，通過使光電二極管的P-擴(kuò)散層具有與nMOS元件的溝道區(qū) 域相同濃度的相同P型雜質(zhì)，N+擴(kuò)散層具有與nMOS元件的源極層和 漏極層相同濃度的相同N型雜質(zhì)，P+擴(kuò)散層具有與pMOS元件的源極 層和漏極層相同濃度的相同P型雜質(zhì)，硅化物層具有與形成在nMOS 元件和pMOS元件的源極層和漏極層上的硅化物層相同的金屬成分， 在形成nMOS元件的溝道區(qū)域的工序、形成nMOS元件的源極層和漏 極層的工序、形成pMOS元件的源極層和漏極層的工序中，可分別兼 用相同的抗蝕劑掩^來同時(shí)形成，并且在nMOS元件和pMOS元件的 源極層和漏極層上形成硅化物層的工序中，可使用相同的高熔點(diǎn)金屬層 來同時(shí)形成，從而可筒化光電IC的制造工序。
[實(shí)施例2
圖IO是表示實(shí)施例2的光電二極管的上表面的說明圖，圖11是表 示實(shí)施例2的光電二極管的剖面的說明圖，圖12、圖13、圖14是表示
實(shí)施例2的光電IC的制造方法的說明圖。
另外，圖ll是沿著圖IO的B-B剖面線的剖視圖。另外，對于與上 述實(shí)施例l相同的部分，標(biāo)記相同的符號并省略其說明。
在圖10、圖11中，40是虛設(shè)柵極，由使用與nMOS元件7a、 pMOS 元件7b的柵極氧化膜21a、 21b同樣的材料形成的虛i殳柵極氧化膜41、 使用與柵電極22a、 22b同樣的材料形成在虛設(shè)柵極氧化膜41上的虛設(shè) 柵電極42、和使用與側(cè)壁23同樣的材料形成在虛設(shè)柵電極42的側(cè)面上 的虛設(shè)側(cè)壁43形成，在虛設(shè)柵電極42各自的P+擴(kuò)散層12和N+擴(kuò)散 層14側(cè)的上部，形成有硅化物層17。
本實(shí)施例的虛設(shè)柵極氧化膜41，以沿著P+擴(kuò)散層12和N+擴(kuò)散層 14與P-擴(kuò)散層15的邊界16覆蓋P-擴(kuò)散層15上的一部分的方式形成 在P-擴(kuò)散層15上，形成在P+擴(kuò)散層12和N+擴(kuò)散層14側(cè)的虛設(shè)側(cè)壁 43，分別延伸到P+擴(kuò)散層12和N+擴(kuò)散層14上，并作為用于形成本實(shí) 施例的無硅化物部18的掩模部件起作用。
下面，按照圖12至圖14中用PA表示的工序，對本實(shí)施例的光電 IC的制造方法進(jìn)行說明。
本實(shí)施例的半導(dǎo)體晶片的硅半導(dǎo)體層4與上述實(shí)施例1同樣形成為 50nm的厚度。
由于本實(shí)施例的工序PA1 (圖12) PA3 (圖12)的動作與上述實(shí) 施例1的工序Pl (圖3 ) P3 (圖3 )的動作相同，所以省略其說明。
在PA4(圖12)中，通過光刻，在多晶硅層34上，形成抗蝕劑掩 模(未圖示)，該抗蝕劑掩模覆蓋晶體管形成區(qū)域8a、 8b的柵極長度方 向的中央部的柵電極22a、 22b的形成區(qū)域、和二極管形成區(qū)域6的虛 設(shè)柵電極42的形成區(qū)域，即P-擴(kuò)散層15的形成區(qū)域上的沿著其與P+ 擴(kuò)散層12和N+擴(kuò)散層14各自的形成區(qū)域的邊界16的區(qū)域，把該抗蝕 劑掩模作為掩模，與實(shí)施例1的工序P4同樣地在柵極氧化膜21a、 21b 上形成柵電極22a、 22b,并且在虛設(shè)柵極氧化膜41上形成虛設(shè)柵電極 42，然后除去上述的抗蝕劑掩模。
在PA5(圖13)中，通過光刻，形成覆蓋晶體管形成區(qū)域8b、以 及二極管形成區(qū)域6的P+擴(kuò)散層12的形成區(qū)域、P-擴(kuò)散層15的形成 區(qū)域、和N+擴(kuò)散層14的形成區(qū)域側(cè)的虛設(shè)柵電極42上的中央部的抗 蝕劑掩模31，該抗蝕劑掩模31自對準(zhǔn)地露出了二極管形成區(qū)域6的N+ 擴(kuò)散層14的形成區(qū)域(圖10所示的"E"字形部位)，并露出了晶體管 形成區(qū)域8a,把其作為掩模，與實(shí)施例1的工序P5同樣地在柵電極22a 兩側(cè)的硅半導(dǎo)體層4上形成nMOS元件7a的延展部27a，向柵電極22a 的多晶硅中擴(kuò)散中濃度的N型雜質(zhì)，并且向N+擴(kuò)散層14的形成區(qū)域的 硅半導(dǎo)體層4自對準(zhǔn)地?cái)U(kuò)散中濃度的N型雜質(zhì)。
在PA6(圖13)中，除去在工序PA5中形成的抗蝕劑掩模31,通 過光刻，形成覆蓋晶體管形成區(qū)域8a、以及二極管形成區(qū)域6的N+擴(kuò) 散層14的形成區(qū)域、P-擴(kuò)散層15的形成區(qū)域和P+擴(kuò)散層12的形成區(qū) 域側(cè)的虛設(shè)柵電極42上的中央部的抗蝕掩模31,該抗蝕掩模31自對準(zhǔn) 地露出了二極管形成區(qū)域6的P+擴(kuò)散層12的形成區(qū)域(圖1所示的"7T" 字形部位)，并露出了晶體管形成區(qū)域8b，把其作為掩模，與實(shí)施例1 的工序P6同樣地在柵電極22b兩側(cè)的硅半導(dǎo)體層4上形成pMOS元件 7b的延展部27b，并向柵電極22b的多晶硅中擴(kuò)散中濃度的P型雜質(zhì)， 并且向P+擴(kuò)散層12的形成區(qū)域的硅半導(dǎo)體層4中自對準(zhǔn)地?cái)U(kuò)散中濃度 的P型雜質(zhì)。
在PA7(圖13)中，除去在工序PA6中形成的抗蝕劑掩模31，與 實(shí)施例1的工序P7同樣地露出柵電極22a、 22b、虛設(shè)柵電極42的上 表面和硅半導(dǎo)體層4的上表面，在柵電極22a、 22b和虛設(shè)柵電極42的 側(cè)面，形成側(cè)壁23和虛i更側(cè)壁43。
在PA8 (圖13)中，通過光刻，形成與上述工序PA5同樣的抗蝕 劑掩模31，并與實(shí)施例1的工序P8同樣地在側(cè)壁23兩側(cè)的硅半導(dǎo)體 層4上形成nMOS元件7a的源極層25a、漏極層26a,并自對準(zhǔn)地形 成光電二極管1的N+擴(kuò)散層14，并且向柵電極22a擴(kuò)散比較高濃度的 N型雜質(zhì)。
在PA9(圖14)中，除去在工序PA8中形成的抗蝕劑掩模31，通 過光刻，形成與上述工序PA6同樣的抗蝕劑掩模31,然后與實(shí)施例1 的工序P9同樣地在側(cè)壁23兩側(cè)的珪半導(dǎo)體層4上形成pMOS元件7b 的源極層25b、漏極層26b,并自對準(zhǔn)地形成光電二極管1的P+擴(kuò)散層
12，并且向柵電極22b中擴(kuò)散比較高濃度的P型雜質(zhì)。
在PA10(圖14)中，在除去在工序PA9中形成的抗蝕劑掩模31， 并實(shí)施了用于使各個(gè)擴(kuò)散層活性化的熱處理后，通過光刻，形成露出二 極管形成區(qū)域6的P+擴(kuò)散層12和N+擴(kuò)散層14側(cè)的各個(gè)虛設(shè)柵極40 之間的P-擴(kuò)散層15、和各個(gè)虛設(shè)柵電極42的P-擴(kuò)散層15側(cè)的中央部 的抗蝕劑掩模31，把其作為掩模，通過采用CVD法淀積氧化硅，形成 硅氧化膜36。
在PA11 (圖14 )中，除去在工序PA10中形成的抗蝕劑掩模31， 在柵電極22a、 22b、虛設(shè)柵電極42和硅半導(dǎo)體層4的整個(gè)面上，采用 濺射法淀積鈷，形成高熔點(diǎn)金屬層，通過自對準(zhǔn)多晶硅化物處理，使與 P+擴(kuò)散層12和N+擴(kuò)散層14上、柵電極22a、 22b上、源極層25a、 25b 上、漏極層26a、 26b上、以及虛設(shè)柵電極42上的硅相接的高熔點(diǎn)金屬 層珪化物化，在各個(gè)部位形成硅化物層17。
此時(shí)，由于P+擴(kuò)散層12和N+擴(kuò)散層14的無硅化物部18的形成 區(qū)域18a被虛設(shè)側(cè)壁43所覆蓋，所以，在同P+擴(kuò)散層12及N+擴(kuò)散層 14與P-擴(kuò)散層15的邊界16相鄰的虛設(shè)側(cè)壁43下的部位，形成無硅化 物部18,并且具有相同金屬成分的硅化物層17形成在P+擴(kuò)散層12和 N+擴(kuò)散層14、柵電極22a、 22b、虛設(shè)柵電極42、源極層25a、 25b、 和漏極層26a、 26b的上部。
在這種情況下，上述的自對準(zhǔn)多晶硅化物處理是從實(shí)施熱處理到除 去未反應(yīng)的高熔點(diǎn)金屬層為止的處理。
由于之后的工序PA12 (圖14)的動作和接觸插塞的形成動作，與 實(shí)施例1的工序P12 (圖5)的動作和接觸插塞的形成動作相同，所以 省略其說明。
這樣形成的光電二極管l，與上述實(shí)施例l一樣，由于各個(gè)擴(kuò)散層 以相同的濃度擴(kuò)散了與nMOS元件7a和pMOS元件7b的各個(gè)擴(kuò)散層 相同型的相同雜質(zhì)，各個(gè)擴(kuò)散層的上部的硅化物層17是由與nMOS元 件7a和pMOS元件7b的各個(gè)擴(kuò)散層的上部的硅化物層17相同的金屬 成分形成的，所以，在各個(gè)擴(kuò)散層的形成工序和硅化物層17的形成工 序中，能夠使用相同的抗蝕劑掩模31和相同的高熔點(diǎn)金屬層來同時(shí)形
成，從而可簡化光電IC38的制造工序。
另外，由于虛設(shè)柵極40的虛設(shè)柵極氧化膜41、虛設(shè)柵電極42、和 虛設(shè)側(cè)壁43使用與各個(gè)nMOS元件7a、 pMOS元件7b的柵極氧化膜 21a、 21b、柵電極22a、 22b、和側(cè)壁23分別相同的成分形成，所以， 在nMOS元件7a、 pMOS元件7b的柵極各自的形成工序中，可以使用 相同的硅氧化膜33、多晶硅層34和相同的抗蝕劑掩模31，而且可以使 用相同的硅氮化膜來同時(shí)形成，從而可簡化光電IC的制造工序。
本實(shí)施例的光電二極管1，形成在其P+擴(kuò)散層12和N+擴(kuò)散層14 的上部的硅化物層17,在工序PA10中，通過使用在工序PA5中形成的 抗蝕劑掩模31所形成的虛設(shè)柵電極42、和在工序PA7中形成的虛設(shè)側(cè) 壁43，在其與邊界16之間自對準(zhǔn)地形成無硅化物部18，該邊界16是 P+擴(kuò)散層12和N+擴(kuò)散層14與P-擴(kuò)散層15的邊界，所以，不需要形 成考慮了多個(gè)抗蝕劑掩模31的所有對準(zhǔn)裕量的實(shí)施例1的工序P10中 的抗蝕劑掩模31,可容易地防止硅化物層17延伸到P-擴(kuò)散層15上， 從而可充分確保暗電流與光電流的S/N比，防止光電二極管1的特性波 動，保證光電二極管1的質(zhì)量穩(wěn)定。
另外，在本實(shí)施例中，說明了把虛設(shè)柵電極和虛設(shè)柵極氧化膜原樣 保留的情況，但也可以在工序PA10中的抗蝕劑掩模31形成前，或工序 PA11中的硅化物層17形成后將它們除去。
如以上說明的那樣，在本實(shí)施例中，除了可獲得與上述實(shí)施例l相 同的效果之外，通過在P+擴(kuò)散層和N+擴(kuò)散層的各自與P-擴(kuò)散層的邊界 側(cè)的P+擴(kuò)散層和N+擴(kuò)散層上，與各個(gè)邊界相接地形成虛設(shè)柵極的虛設(shè) 側(cè)壁，在虛設(shè)側(cè)壁與元件隔離層之間的P+擴(kuò)散層和N+擴(kuò)散層的上部分 別形成硅化物層，可利用虛設(shè)側(cè)壁，自對準(zhǔn)地在虛設(shè)側(cè)壁下容易地形成 無珪化物部。
另外，在上述各個(gè)實(shí)施例中，說明了通過擴(kuò)散P型雜質(zhì)來形成低濃 度擴(kuò)散層的情況，但通過以比較低的濃度擴(kuò)散N型雜質(zhì)來形成低濃度擴(kuò) 散層，也可以獲得同樣的效果。
另外，在上述各個(gè)實(shí)施例中，說明了 P+擴(kuò)散層為"7T"字形、N+
擴(kuò)散層為"E"字形的情況，但也可以使各自的形狀相反，還可以使梳頁
齒部的數(shù)量更多。
此外，在上述各個(gè)實(shí)施例中，說明了在P+擴(kuò)散層和N+擴(kuò)散層上設(shè) 置多個(gè)梳齒部，并使它們嚙合進(jìn)行配置的情況，但也可以不設(shè)置梳齒部， 而隔著低濃度擴(kuò)散層只相對配置峰部。
另外，在上述各個(gè)實(shí)施例中，說明了硅半導(dǎo)體層是形成在作為SOI 襯底的絕緣層的嵌入氧化膜上的硅半導(dǎo)體層，但也可以是形成在作為絕 緣層的藍(lán)寶石襯底上的SOS ( Silicon On Sapphire)襯底的硅半導(dǎo)體層， 還可以是形成在作為絕緣層的石英襯底上的SOQ ( Silicon On Quartz ) 襯底的硅半導(dǎo)體層等。
權(quán)利要求
1.一種光電二極管，其特征在于，具有支撐襯底；形成在該支撐襯底上的絕緣層；硅半導(dǎo)體層，其形成在該絕緣層上，具有元件形成區(qū)域和包圍該元件形成區(qū)域的元件隔離區(qū)域；形成于該元件隔離區(qū)域的元件隔離層；P型高濃度擴(kuò)散層，其是在與該元件隔離層內(nèi)側(cè)的一個(gè)邊相接的上述元件形成區(qū)域，高濃度擴(kuò)散P型雜質(zhì)而形成的；N型高濃度擴(kuò)散層，其是在和該元件隔離層的與一個(gè)邊相對的另一個(gè)邊相接的上述元件形成區(qū)域，與上述P型高濃度擴(kuò)散層具有間隔地高濃度擴(kuò)散N型雜質(zhì)而形成的；低濃度擴(kuò)散層，其是在位于上述P型高濃度擴(kuò)散層與上述N型高濃度擴(kuò)散層之間的上述元件形成區(qū)域，低濃度擴(kuò)散與上述P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的任意一方相同型的雜質(zhì)而形成的；以及硅化物層，其是在上述P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的上部，分別與上述低濃度擴(kuò)散層和上述P型高濃度擴(kuò)散層的邊界、以及上述低濃度擴(kuò)散層和上述N型高濃度擴(kuò)散層的邊界具有間隔地形成的。
2. —種光電二極管，其特征在于，具有 支撐襯底；形成在該支撐襯底上的絕緣層；硅半導(dǎo)體層，其形成在該絕緣層上，具有元件形成區(qū)域和包圍該元 件形成區(qū)域的元件隔離區(qū)域；形成于該元件隔離區(qū)域的元件隔離層；P型高濃度擴(kuò)散層，其是在與該元件隔離層內(nèi)側(cè)的一個(gè)邊相接的上 述元件形成區(qū)域，高濃度擴(kuò)散P型雜質(zhì)而形成的；N型高濃度擴(kuò)散層，其是在和該元件隔離層的與一個(gè)邊相對的另一 個(gè)邊相接的上述元件形成區(qū)域，與上述P型高濃度擴(kuò)散層具有間隔地高 濃度擴(kuò)散N型雜質(zhì)而形成的；低濃度擴(kuò)散層，其是在位于上述P型高濃度擴(kuò)散層與上述N型高 濃度擴(kuò)散層之間的上述元件形成區(qū)域，低濃度擴(kuò)散與上述P型高濃度擴(kuò) 散層和N型高濃度擴(kuò)散層的任意一方相同型的雜質(zhì)而形成的；虛設(shè)側(cè)壁，其是在上述P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的 各自與上述低濃度擴(kuò)散層的邊界側(cè)的上述P型高濃度擴(kuò)散層和N型高 濃度擴(kuò)散層上，分別與上述邊界相接地形成的；以及硅化物層，其分別形成在該虛設(shè)側(cè)壁與上述元件隔離層之間的上述 P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的上部。
3. 根據(jù)權(quán)利要求1或2所述的光電二極管，其特征在于，上述P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層形成為梳子形狀，該 梳子形狀的峰側(cè)與上述元件隔離層相接。
4. 根據(jù)權(quán)利要求1至3中任意一項(xiàng)所述的光電二極管，其特征在于， 上述硅半導(dǎo)體層的厚度小于等于50nm。
5. —種光電IC，其特征在于，具有權(quán)利要求1至4中任意一項(xiàng)所述的光電二極管、以及nMOS 元件和pMOS元件，該nMOS元件和pMOS元件具有形成在珪半導(dǎo)體 層的元件形成區(qū)域的源極層和漏極層、以及與該源極層和漏極層之間的 溝道區(qū)域隔著柵極氧化膜相對的柵電極，上述低濃度擴(kuò)散層具有與上述nMOS元件和pMOS元件的任意一 種元件的溝道區(qū)域相同濃度的相同雜質(zhì)，上述N型高濃度擴(kuò)散層具有與上述nMOS元件的源極層和漏極層 相同濃度的相同雜質(zhì)，上述P型高濃度擴(kuò)散層具有與上述pMOS元件的源極層和漏極層 相同濃度的相同雜質(zhì)，上述硅化物層具有與形成于上述nMOS元件和pMOS元件的源極 層和漏極層的硅化物層相同的金屬成分。
6. —種光電IC，其特征在于，具有權(quán)利要求2所述的光電二極管、以及nMOS元件和pMOS元 件，該nMOS元件和pMOS元件具有形成在珪半導(dǎo)體層的元件形成區(qū)域的源極層和漏極層、以及與該源極層和漏極層之間的溝道區(qū)域隔著柵 極氧化膜相對并在側(cè)面形成了側(cè)壁的柵電極，上述低濃度擴(kuò)散層具有與上述nMOS元件和pMOS元件的任意一 種元件的溝道區(qū)域相同濃度的相同雜質(zhì)，上述N型高濃度擴(kuò)散層具有與上述nMOS元件的源極層和漏極層 相同濃度的相同雜質(zhì)，上述P型高濃度擴(kuò)散層具有與上述pMOS元件的源極層和漏極層 相同濃度的相同雜質(zhì)，上述虛設(shè)側(cè)壁具有與上述nMOS元件和pMOS元件的側(cè)壁相同的 成分，上述珪化物層具有與形成于上述nMOS元件和pMOS元件的源極 層和漏極層的硅化物層相同的金屬成分。
全文摘要
本發(fā)明提供一種光電二極管和光電IC。光電二極管具有支撐襯底；形成在該支撐襯底上的絕緣層；硅半導(dǎo)體層，形成在絕緣層上，具有元件形成區(qū)域和元件隔離區(qū)域；形成于該元件隔離區(qū)域的元件隔離層；P型高濃度擴(kuò)散層，是在元件形成區(qū)域，高濃度擴(kuò)散P型雜質(zhì)而形成的；N型高濃度擴(kuò)散層，是在元件形成區(qū)域，與P型高濃度擴(kuò)散層具有間隔地高濃度擴(kuò)散N型雜質(zhì)而形成的；低濃度擴(kuò)散層，是在元件形成區(qū)域，低濃度擴(kuò)散與P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的任意一方相同型的雜質(zhì)而形成的；以及硅化物層，是在P型高濃度擴(kuò)散層和N型高濃度擴(kuò)散層的上部，分別與低濃度擴(kuò)散層和P型高濃度擴(kuò)散層的邊界、以及低濃度擴(kuò)散層和N型高濃度擴(kuò)散層的邊界具有間隔地形成的。
文檔編號H01L31/103GK101183693SQ20071016336
公開日2008年5月21日 申請日期2007年10月19日 優(yōu)先權(quán)日2006年11月14日
發(fā)明者三浦規(guī)之 申請人:沖電氣工業(yè)株式會社