專利名稱：晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，且更具體地涉及一種能夠降低漏電流的晶 體管及其制造方法。
背景技術(shù)：
一般來說，晶體管包含形成于半導(dǎo)體基板上的線路中的柵電極(下文中稱為"柵線")，以及通過在柵電極的兩側(cè)暴露的半導(dǎo)體基板中注入n型或p 型導(dǎo)電雜質(zhì)而形成的源極/漏極區(qū)。隨著半導(dǎo)體器件的高度集成的趨勢(shì)，柵線的寬度已變得愈來愈小。柵線 寬變得較小時(shí)，當(dāng)電壓從晶體管的源極被施加至漏極時(shí)，由于熱電子感應(yīng)貫 穿(HEIP)效應(yīng)，故可能在柵線的端部產(chǎn)生漏電流，因而降低操作特性。此外，柵線的端部，亦即，外圍電路區(qū)中毗鄰器件隔離層的邊緣部，形 成為具有比有源區(qū)中的柵線寬度還寬的寬度的垂片形狀(tab form),以防止 該漏電流由于HEIP效應(yīng)而產(chǎn)生。圖1A到1C為用于解釋傳統(tǒng)晶體管的示意圖。圖1B與1C為沿著圖1A 中線A-A'與B-B'取的晶體管剖面圖。參照?qǐng)D1A到1C，傳統(tǒng)晶體管包括在半導(dǎo)體基板的有源區(qū)IO上以指定 間隔設(shè)置的柵線20。與毗鄰器件隔離區(qū)的有源區(qū)IO接觸的每一柵線20的端 部30形成為垂片形狀，該垂片形狀具有比柵線20的線寬還寬的寬度。將連 接到源極/漏極區(qū)的接觸電極40設(shè)置于柵線20之間的有源區(qū)IO上。在此， 該器件隔離區(qū)(未示出)為除了有源區(qū)10以外的剩余區(qū)域。在具有上述配置的晶體管中，柵線20(示于圖1C)的端部30形成為垂片 形狀，該垂片形狀具有比設(shè)置于有源區(qū)IO(示于圖1B)上的柵線20的線寬還 寬的寬度。亦即，與毗鄰器件隔離區(qū)的有源區(qū)IO接觸的柵線20端部30形 成為具有大的寬度的垂片形狀，以減少當(dāng)電壓從晶體管的源極施加至漏極 時(shí)，由于HEIP效應(yīng)而在外圍電路區(qū)中柵線20的端部30上產(chǎn)生的漏電流。然而，需要用于垂片的額外空間，以形成具有大寬度的垂片形狀的柵線
20的端部30,因而增加器件芯片的整體尺寸。因此，降低器件集成度。發(fā)明內(nèi)容在一個(gè)方面中，本發(fā)明提供一種晶體管，其通過將端部形成為臺(tái)階部(steppedportion)并增加溝道長(zhǎng)度，能夠最小化在置為毗鄰器件隔離層的柵線 的端部上產(chǎn)生的漏電 流。在另一方面中，本發(fā)明提供一種用以晶體管的制造方法，該方法可以通 過增加溝道長(zhǎng)度來最小化在置為毗鄰器件隔離層的柵線的端部上所產(chǎn)生的漏電;克。依據(jù)本發(fā)明的一個(gè)方面，晶體管包含包含由器件隔離層界定的有源區(qū) 的半導(dǎo)體基板；在該半導(dǎo)體基板的有源區(qū)上隔開特定間隔的柵線；及在與該柵線的端部接觸的該半導(dǎo)體基板中蝕刻至特定深度的凹結(jié)構(gòu)的溝槽。在該晶體管中，該凹結(jié)構(gòu)的溝槽優(yōu)選地形成為矩形形狀并置于半導(dǎo)體基板的有源區(qū)的端部中。此外，優(yōu)選地，此凹結(jié)構(gòu)的溝槽置為毗鄰器件隔離層。 優(yōu)選地，該柵線的端部具有T形剖面。 此晶體管優(yōu)選地還包含形成于該柵線的兩側(cè)上的接觸區(qū)。 至少一條該柵線優(yōu)選地包含在外圍電路區(qū)中的NMOS晶體管或PMOS晶體管內(nèi)。依據(jù)本發(fā)明的另一方面，晶體管包含包含由器件隔離層界定的有源區(qū) 的半導(dǎo)體基板；在該半導(dǎo)體基板的有源區(qū)上隔開特定間隔的柵線；及凸形結(jié)構(gòu)的突出物，在與該柵線的端部接觸的部分內(nèi)從該半導(dǎo)體基板的表面突出特定高度。在此晶體管中，該凸形結(jié)構(gòu)的突出物優(yōu)選地形成為矩形形狀，并置于半 導(dǎo)體基^1的有源區(qū)的端部中。此外，該凸形結(jié)構(gòu)的突出物優(yōu)選地置為毗鄰器件隔離層。優(yōu)選地，該柵線的端部具有反U形剖面，該凹陷的剖面面對(duì)半導(dǎo)體基板。 該晶體管優(yōu)選地還包含形成于柵線的兩側(cè)上的接觸區(qū)。 至少一條該柵線優(yōu)選地包含于外圍電路區(qū)中的NMOS晶體管或PMOS 晶體管內(nèi)。依據(jù)本發(fā)明的再一方面， 一種晶體管的制造方法包含在包含單元區(qū)與 外圍電路區(qū)的半導(dǎo)體基板中形成器件隔離層；在該外圍電路區(qū)中的有源區(qū)的 端部?jī)?nèi)形成凹結(jié)構(gòu)的溝槽；及形成與該凹結(jié)構(gòu)的溝槽嚙合的柵線。在該晶體管的制造方法中，形成凹結(jié)構(gòu)的溝槽優(yōu)選地可包含形成光敏抗 蝕劑膜圖案，以覆蓋半導(dǎo)體基板的單元區(qū)并露出外圍電路區(qū)中毗鄰器件隔離 層的有源區(qū)；及通過光敏抗蝕劑膜圖案的掩模蝕刻該外圍電路區(qū)中的該露出 區(qū)，以形成該凹結(jié)構(gòu)的溝槽。該形成凹溝槽的步驟優(yōu)選地包含形成光敏抗蝕劑膜圖案，以在半導(dǎo)體基 板的單元區(qū)中露出用于形成凹陷溝道的區(qū)域，并在外圍電路區(qū)中露出毗鄰該 器件隔離層的有源區(qū)；及使用光敏抗蝕劑膜圖案的掩模執(zhí)行蝕刻工藝，以在 單元區(qū)中形成凹陷溝道并在外圍電路區(qū)中形成凹結(jié)構(gòu)的溝槽。優(yōu)選地，該凹結(jié)構(gòu)的溝槽優(yōu)選地形成為矩形形狀并置為毗鄰器件隔離層。優(yōu)選地，該柵線的端部具有T形剖面。依據(jù)本發(fā)明另一方面， 一種晶體管的制造方法包含在包含單元區(qū)與外 圍電路區(qū)的半導(dǎo)體基板中形成器件隔離層；在該外圍電路區(qū)中的有源區(qū)的端 部?jī)?nèi)形成具有平坦上表面的凸形結(jié)構(gòu)的突出物；及形成與凸形結(jié)構(gòu)的突出物嚙合的柵線。在該晶體管的制造方法中，形成凸形結(jié)構(gòu)的突出物的步驟優(yōu)選地包含形 成光敏抗蝕劑膜圖案，以覆蓋半導(dǎo)體基板的單元區(qū)，并露出外圍電路區(qū)中毗 鄰器件隔離層的有源區(qū)；及通過光敏抗蝕劑膜圖案的掩模蝕刻該外圍電路區(qū) 中的露出區(qū)域，以形成凸形結(jié)構(gòu)的突出物。形成凸形結(jié)構(gòu)的突出物的步驟還包含形成光敏抗蝕劑膜圖案，以露出在 半導(dǎo)體基板的單元區(qū)中用于形成鰭形突出物的區(qū)域，及露出在外圍電路區(qū)中 毗鄰該器件隔離層的有源區(qū)；及使用光敏抗蝕劑膜圖案的掩模執(zhí)行蝕刻工 藝，以在單元區(qū)中形成鰭形突出物并在外圍電路區(qū)中形成凸形結(jié)構(gòu)的突出 物。優(yōu)選地，該凸形結(jié)構(gòu)的突出物形成為矩形形狀并置為毗鄰器件隔離層。 優(yōu)選地，該4冊(cè)線的端部具有反U形剖面。


本發(fā)明的上述與其它觀點(diǎn)、特征及其它優(yōu)點(diǎn)將從下列詳細(xì)說明并結(jié)合附 加圖式而可被清楚了解，其中 圖1A到1C為說明傳統(tǒng)晶體管的示意圖；圖2為說明依照本發(fā)明配置的晶體管的結(jié)構(gòu)的示意圖；圖3到6為說明單元區(qū)與外圍電路區(qū)中柵線的端部的示意圖；圖7顯示柵線的剖面示意圖；及圖8A-8C、 9A-9C、 10A-10C和11A - 11C為依據(jù)本發(fā)明的實(shí)施例 晶體管的制造方法的示意圖。10、100:有源區(qū)20、110、202、204、206、 208、 210、 212、 214、216、306、308、314、316、 322、 324、 332、 334:柵線30、120:端部40、130:接觸電極105:器件隔離區(qū)200、300:半導(dǎo)體基板205、207、209、304、311、 312:溝槽213、215、217、320、328、 330:突出物302、310、318、326:光^t抗蝕劑膜圖案d: 深度具體實(shí)施方式
本發(fā)明的優(yōu)選實(shí)施例現(xiàn)在將參照附圖詳細(xì)說明如下。這些實(shí)施例僅用以 說明本發(fā)明的目的，而本發(fā)明并不限于此。圖2為依照本發(fā)明配置的晶體管的結(jié)構(gòu)的示意圖。參照?qǐng)D2,依據(jù)本發(fā)明配置的晶體管包含在半導(dǎo)體基板的有源區(qū)100上 隔開特定間隔的柵線110。置于毗鄰器件隔離區(qū)105的半導(dǎo)體基板的有源區(qū) IOO上的每一柵線110的端部120嚙合蝕刻至特定深度的凹結(jié)構(gòu)的溝槽或突 出特定高度的凸形結(jié)構(gòu)。在此，該晶體管在外圍電路區(qū)中包括NMOS晶體 管及PMOS晶體管。器件隔離區(qū)105為除了有源區(qū)IOO以外的剩余區(qū)，且器 件隔離區(qū)105與有源區(qū)100由如淺溝槽隔離(STI)的器件隔離層(未示出)分 隔。在圖式中，"X"指示柵線延伸的方向，"Y"指示垂直X方向的方向。再者，雖然圖中未示出，間隔物形成于柵線110的兩側(cè)壁上，且源極/ 漏極區(qū)形成于在柵線110的兩側(cè)面上露出的基板的有源區(qū)IOO中。再者，接
觸電極130形成于有源區(qū)100上，使得接觸電極130垂直連接到源極/漏極區(qū)。由于形成于毗鄰器件隔離區(qū)的半導(dǎo)體基板的有源區(qū)100中的凹結(jié)構(gòu)的溝 槽，柵線110的端部120可具有T形剖面。再者，由于形成于毗鄰器件隔離 區(qū)的半導(dǎo)體基板的有源區(qū)100中形成的凸形結(jié)構(gòu)的突出物，柵線110的端部 120可具有反U形剖面，其中該剖面中的凹陷面向基板。在本發(fā)明的晶體管中，與半導(dǎo)體基板的有源區(qū)IOO接觸的柵線端部120 形成為具有一寬度，該寬度等于形成于有源區(qū)IOO上的柵線IIO的線寬。由 于形成于有源區(qū)中的凹結(jié)構(gòu)的溝槽或凸形結(jié)構(gòu)的突出物，柵線110的端部 120具有T形剖面或反U形剖面，其中該反U形剖面中的凹陷面向基4反。 因此，柵線的溝道長(zhǎng)于傳統(tǒng)柵線的溝道。由此，所有柵線可設(shè)計(jì)成具有相同 線寬，同時(shí)可降低當(dāng)電壓從晶體管的源極施加至漏極時(shí)由于HEIP效應(yīng)在每 一柵線的端部上產(chǎn)生的漏電流。此后，將描述單元區(qū)與外圍電路區(qū)中的柵線的端部。圖3到6示出圖2中沿線C-C，截取的外圍電路區(qū)的剖面圖。圖7示出沿 線D-D，截取的外圍電路區(qū)中柵線的剖面圖。參照?qǐng)D3，本發(fā)明晶體管的第一柵線結(jié)構(gòu)包含單元區(qū)內(nèi)的柵線202，該 柵線在半導(dǎo)體基板200上形成為具有平坦底面。該第一柵線結(jié)構(gòu)還包括在包 含NMOS與PMOS區(qū)域的外圍電路區(qū)中的柵線204，其中柵線204的端部 嚙合凹結(jié)構(gòu)的溝槽205,該凹結(jié)構(gòu)的溝槽205是通過從基板表面蝕刻基板至 特定深度而形成于毗鄰器件隔離區(qū)的半導(dǎo)體基板200的有源區(qū)中。再者，"X" 指示柵線延伸的方向，且"Y"指示垂直X方向的方向。下面省略有關(guān)X與 Y的i兌明。參照?qǐng)D4,本發(fā)明晶體管的第二柵線結(jié)構(gòu)包含單元區(qū)內(nèi)的柵線206,該 柵線嚙合用于凹陷溝道的溝槽207,其中該溝槽207是通過/人基板表面蝕刻 基板至特定深度而形成的。該第二柵線結(jié)構(gòu)還包括外圍電路區(qū)中的柵線208, 其中柵線208的端部嚙合凹結(jié)構(gòu)的溝槽209,其中該溝槽209是通過從基板 表面蝕刻基板至特定深度而形成于毗鄰器件隔離層的半導(dǎo)體基板200的有源 區(qū)中。參照?qǐng)D5,本發(fā)明晶體管的第三柵線結(jié)構(gòu)包含單元區(qū)內(nèi)的柵線210，該 柵線210形成為在毗鄰器件隔離層的半導(dǎo)體基板200有源區(qū)上的具有平坦底 面并具有柵線端部。第三柵線結(jié)構(gòu)還包括在包含NMOS與PMOS區(qū)的外圍
電路區(qū)中的柵線212，其中柵線212的端部嚙合凸形結(jié)構(gòu)的突出物，該突出 物形成于毗鄰器件隔離層的半導(dǎo)體基板200有源區(qū)上，以從基板的表面突出 特定高度。參照?qǐng)D6，本發(fā)明晶體管的第四柵線結(jié)構(gòu)包含單元區(qū)內(nèi)的柵線214，柵 線214嚙合從半導(dǎo)體基板200的表面突出特定高度的突出物。第四柵線結(jié)構(gòu) 還包括在包含NMOS與PMOS區(qū)域的外圍電^各區(qū)中的柵線216，其中柵線 216的端部嚙合具有平坦頂面的凸形結(jié)構(gòu)的突出物217，該突出物形成于毗 鄰器件隔離層的半導(dǎo)體基板200有源區(qū)上，以從基板的表面突出特定高度。如圖3到6中所示，在外圍電路區(qū)中，晶體管的柵線的端部形成為嚙合 該凹結(jié)構(gòu)的溝槽205與209或者該凸形結(jié)構(gòu)的突出物213與217。因此，柵 線的端部可形成為具有與圖7所示柵線的線寬b相同的線寬a。之后，將依據(jù)本發(fā)明實(shí)施例描述本發(fā)明晶體管的制造方法。圖8A到8C為本發(fā)明第一實(shí)施例的晶體管的制造方法的示意圖，其中 柵線的端部與凹結(jié)構(gòu)的溝槽嚙合。參照?qǐng)D8A，光敏抗蝕劑膜圖案302形成于包含器件隔離區(qū)的半導(dǎo)體基 板300上，以覆蓋單元區(qū)中的基板300并選擇性地露出外圍電路區(qū)中的基板 300。在外圍電路區(qū)中，優(yōu)選地僅露出毗鄰器件隔離區(qū)的將與柵線端部嚙合 的區(qū)域。參照?qǐng)D8B，在外圍電路區(qū)中，與柵線端部嚙合的該露出區(qū)域通過光敏 抗蝕劑膜圖案302的掩模被蝕刻，使得形成凹結(jié)構(gòu)的溝槽304。該凹結(jié)構(gòu)的 溝槽304可以形成為矩形形狀。接著，如圖8C中所示，隔開特定間隔的^#線306與308通過在半導(dǎo)體 基板300上沉積和圖案化柵絕緣薄膜(未示出)與柵電極而形成。具體而言， 具有平坦底面的柵線306形成于單元區(qū)中，且柵線308形成于外圍電路區(qū)中， 其中柵線308的端部與毗鄰器件隔離區(qū)的凹結(jié)構(gòu)的溝槽304嚙合。柵線308 的端部由于形成于半導(dǎo)體基板上的該凹結(jié)構(gòu)的溝槽304而具有T形剖面。再 者，"X"指示柵線延伸的方向，且"Y"指示垂直該X方向的方向。此后將 省略X與Y方向的i兌明。圖9A到9C為本發(fā)明第二實(shí)施例的晶體管的制造方法的示意圖，其中 柵線的端部與凹結(jié)構(gòu)的溝槽嚙合。參照?qǐng)D9A,光敏抗蝕劑膜圖案310形成于包含器件隔離區(qū)的半導(dǎo)體基
板300上，以選擇性地露出單元區(qū)與外圍電路區(qū)中的基板300。在此情況下， 單元區(qū)與外圍電路區(qū)中的露出區(qū)域?yàn)橛糜诜謩e形成凹陷溝道與溝槽的區(qū)域。 在外圍電路區(qū)中，優(yōu)選地僅露出毗鄰器件隔離區(qū)的將與柵線端部嚙合的半導(dǎo) 體基板300有源區(qū)。參照?qǐng)D9B,在單元區(qū)與外圍電路區(qū)中的露出區(qū)域通過光敏抗蝕劑膜圖 案310的掩模被蝕刻，形成凹結(jié)構(gòu)的溝槽311與312。該凹結(jié)構(gòu)的溝槽312 可以形成為矩形形狀。接著，如圖9C所示，隔開特定間隔的柵線314與316通過在半導(dǎo)體基 板300上沉積和圖案化柵絕緣薄膜(未示出)與柵極而形成。具體而言，在單 元區(qū)中形成用于凹陷溝道的柵線314，在外圍電路區(qū)中形成柵線316，其中 柵線316的端部與毗鄰器件隔離區(qū)的該凹結(jié)構(gòu)的溝槽312嚙合。由于該凹結(jié) 構(gòu)的溝槽312，外圍電路區(qū)中形成的柵線316的端部具有T形剖面。在此情 況下，在用于凹陷溝道的溝槽311形成于單元區(qū)中時(shí)，該凹結(jié)構(gòu)的溝槽312 同時(shí)形成于外圍電路區(qū)中，因此光刻工藝中的許多步驟可以減少。如上所述，在外圍電路區(qū)中，柵線的端部嚙合形成于毗鄰器件隔離區(qū)的 半導(dǎo)體基板的有源區(qū)中的該凹結(jié)構(gòu)的溝槽。因此，該溝道可以被延長(zhǎng)，同時(shí) 該柵線的端部形成為具有與柵線寬度相同的線寬。因此，相鄰柵線之間的間 隔可進(jìn)一步縮短，由此改善器件的集成度。再者，由于毗鄰器件隔離區(qū)的柵 線的端部形成為具有與柵線寬度相同的線寬，故其可防止垂片之間的接觸并 改善器件的特性。圖IOA到10C為本發(fā)明第三實(shí)施例的制造晶體管的方法的示意圖，其 中柵線的端部嚙合凸形結(jié)構(gòu)的突出物。參照?qǐng)DIOA，光敏抗蝕劑膜圖案318形成于包含器件隔離區(qū)的半導(dǎo)體基 板300上，以覆蓋單元區(qū)中的基板300并選擇性地覆蓋外圍電路區(qū)中的基板 300。在外圍電路區(qū)中，優(yōu)選地僅覆蓋毗鄰器件隔離區(qū)的將與柵線端部嚙合 的半導(dǎo)體基板300有源區(qū)。參照?qǐng)D10B,在外圍電路區(qū)中，外圍電路區(qū)中的露出區(qū)域通過光敏抗蝕 劑膜圖案318被蝕刻，使得形成具有平坦頂面的凸形結(jié)構(gòu)的突出物，其中該 突出物從基板的表面突出。該凸形結(jié)構(gòu)的突出物320可以形成為矩形形狀。 在此情況下，凸形結(jié)構(gòu)的突出物320可通過從基板表面蝕刻半導(dǎo)體基板300 至特定深度c而形成。 接著，如圖IOC所示，隔開特定間隔的柵線322與324通過在半導(dǎo)體基 板300上沉積和圖案化柵絕緣薄膜(未示出)與柵極而形成。柵線324的端部 具有反U形剖面，其中該反U形剖面中的凹陷面對(duì)半導(dǎo)體基板300。圖IIA到11C為本發(fā)明第四實(shí)施例的晶體管制造方法的示意圖，其中 柵線的端部與凸形結(jié)構(gòu)的突出物嚙合。參照?qǐng)DIIA，光敏抗蝕劑膜圖案326形成于包含器件隔離區(qū)的半導(dǎo)體基 板300上，以選擇性地覆蓋單元區(qū)與外圍電路區(qū)中的基板300。在外圍電路 區(qū)中，優(yōu)選地僅覆蓋毗鄰器件隔離區(qū)的將嚙合柵線端部的半導(dǎo)體基板300有 源區(qū)。參照?qǐng)D11B,單元區(qū)與外圍電路區(qū)中的露出區(qū)通過光敏抗蝕劑膜圖案 326的掩模被蝕刻，使得鰭形突出物328形成于單元區(qū)中，且具有平坦頂面 的凸形結(jié)構(gòu)的突出物330形成于外圍電路區(qū)中從基板的表面突出。該凸形結(jié) 構(gòu)的突出物330可以形成為矩形形狀。這種情況下，該凸形結(jié)構(gòu)的突出物330 可通過從基板表面蝕刻半導(dǎo)體基板300至特定深度d來形成。接著，如圖IIC所示，隔開特定間隔的柵線332與334通過在半導(dǎo)體基 板300上沉積與圖案化柵絕緣薄膜與柵電極而形成。具體而言，用于鰭溝道 的柵線332形成于單元區(qū)中，且柵線334形成于外圍電路區(qū)中，其中由于形 成于半導(dǎo)體基板300上的凸形結(jié)構(gòu)的突出物330,柵線334的端部具有反U 形剖面。在此情況下，當(dāng)用于鰭溝道的突出物328形成于單元區(qū)中時(shí)，凸形 結(jié)構(gòu)的突出物330同時(shí)形成于外圍電路區(qū)中，因此光刻工藝中的許多步驟可 以減少。如上所述，毗鄰器件隔離區(qū)的柵線端部嚙合外圍電路區(qū)中的凸形結(jié)構(gòu)的 突出物。因此，該溝道可以被延長(zhǎng)，同時(shí)4冊(cè)線端部形成為具有與柵線寬度相 同的線寬。因此，相鄰柵線之間的間隔可進(jìn)一步縮短，由此改善器件的集成 度。再者，由于毗鄰器件隔離區(qū)的柵線端部形成為具有與柵線寬度相同的線 寬，故可防止垂片間的接觸并改善器件的特性。接下來，雖然未示于圖中，通過在柵線上沉積與圖案化如氮化硅膜的絕成間 隔物膜。接著，通過執(zhí)行n型或p型導(dǎo)電雜質(zhì)的離子注入于基板的有源 區(qū)中而在半導(dǎo)體基板中形成源極/漏極區(qū)，由此形成晶體管。在本發(fā)明晶體管的制造方法中，柵線的端部嚙合蝕刻至特定深度的凹結(jié) 構(gòu)的溝槽或形成于半導(dǎo)體基板的有源區(qū)中突出特定高度的凸形結(jié)構(gòu)的突出 物。由于與有源區(qū)接觸的^^線的端部具有T形剖面或反U形剖面，該反U 形剖面中具有面對(duì)基板的凹陷，由于該溝槽或突出物，溝道可長(zhǎng)于一般柵線 同時(shí)與有源區(qū)接觸的柵線端部形成為具有與一般柵線寬度相同的線寬。如上所述，依照本發(fā)明，凹結(jié)構(gòu)的溝槽或突出特定高度的凸形結(jié)構(gòu)的突 出物形成于有源區(qū)中與柵線的端部接觸，因而溝道可長(zhǎng)于一般柵線，同時(shí)與 有源區(qū)接觸的柵線端部形成為具有與 一般柵線寬度相同的線寬。因此，依照本發(fā)明通過形成凹結(jié)構(gòu)的溝槽或突出特定高度的凸形結(jié)構(gòu)的突出物，其可降低當(dāng)電壓從晶體管的源極施加至漏極時(shí)由于HEIP效應(yīng)在柵 線端部的界面上產(chǎn)生的漏電流。再者，所有^f冊(cè)線均可設(shè)計(jì)成具有相同線寬， 因而可防止半導(dǎo)體器件芯片尺寸的增大。此外，通過形成具有相等線寬的柵 線，其可確保該柵線下閣值電壓的穩(wěn)定性。雖然本發(fā)明的優(yōu)選實(shí)施例已詳細(xì)說明目的，但所屬技術(shù)領(lǐng)域中的技術(shù)人 員將可察知各種不同修改、附加與替換均為可行的，而仍不脫離由權(quán)利要求 所界定的本發(fā)明范圍與精神。本申請(qǐng)主張2006年9月29日申請(qǐng)的韓國專利申請(qǐng)第10-2006-95705號(hào) 的優(yōu)先權(quán)，在此引入?yún)⒖计淙摹?br> 權(quán)利要求
1.一種晶體管，包含包含由器件隔離層所界定的有源區(qū)的半導(dǎo)體基板；在所述半導(dǎo)體基板的有源區(qū)上隔開特定間隔的柵線；及凹結(jié)構(gòu)的溝槽，在與所述柵線的端部接觸的所述半導(dǎo)體基板的有源區(qū)的端部中被蝕刻至特定深度。
2. 如權(quán)利要求1所述的晶體管，其中所述凹結(jié)構(gòu)的溝槽形成為矩形形狀。
3. 如權(quán)利要求1所述的晶體管，其中所述柵線具有呈T形剖面的端部。
4. 如權(quán)利要求1所述的晶體管，還包括 形成于所述柵線兩側(cè)上的接觸區(qū)。
5. 如權(quán)利要求1所述的晶體管，其中至少一條所述柵線包含在外圍電路 區(qū)中NMOS晶體管或PMOS晶體管內(nèi)。
6. —種晶體管，包含包含由器件隔離層所界定的有源區(qū)的半導(dǎo)體基板； 在所述半導(dǎo)體基板的有源區(qū)上隔開特定間隔的柵線；及 凸形結(jié)構(gòu)的突出物，在與所述柵線的端部接觸的所述半導(dǎo)體基板的有源 區(qū)的端部?jī)?nèi)，從所述半導(dǎo)體基板的表面突出特定高度。
7. 如權(quán)利要求6所述的晶體管，其中所述凸形結(jié)構(gòu)的突出物形成為矩形 形狀。
8. 如權(quán)利要求6所述的晶體管，其中所述柵線具有反U形剖面的端部， 所述剖面中的凹陷面對(duì)所述半導(dǎo)體基板。
9. 如權(quán)利要求6所述的晶體管，還包括 形成于所述柵線的兩側(cè)上的接觸區(qū)。
10. 如權(quán)利要求6所述的晶體管，其中至少一條所述柵線包含于外圍電路 區(qū)中的NMOS晶體管或PMOS晶體管內(nèi)。
11. 一種晶體管的制造方法，包含在包含單元區(qū)與外圍電路區(qū)的半導(dǎo)體基板中形成器件隔離層； 在所述外圍電路區(qū)中的有源區(qū)的端部中形成凹結(jié)構(gòu)的溝槽；及 形成嚙合該凹結(jié)構(gòu)的溝槽的柵線。
12. 如權(quán)利要求11所述的方法，其中形成凹結(jié)構(gòu)的溝槽的步驟包括 形成光敏抗蝕劑膜圖案，以覆蓋所述半導(dǎo)體基板的單元區(qū)，并露出所述外圍電路區(qū)中毗鄰所述器件隔離層的所述有源區(qū)；及通過所述光敏抗蝕劑膜圖案的掩模蝕刻所述外圍電路區(qū)中的所述露出 區(qū)域，以形成所述凹結(jié)構(gòu)的溝槽。
13. 如權(quán)利要求11所述的方法，其中形成凹結(jié)構(gòu)的溝槽的步驟包括形成光敏抗蝕劑膜圖案，以露出在所述半導(dǎo)體基板的單元區(qū)中用于形成 凹陷溝道的區(qū)域，并露出所述外圍電路區(qū)中毗鄰所述器件隔離層的所述有源 區(qū)；及使用所述光敏抗蝕劑膜圖案的掩模執(zhí)行蝕刻工藝，以在所述單元區(qū)中形 成凹陷溝道并在所述外圍電路區(qū)中形成所述凹結(jié)構(gòu)的溝槽。
14. 如權(quán)利要求11所述的方法，其中所述凹結(jié)構(gòu)的溝槽形成為矩形形狀。
15. 如權(quán)利要求11所述的方法，其中所述柵線具有T形剖面的端部。
16. —種晶體管的制造方法，包含在包含單元區(qū)與外圍電路區(qū)的半導(dǎo)體基板中形成器件隔離層； 在所述外圍電路區(qū)中的有源區(qū)的端部中形成具有平坦頂面的凸形結(jié)構(gòu) 的突出物；及形成嚙合所述凸形結(jié)構(gòu)的突出物的柵線。
17. 如權(quán)利要求16所述的方法，其中形成凸形結(jié)構(gòu)的突出物的步驟包含 形成光敏抗蝕劑膜圖案，以覆蓋所述半導(dǎo)體基板的單元區(qū)，并覆蓋所述外圍電路區(qū)中毗鄰所述器件隔離層的所述有源區(qū)；及通過光敏抗蝕劑膜圖案的掩模蝕刻所述外圍電路區(qū)中的露出區(qū)域，以形 成凸形結(jié)構(gòu)的突出物。
18. 如權(quán)利要求16所述的方法，其中形成凸形結(jié)構(gòu)的突出物的步驟包含-. 形成光敏抗蝕劑膜圖案，以覆蓋半導(dǎo)體基板的單元區(qū)中用于形成鰭形突出物的區(qū)域，并覆蓋所述外圍電路區(qū)中毗鄰所述器件隔離層的所述有源區(qū)； 及使用所述光敏抗蝕劑膜圖案的掩模執(zhí)行蝕刻工藝，以在所述單元區(qū)中形 成鰭形突出物并在所述外圍電路區(qū)中形成凸形結(jié)構(gòu)的突出物。
19. 如權(quán)利要求16所述的方法，其中所述凸形結(jié)構(gòu)的突出物形成為矩形形狀。
20. 如權(quán)利要求16所述的方法，其中所述柵線具有反U形剖面的端部。
全文摘要
本發(fā)明公開了一種晶體管及其制備方法，該晶體管包含包含由器件隔離層所界定的有源區(qū)的半導(dǎo)體基板；在該半導(dǎo)體基板的有源區(qū)上隔開特定間隔的柵線；及在與柵線端部接觸的半導(dǎo)體基板的有源區(qū)中蝕刻至特定深度的凹結(jié)構(gòu)的溝槽。
文檔編號(hào)H01L27/04GK101154662SQ20071016178
公開日2008年4月2日 申請(qǐng)日期2007年9月26日 優(yōu)先權(quán)日2006年9月29日
發(fā)明者南炳虎 申請(qǐng)人:海力士半導(dǎo)體有限公司