專利名稱：：無外延襯底中隔離的互補(bǔ)金屬氧化物硅器件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體器件技術(shù)，尤其涉及彼此電隔離且與它們形成于其中的襯底電隔離的互補(bǔ)金屬氧化物硅(MOS)器件。
背景技術(shù)：
：在互補(bǔ)MOS(CMOS)器件的發(fā)展過程中，人們一直在努力將更多的器件裝入一定面積的半導(dǎo)體晶片中。圖l-5示出了這一發(fā)展中的幾個(gè)階段。圖1A示出了標(biāo)準(zhǔn)CM0S結(jié)構(gòu)，其通常用在形體尺寸1.2lim或更大的器件中。CMOS10包括P溝道MOSFET10a和N溝道MOSFET10b，且形成在P襯底11中。典型地，在P襯底11中形成許多其他的NMOSFET和PMOSFET。P溝道MOSFET10a形成在N阱中，該N阱通過常規(guī)注入和擴(kuò)展擴(kuò)散工藝形成。N阱14注入襯底11較淺深度并在受到熱處理時(shí)同時(shí)沿垂直和水平方向擴(kuò)展。MOSFET10a和10b都是橫向器件且分別包括柵極12a和12b,柵極12a和12b通過柵極氧化層16與襯底11分隔開。PMOSFET10a包括P+源極區(qū)13a、P+漏極區(qū)13b和N+接觸區(qū)13c,其用于與N阱14接觸。NMOSFET10b包括N+源極區(qū)14a、N+漏極區(qū)14b和P+接觸區(qū)14c，其用于通過金屬接觸18與NMOSFET10b的主體，P襯底11接觸。柵極12a、12b之下的溝道區(qū)可能或可能不包含閾值調(diào)節(jié)注入。金屬接觸點(diǎn)18連接在系統(tǒng)中最負(fù)值的電壓，其通常為地。因此，CMOS10不能在超過地很高的電壓下工作。此外，NMOSFET10b與CMOS10中的任何其他NMOSFET分享共同的體端子，且注入村底11的任何電流或噪聲都連接到NMOSFET10b和器件中的任何其他NMOSFET，因?yàn)檫@些NMOSFET未被隔離。在CMOS10中，必須要設(shè)計(jì)襯底11的摻雜濃度以設(shè)定NMOSFET10b的電特性。這一局限在圖IB所示的CMOS20中得到了改善，其中NMOSFET10b形成在P阱21中。不過，將NMOSFET10b形成在P阱21中的主要目的是控制NMOSFET10b的擊穿(breakdown)和穿通(punchthrough)特性。由于P襯底11和P阱21之間沒有PN結(jié)，NMOSFET10b仍然與CMOS20中的任何其他NMOSFET以及任何其他與襯底連接的器件分享同一主體(body)，因?yàn)镹MOSFET10b的體端子在電氣上是與P襯底11通用的且N十區(qū)域14a和14b不能偏置高于P襯底11電勢之上的大電壓。圖IC一般性地給出了可用來制造CMOS20的工藝。該工藝從在襯底11上形成場效應(yīng)氧化層開始。用4備^t遮蔽襯底并通過注入和擴(kuò)散^l形成N阱14。再次用掩模遮蔽襯底并通過注入和擴(kuò)散硼形成P阱21。接下來，該工藝有兩種變化。在一種變化中，通過掩模界定有源器件區(qū)域并從該有源器件區(qū)域蝕刻場效應(yīng)氧化層。在另一種變化中，場效應(yīng)氧化層被剝離并熱生長墊氧化物層。通過常規(guī)LOCOS工藝形成場效應(yīng)氧化物區(qū)域，該工藝包括通過構(gòu)圖氮化物層界定有源器件區(qū)域和從將要生長場效應(yīng)氧化物蝕刻氮化物層。進(jìn)行覆層磷注入(blanketphosphorimplant)以形成N場效應(yīng)淀積區(qū)(NFD),并形成掩模以界定將要注入硼以形成P場效應(yīng)淀積區(qū)的區(qū)域(PFD)。然后在其中已經(jīng)除去氮化物層的區(qū)域中形成場效應(yīng)氧化物區(qū)域，剝離氮化物層，并生長和剝離犧牲氧化物層以修復(fù)晶體損傷并除去可能影響柵極氧化層正常生長的任何氮化硅殘余。然后淀積柵極氧化層，并淀積、摻雜、掩蔽和蝕刻多晶硅層以形成MOSFET的柵極。PMOSFET10a的源極和漏極區(qū)域通過掩蔽襯底并注入硼形成，而NMOSFET10b的源極和漏極區(qū)域通過掩蔽襯底并注入磷和/或砷形成。在硼和磷/砷的注入過程中使用退火進(jìn)行推進(jìn)(drive)。然后進(jìn)行常規(guī)的互連形成工藝，包括淀積和蝕刻玻璃層和淀積(賊射)接觸PMOSFET10a和NMOSFET10b的源極、漏極和主體區(qū)域的金屬層。圖2A示出了一種利用更現(xiàn)代的工藝制造的CMOS30，這種工藝能夠制造柵極尺寸更小的器件。N阱14包含PMOSFET30a,且P阱21包含NMOSFET30b。N阱14和P阱21彼此互補(bǔ)地形成，即，襯底11的整個(gè)表面被N阱14或P阱21占據(jù)。氧化物側(cè)壁間隔層19形成在棚4及12a、12b上。氧化物側(cè)壁間隔層阻止了高濃度摻雜劑注入襯底11中，藉此在PMOSFET30a中鄰接源極和漏極區(qū)域13a、13b形成輕摻雜的P區(qū)域33a、33b并在NMOSFET30b中鄰接源極和漏極區(qū)域14a、14b形成輕摻雜的N區(qū)域。在柵極12a、12b的頂部形成硅化物層32。CMOS30是代表了0.25|am到1.2jam范圍內(nèi)的大多數(shù)CMOS器件的非隔離雙阱CMOS。與圖lb所示的NMOSFET10b那樣，NMOSFET30b與CMOS30中的所有其他NMOSFET共享公用的主體區(qū)域。因此，NMOSFET30b必須要在地附近偏置，且對P襯底11中出現(xiàn)的任何噪聲很敏感。圖2B所示的CMOS40與CMOS30類似，但是形成在輕摻雜P外延層41中，該P(yáng)外延層41又是生長在重?fù)诫s的P+襯底42上的。.通常這么做以通過防止沿襯底出現(xiàn)橫向電壓降改善器件的閂鎖(latch-up)特性。重?fù)诫s的P+襯底40具有比圖2A所示的P襯底11更低的電阻率。這是一種問題的標(biāo)志，這種問題可能發(fā)生在共享輕摻雜共用主體區(qū)域的非隔離器件中。盡管重?fù)诫s襯底能夠降低普通數(shù)字IC中的閂鎖效應(yīng)，但它不能在功率和高電流IC中對閂鎖提供足夠的保護(hù)。"外延"指在同種半導(dǎo)體的單晶襯底上生長單晶半導(dǎo)體薄膜。單詞"外延，，從希臘文含義"在……上布置"派生而來。參見A.S.Grove著，JohnWileySons出版3土(1967)出版的PhysicsandTechnologyofSemiconductorDevices(《半導(dǎo)體器件物理和技術(shù)》)，7-20頁。圖2C給出了可用于制造CMOS器件30和40的工藝。對于CMOS30，該工藝從P襯底11開始，對于CMOS40，該工藝從P+襯底42開始且包括在P+村底42上生長P外延層41?；パa(bǔ)阱的形成和LOCOS場效應(yīng)氧化物的形成與圖1C中所述的工藝大致相同。柵極的形成包括通過化學(xué)氣相淀積在多晶硅柵極上形成金屬層和隨后進(jìn)行硅化工藝。繼柵極形成之后，用掩才姚蔽村底并注入磷以形成輕摻雜N區(qū)域34a、34b。除去該掩模并形成另一個(gè)掩模以界定輕摻雜P區(qū)域33a、33b。注入BF2以形成P區(qū)域33a、33b。然后淀積并蝕刻側(cè)壁氧化物以形成側(cè)壁隔離層38a、38b、39a和39b。用掩模掩蔽襯底并注入砷以形成N+區(qū)域14a、14b。再次掩蔽襯底并注入BF2以形成區(qū)域13a、13b。執(zhí)行退火工藝以推進(jìn)摻雜劑?；ミB的形成包括淀積帶有中間介質(zhì)層的兩個(gè)Al-Cu層。進(jìn)行快速熱退火(RTA)，淀積、構(gòu)圖并蝕刻玻璃層，并在第一Al-Cu層之前在玻璃上淀積Ti或TiN粘附層。典型地，在構(gòu)圖之前通過回蝕或化學(xué)-機(jī)械拋光(CMP)對諸如旋涂式玻璃或BPSG的玻璃層進(jìn)行平面化處理。繼淀積第二玻璃層之后，通過通透掩模蝕刻，淀積鎢并回蝕，并淀積第二A1-Cu層。第二玻璃層可以是利用TEOS作為前體的化學(xué)氣相淀積(CVD)層或旋涂式玻璃(SOG)層，其應(yīng)該在低溫下形成以免熔化第一金屬層。鎢插栓(tungstenplug)典型地用于在淀積第二金屬層之前平面化通孔。平面化通過回蝕或CMP進(jìn)行。圖3A給出了一種根本不同的制造CMOS器件的方法，其使用了從制造雙極性器件發(fā)展來的技術(shù)。CMOS50包括形成在P阱56中的NMOSFET50a和形成在N阱55中的PMOSFET50b。P阱56和N阱55形成在N外延層52中，N外延層52在P襯底51上生長。NMOSFET50a包括N+源極區(qū)60a和N+漏極區(qū)域60b。輕摻雜N區(qū)域62a、62b分別鄰接區(qū)域60a、60b形成。柵極形成在4冊極氧化層65上，硅化物層59淀積在該柵^L上。到P阱56的接觸通過P+區(qū)域61c制造。PMOSFET50b包括P+源極區(qū)域61b和P+漏極區(qū)域61a。輕摻雜P區(qū)域63a、63b分別鄰接區(qū)域61a、61b形成。柵極形成在柵極氧4匕層65上，硅化物層59淀積在該柵極上。到N阱55的接觸通過N+區(qū)域60c制造。N外延層52的諸區(qū)域通過諸如包含P掩埋層53和P阱56的P擴(kuò)散堆疊結(jié)構(gòu)彼此隔離，它們在N外延層52的頂部和底部注入然后加熱以便使它們向上和向下擴(kuò)散直到它們合并。使P掩埋層53和P阱56以這種方式擴(kuò)散所必需的"熱預(yù)算，，(即，溫度和時(shí)間的乘積)是極為重要的，其決定了該布置許多電特性的設(shè)定。此外，P掩埋層53和P阱56還在橫向擴(kuò)散，這限制著器件的組裝密度。圖3B給出了一種變化，其中N掩埋層54被CMOS器件70中的混合N掩埋層71所代替。N掩埋層71—般摻雜有磷，但是含有摻雜有銻的中心區(qū)域72。N掩埋層71的摻磷部分向上擴(kuò)散與N阱55合并，消除了圖3A的CMOS器件50中所示的位于中間的N外延層52部分。這提供了一條通向N阱55的低電阻通路，有助于防止因N阱55中的橫向電壓降造成的閂鎖。盡管如此，P阱56仍然電連接到P襯底51上，帶來了上述的局限性和問題。圖3C-3E為圖3A和3B所示的截面處摻雜濃度與襯底中深度的關(guān)系曲線圖。如圖所示，形成這些CMOS器件所需的工藝對于諸如外延厚度、擴(kuò)散系數(shù)和溫度之類的參數(shù)變動(dòng)高度敏感，此外，它們往往相當(dāng)昂貴，需要很長的處理時(shí)間和專用的高溫?cái)U(kuò)散爐。示出的工藝要求P型掩埋層、砷N型掩埋層和磷N型掩埋層的每一層都具有其自己專用的掩模，這4吏得工藝成本更加昂貴。圖4A是圖3A和3B分別示出的CMOS器件50a和50b的示意電^各圖。襯底51被示為地。PMOSFET50b被顯示為通過二極管97與地隔離，該二極管97代表P襯底51和N掩埋層71之間的PN結(jié)。二才及管95和96分別代表P+源極區(qū)域61b和P+漏極區(qū)域61a與N阱55之間的結(jié)。NMOSFET50a被示為未隔離。二極管92和93分別代表N+漏極區(qū)域60b和N+源極區(qū)域60a與P阱56之間的結(jié)。圖4B給出了也可以由該工藝形成的PNP雙極性晶體管。P十區(qū)域可以是發(fā)射極，N阱55和N掩埋層71可以是基極，而P襯底51可以是集電極。圖5A示出了一種CMOS器件100,其包括三個(gè)掩埋層位于N阱104下方的磷N掩埋層103(NBL2)、位于P阱105下方的P掩埋層106和連續(xù)延伸于N阱104和P阱105下方的銻(或砷)N掩埋層102(NBL1)。PMOSFET100a和NMOSFET100b類似于圖3A和3B中所示的PMOSFET50a和麗OSFET50b。在P阱105下方延伸N掩埋層102有著將PMOSFET100a與P村底101隔離的效果。這樣所有的MOSFET都與襯底隔離開了。不過，增加N掩埋層102需要額外的掩模，而且在很長的隔離擴(kuò)散工藝中擴(kuò)散N掩埋層102給工藝帶來了更多的變數(shù)。因此，必須要超裕度設(shè)計(jì)包括掩埋層的全部向上擴(kuò)散的所有參數(shù)，僅僅為了形成30V的器件(理想情況下不到2)im的硅就可以支持這種器件)外延層114可能必須要生長到超過6nm的厚度。此外，所有掩埋層的橫向擴(kuò)散和發(fā)生在隔離(阱)推進(jìn)(drive-in)期間的N掩埋層102的向上擴(kuò)散進(jìn)一步降低了可能實(shí)現(xiàn)的組裝密度。圖5B給出了一種用于CMOS器件100的可能工藝程序。該工藝開始于其上形成有厚氧化物層的P村底。形成掩模用于N掩埋層102,并注入銻和磷，且通過熱處理使它們擴(kuò)散。然后在互補(bǔ)掩埋層工藝和多掩埋層工藝之間做出選擇。在多掩埋層工藝中，分別使用不同的掩模限定N掩埋層103和P掩埋層106的位置。繼每次掩蔽步驟之后，注入N型摻雜劑(磷)或P型摻雜劑(硼)，在注入之后，通過熱處理擴(kuò)散摻雜劑。在互補(bǔ)掩埋層工藝中，淀積氮化物層，然后使用CBL掩模構(gòu)圖和蝕刻，之后注入兩個(gè)阱之一，隨后將其氧化。氮化物防止在未被第一阱擴(kuò)散到的區(qū)域中發(fā)生氧化，而第一阱則被厚氧化物所覆蓋。然后剝離氮化物，并進(jìn)行與第一阱互補(bǔ)的第二阱的注入。厚氧化物阻礙了從第一阱區(qū)域進(jìn)行的注入。然后擴(kuò)散第二阱，且剝離所有氧化物。于是，一個(gè)掩模就界定了諸互補(bǔ)阱。在形成三個(gè)掩埋層之后，生長P外延層并如上述在外延層中形成NMOS和PMOS器件。很明顯，這是一中非常復(fù)雜的工藝，包括了大量的掩蔽步驟。舉例來說，僅僅在6英寸的晶片上形成掩埋層就可能要花150美元。如果在制造NMOSFET或PMOSFET的過程中出錯(cuò)，投入的成本將完全損失。此外，必需的多步擴(kuò)散帶來了很大的出錯(cuò)可能性，即使完美地完成了擴(kuò)散，該工藝所固有的摻雜劑的橫向擴(kuò)散也減少了能夠在襯底一定面積內(nèi)形成的器件數(shù)量。圖5C示出了沿圖5A的截面5C-5C所得的摻雜分布。該圖示出了N掩埋層102和P阱105之間的P外延層區(qū)域。有時(shí)N掩埋層102與P阱105合并在一起。發(fā)生這一變化主要是因?yàn)镻阱105參考的是外延層的頂面，而N掩埋層102參考的是P襯底101的表面。這些變化可能對器件的電特性具有顯著影響，包括結(jié)擊穿、電阻、電容、速度和電流。圖5D的示意圖示出了CMOS器件100的優(yōu)勢。NMOSFET100a具有連接到獨(dú)立端子110a的主體，且能夠獨(dú)立于P襯底101被偏置。二極管127代表P阱105和N掩埋層102之間的PN結(jié)，而二極管128代表N掩埋層102和P襯底101之間的PN結(jié)，它們?yōu)镹MOSFET100a提供了隔離。二極管127和128的陰極為N掩埋層102。圖5A-5D證明，要形成隔離結(jié)構(gòu)，需要非常復(fù)雜、成本很高的工藝，其具有大量的變數(shù)可能和可能的錯(cuò)誤。這種工藝主要適于具有大的外形尺寸和大的橫向間距的器件，并且只能在能進(jìn)行高溫操作的制造廠進(jìn)行。這種工藝與諸如圖2A所示的工藝的現(xiàn)代的CMOS工藝不協(xié)調(diào)，而圖2A所示的工藝代表了當(dāng)前存在的大約90%的制造能力。因此，在生產(chǎn)隔離CMOS器件所需工藝和今天可用于生產(chǎn)此類器件的制造設(shè)備之間存在一種基本的矛盾。無疑在半導(dǎo)體制造
技術(shù)領(lǐng)域：
中有著對克服這一問題的工藝的需求。
發(fā)明內(nèi)容根據(jù)本發(fā)明，使用一種高能量注入制造各種結(jié)構(gòu)，以將晶體管及其他器件與半導(dǎo)體襯底電隔離并使它們彼此電隔離。可選地，可以使用不同能量的一系列注入。與現(xiàn)行做法形成鮮明對比的是，隔離結(jié)構(gòu)和器件是在非外延半導(dǎo)體襯底中形成的。襯底受到非常有限的熱預(yù)算，因此注入在縱橫方向上的擴(kuò)散都受到了限制。在該隔離結(jié)構(gòu)的一組實(shí)施例中，包括包圍第二導(dǎo)電性類型的區(qū)域的深隔離層和側(cè)壁，該側(cè)壁從掩埋層向上延伸以形成第一導(dǎo)電性類型的杯形或碟形結(jié)構(gòu)。深隔離層可以這樣形成用掩模掩蔽襯底的表面，通過掩模中的開口將第一導(dǎo)電性類型的摻雜劑注入襯底表面以下的預(yù)定深度。然后可以再次掩蔽襯底的表面，并可以通過開口注入第一導(dǎo)電性類型的摻雜劑以形成該隔離結(jié)構(gòu)的側(cè)壁，其中開口可以是環(huán)形的。為了增加側(cè)壁的高度，可以以不同能量進(jìn)行一系列注入以制作交疊摻雜區(qū)域的垂直堆疊結(jié)構(gòu)。隔離區(qū)可以形成在第二導(dǎo)電性類型的襯底中。由隔離結(jié)構(gòu)包圍的區(qū)域的摻雜濃度可以保持不變，或者可以加入額外的第二導(dǎo)電性類型的摻雜劑以形成第二導(dǎo)電性類型的阱。第二導(dǎo)電性類型的阱可以鄰接隔離結(jié)構(gòu)，或者摻雜濃度保持不變的襯底的中間層可以將阱從隔離結(jié)構(gòu)隔開。在其他實(shí)施例中，該阱可以通過深隔離層延伸到掩埋層下方的襯底中?？梢栽诟綦x結(jié)構(gòu)所包圍的區(qū)域中分別形成第一和第二導(dǎo)電性類型的兩個(gè)阱。該結(jié)構(gòu)可以分別包括兩個(gè)第一和第二導(dǎo)電性類型的深層。第二導(dǎo)電性類型的深層可以從第一導(dǎo)電性類型的深層向上或向下，或者同時(shí)向上和向下延伸。第二導(dǎo)電性類型的深層的橫向尺寸可以小于第一導(dǎo)電性類型的深層的橫向尺寸。晶體管或其他器件可以形成在由隔離結(jié)構(gòu)包圍的區(qū)域或者隔離結(jié)構(gòu)自身中，或者同時(shí)形成在二者之中。在有些實(shí)施例中，隔離結(jié)構(gòu)包括注入掩埋層或阱，但沒有側(cè)壁。襯底常常被偏置在地電勢或最負(fù)的芯片上(on-chip)電勢，但并非必須要這樣。在可以利用本發(fā)明的技術(shù)與襯底隔離的器件中，有N溝道和P溝道MOSFET、PNP和NPN雙極型晶體管、二極管、絕緣柵雙極型晶體管(IGBT)、電阻、結(jié)型場效應(yīng)晶體管、光電二極管、探測器或任何其他硅器件。使用本發(fā)明的技術(shù)避免了上述的許多問題?？梢砸愿呔茸⑷霌诫s劑以限定襯底內(nèi)的深度。通過避免熱擴(kuò)散過程，可以減少器件之間的水平分割和器件自身的水平尺寸，所避免的熱擴(kuò)散過程可以是通過外延層的頂面注入的摻雜劑向下的擴(kuò)散，或者是在外延層和其下的襯底之間的界面引入的摻雜劑的向上和向下的擴(kuò)散。此外，可以避免與外延層生長有關(guān)的高成本。圖1A和1B示出了已知的CM0S結(jié)構(gòu)。圖1C示出了用于形成圖1B所示的CM0S結(jié)構(gòu)的工藝流程。圖2A和2B示出了利用比圖1C所示的工藝更現(xiàn)代的工藝制造的CMOS器件。圖2C給出了可用于制造圖2A和2B的CMOS器件的工藝。圖3A和3B示出了一種制造CMOS器件的方法，其使用了從制造雙極性器件發(fā)展來的技術(shù)。圖3C-3E為圖3A和3B所示的截面處摻雜濃度與村底中深度的關(guān)系曲線圖。圖4A為圖3A和3B所示的CMOS器件的示意性電路圖。圖4B為也可以從制造圖3A和3B的器件的工藝形成的PNP雙極性晶體管的示意電路圖。圖5A給出了包含三個(gè)掩埋層的CMOS器件。圖5B示出了用于制造圖5A的CMOS器件的工藝。圖5C示出了圖5A所示的CMOS器件的摻雜分布。圖5D示出了圖5A所示的CMOS器件的示意圖。圖6A-6V給出了若干可以用本發(fā)明的方法形成的基本結(jié)構(gòu)。圖7A-7C給出了4艮據(jù)本發(fā)明的包含圖6A-6V所示的一些元件的器件，其包括完全隔離的CMOS器件、隔離的NPN型晶體管、N溝道輕摻雜漏極MOSFET(LDMOS)、橫向雙注入P溝道LDMOS、襯底PNP型晶體管和非隔離NMOSFET。圖8A-8H給出了用于形成根據(jù)本發(fā)明的隔離P阱的工藝。圖9A-9G為代表圖7A-7C所示的器件的示意電路圖。圖10A-10F給出了在仍然提供隔離結(jié)構(gòu)的前提下如何變化襯底中的N深隔離層深度。圖11A-11G示出了利用階梯氧化物形成隔離區(qū)的方法。圖12A-12F示出了利用LOCOS技術(shù)形成隔離結(jié)構(gòu)的工藝。圖12G-120給出了圖12A-12F中所示工藝的變化。圖13給出了可用于形成完全隔離的雙阱CMOS器件的幾種工藝。圖14A-14H給出了一種將常規(guī)N和P阱擴(kuò)散與隨后的深隔離N層注入組合的"混合"工藝。圖15A為示出硼和磷注入作為注入能量的函數(shù)的投影射程(Rp)的曲線圖。圖15B為類似硼和磷注入的分散情況(straggle,ARP)的曲線圖。圖16A示出了P+區(qū)域底部和P阱中的深隔離N層之間的垂直尺寸，以及P+區(qū)域底部和P襯底的一區(qū)域中的深隔離N層之間的垂直尺寸。圖16B為示出二極管的擊穿電壓如何隨圖16A所示垂直尺寸變化的曲線圖。圖16C示出了擊穿電壓與深隔離N層的注入能量之間的函數(shù)關(guān)系。圖17A-17E示出了用于形成隔離區(qū)的側(cè)壁的注入范圍必須要受到控制以提供有效的隔離區(qū)。圖18A-18D示出了如何可以利用一系列注入形成隔離區(qū)的垂直側(cè)壁。圖19A-19D示出了用于制造具有圖18A-18D所示種類的側(cè)壁的隔離區(qū)的工藝步驟。圖20A-20D示出了在襯底表面上生長場效應(yīng)氧化物區(qū)域之后執(zhí)行的類似于圖19A-19D所示的工藝步驟。圖21A給出了在隔離區(qū)的側(cè)壁中的注入的水平擴(kuò)散。圖21B給出了通過深隔離層和填充氧化物的溝槽形成的隔離結(jié)構(gòu)。圖21C和21D給出了通過填充氧化物的注入形成的隔離結(jié)構(gòu)。圖22A和22B示出了每種結(jié)構(gòu)中的隔離結(jié)構(gòu)和深隔離層與襯底表面的重?fù)诫s區(qū)之間的垂直間隔。圖22C為圖22A和22B所示的每種結(jié)構(gòu)中的深隔離層和重?fù)诫s區(qū)之間的擊穿電壓曲線圖。具體實(shí)施例方式圖6A-6V給出了若干可以用本發(fā)明的方法形成的基本結(jié)構(gòu)?？偟哪康氖切纬扇舾晌挥谏钭⑷氲?表面下，，層之上的注入阱。實(shí)際上這些是"積木"，可以在制造有用器件的過程中按照各種方式進(jìn)行組合。這里所說的深注入層是與常規(guī)的"掩埋層"相比而言的，其在生長外延層之前和期間形成在外延層的底部。此類外延前掩埋層必然地在生長外延層期間表現(xiàn)出摻雜劑再分布。圖6A示出了P襯底130中深注入的N隔離層131。圖6B示出了深注入隔離層133，其被分割為部分133a和133b。圖6C示出了在隔離層131之上形成且與之隔開的注入P阱134。不過，沒有側(cè)壁隔離區(qū)，P阱134未與P襯底130隔離開。圖6D示出了接觸N隔離層131的P阱134;而圖6E示出，P阱134可以以這種方式注入P阱134的一部分位于深N隔離層131的下面。圖6F示出了位于深N隔離層131上方且與之隔開的N阱135;圖6G示出了與深N隔離層131交疊的N阱135;而圖6H示出了一種環(huán)形N阱135，其與深N隔離層131匯合，形成完全隔離區(qū)140，該完全隔離區(qū)140在側(cè)面由N阱135，在底部由深N隔離層131所包圍。圖61示出了P阱134鄰接N阱135，且N阱135接觸深N隔離層131。圖6J與圖6I相似，只是P阱134與N阱135隔開。圖6K示出了由互補(bǔ)阱工藝形成的結(jié)構(gòu)，其中P襯底130的整個(gè)表面4皮P阱134或N阱135所占據(jù)，且N掩埋層位于P阱和N阱之下并與它們接觸。如果N阱135形成圍繞P阱134的中心部分的環(huán)或環(huán)形結(jié)構(gòu)，那么該中心截面將以與圖6H所示的隔離結(jié)構(gòu)相同的方式被完全隔離。圖6L與圖6H相似，但是其示出的結(jié)構(gòu)中P阱134之一注入到比N阱135淺的深度，且被N阱135所形成的環(huán)形圈所包圍。圖6M與圖6L相似，不過P阱134延伸到深N隔離層131之下。在圖6L和6M中，P阱134都完全從P襯底130隔離開。圖6N示出了在P襯底130中注入的P型表面下層136。盡管在該實(shí)施例中沒有PN結(jié)，但其會(huì)具有顛倒的或"逆行的，，摻雜濃度，即，從襯底130的表面朝向深P層136的向下方向，P型雜質(zhì)的摻雜濃度增大。圖60示出了與深P層136匯合的P阱134,其可以是完全注入的。同樣，這一結(jié)構(gòu)可以具有逆行摻雜濃度。圖6P-6R示出了包括共處于P襯底130中的深N隔離層131和深P層136的結(jié)構(gòu)。由于深層131和136具有不同的橫向尺寸，在形成它們時(shí)使用了不同的掩模。用于形成深層131的掩模會(huì)具有比用于形成深層136的掩模中的開口寬的開口。在其他實(shí)施例中，可以使用同一掩模形成深N層和深P層，在那種情況下諸層會(huì)具有大致相同的橫向尺寸。圖6P示出了同時(shí)從深N層131向上和向下延伸的深P層136。圖6Q示出了僅從深N層131向上延伸的深P層136。圖6R示出了僅從深N層131向下延伸的深P層U6。圖6Q示出的結(jié)構(gòu)可以通過在這樣的注入能量下注入深P層136形成，在這樣的注入能量下，其具有小于深N層131的投影射程的投影射程。圖6R示出的結(jié)構(gòu)可以通過在這樣的注入能量下注入深P層136形成，在這樣的注入能量下，其具有深于深N層131的投影射程的投影射程。圖6P的結(jié)構(gòu)可以利用兩次注入形成深P層136實(shí)現(xiàn)，一次注入比深N層131深，另一次比深N層131淺。另一種制造圖6P的結(jié)構(gòu)的方法包括單次注入硼以形成深P層136，該注入具有與用于形成深N層131的磷注入相同的射程，不過劑量更低。發(fā)生超過和低于深N層131的深P層136的暴露部分是因?yàn)樵谌魏谓o定深度上，硼表現(xiàn)出比磷更大的分散度。圖6S示出了一種包括P阱134、深P層136和深N層131的實(shí)施例，P阱134和深P層136位于深N層131上方。P阱134和深P層136會(huì)具有逆行摻雜濃度。圖6T與圖6S相似，只是深P層136同時(shí)從深N層131向上和向下延伸，包括兩次注入之一。圖6U類似于圖6S,但是示出的深P層136與深N層131隔開。隔開深P層136和深N層131的P村底的部分不是由外延工藝而是利用注入注入能量的差別形成的，因此能夠以很大精度設(shè)置分隔距離。圖6V示出了類似于圖6L相似的N阱135，其圍繞P阱134和深P層136注入。P阱134和深P層136類似于圖6S所示的結(jié)構(gòu)進(jìn)行安排。這樣，圖6V示出了完全隔離的逆行P阱可以最小熱預(yù)算非常精確地形成?？傊瑘D6A-6V表明，不用依賴外延生長，可以利用本發(fā)明的原理制造多種多樣的結(jié)構(gòu)。因?yàn)闆]有涉及到外延工藝，因此可以更少的橫向移動(dòng)、更少的變數(shù)和對擊穿電壓的更多控制，非常精確地形成結(jié)構(gòu)的組件。此外，摻雜濃度可以是從襯底表面向下擴(kuò)展的普通高斯分布，或者是顛倒或逆行分布(向著襯底表面向上擴(kuò)展的高斯分布)?？梢岳媒M合的注入合成非高斯分布。圖7A-7C給出了包含圖6A-6V所示的一些元件的CMOS結(jié)構(gòu)。所有這些結(jié)構(gòu)無需生長外延層即能單片集成。圖7A示出了一種根據(jù)本發(fā)明制造的完全隔離的CMOS器件150。CMOS器件150含有PMOSFET169a和NMOSFET169b。NMOSFET169b形成在P阱154b中，且大體類似于圖2A中所示的NMOSFET30b。NMOSFET169b中包括了N+源極區(qū)域159b、N+漏極區(qū)域163b和P+主體接觸區(qū)157c。N-區(qū)域163a和163b為輕摻雜漏極區(qū)域。柵極155b形成在柵極氧化層156b上方。LOCOS場效應(yīng)氧化層160和第二氧化物層161位于P襯底151的表面上。P阱154b位于深N層152a上面，且由N阱153包圍，深N層152a和N阱153a—起將NMOSFET169a從P襯底151隔離開。不過，在這種情況下，N阱153a還是包含有PMOSFET169a,其與圖2A所示的PMOSFET30a大體相似，也與P襯底151隔離。PMOSFET169a中包括了P+源才及區(qū)域157a、P+漏極區(qū)域157b和N+主體接觸區(qū)159a。P-區(qū)域158a和158b為輕才參雜漏極區(qū)域。柵極155a形成在4冊極氧化層156a上方。在其他實(shí)施例中，N阱153a不必包含PMOSFET,但可以由P阱154b所包圍，從而簡單地提供了從P襯底151隔離開的P阱154b。由N阱153a代表的隔離環(huán)的寬度可以加寬以提高結(jié)構(gòu)的隔離能力。二極管169c也形成在N阱153c中。二極管169c包括P+陽極區(qū)157d和N+陰極區(qū)159e。深N層152b位于N阱153c之下且壓制空穴在P襯底151中的注入，以防止PNP雙極性行為影響到P+陽極區(qū)157d、N阱153c和P襯底151?？梢酝ㄟ^加寬N阱153c抑制橫向PNP導(dǎo)電，以將N阱153c的橫向范圍加大到P+區(qū)域157d之外?？蛇x地，如果需要在PMOSFET169a和NMOSFET169b之間實(shí)現(xiàn)更大的隔離，PMOSFET169a可以放在與N阱153a隔開的N阱中，而N阱153a可完全用于將NMOSFET169b從襯底隔離開。圖7B給出了一實(shí)施例，其中包含NPN型晶體管169d和N溝道輕4參雜漏極橫向雙擴(kuò)散溝道MOSFFT(LDMOS)169e。在NPN型晶體管169d中，N+區(qū)域159g充當(dāng)發(fā)射極，P+區(qū)域157e和P阱154c充當(dāng)基極，而N阱153d和深N層152c充當(dāng)集電極。深N層152c將基極(P阱154c)與P襯底151隔離開。在N溝道LDMOS169e中，N+區(qū)域159i、N阱153f和深N層152充當(dāng)漏極，其中N阱153f充當(dāng)漏極的輕摻雜部分，以將電壓降沿N阱153f的橫向范圍擴(kuò)散并擴(kuò)散離開N+區(qū)域159i和P阱154d。P+區(qū)域157f和P阱154d充當(dāng)MOSFET的主體，而N+區(qū)域159i充當(dāng)源極。雖然如果^f吏用了分離的源極和主體接觸，源極和主體可以獨(dú)立偏置，按照慣例，利用金屬源極-主體接觸162將源極和主體短接到一起。主體區(qū)域(P+區(qū)域157f和P阱154d)通過N阱153f和深N層152d與P襯底151隔離。圖7C示出了三個(gè)器件P溝道LDMOS169f、襯底PNP型晶體管169g和非隔離NMOSFET169h。在P溝道LDMOS169f中，P+區(qū)域157g和P阱154e充當(dāng)漏極，其中P阱154e充當(dāng)漏極的輕摻雜延伸，以助于沿橫向在P+區(qū)域157g和N阱153h之間分散電壓降。P+區(qū)域157g的電壓不應(yīng)該超過P阱154e和深N層152e之間的結(jié)擊穿電壓。N+區(qū)域159k、N阱153h和深N層152e充當(dāng)主體，而P+區(qū)域157h充當(dāng)源極。同樣，如圖所示，源極和主體典型地通過金屬源極主體接觸167短接到一起，但是可以分別偏置。漏極(P+區(qū)域157g和P阱154e)通過N阱153h和深N層152e與P襯底151隔離。襯底PNP型晶體管169g包括充當(dāng)發(fā)射極的P+區(qū)域157k、充當(dāng)基極的N+區(qū)域159m和N阱153j以及連接到P襯底151并共同充當(dāng)集電極的P+區(qū)域157i和P阱154f。襯底PNP型晶體管169g可以在P襯底151中引起電流，因此襯底PNP型晶體管169g的電流密度一般限于小信號(hào)應(yīng)用。NMOSFET169h與NMOSFET169b(圖7A)類似，只是其主體(P阱154f)沒有被N阱和深N層所包圍，因此未與襯底隔離開。NMOSFET169h包括N+源極區(qū)域159n、N+漏極區(qū)域159p、多晶硅4冊極155e和柵極氧化層156e。P+區(qū)域157j提供到主體(P阱154f)的接觸。決定是否令NMOSFET隔離或不隔離是設(shè)計(jì)選擇的問題。圖8A-8H給出了用于形成根據(jù)本發(fā)明的隔離P阱的工藝。在圖8A中，優(yōu)選為厚的氧化物層170形成在P襯底173上。在氧化物層170上淀積光致抗蝕劑層171并使用常規(guī)光刻技術(shù)構(gòu)圖以形成開口。如圖8B所示，通過該開口蝕刻氧化物層170。可以進(jìn)行受控制的蝕刻，在原地留下一部分氧化物層170，或者可以完全除去開口下的一部分氧化物層170并可以生長新的薄氧化物層。無論哪種情況，在開口中的P襯底173上都保留一薄的氧化物層170a。通過薄氧化物層170a注入諸如磷的N型摻雜劑以形成深N層174。然后剝離氧化物層170和170a以及光致抗蝕劑層171，留下圖7C所示的結(jié)構(gòu)，其在P襯底中浮置有一緊湊的、高度有界的(highlydefmed)深N層174?？赡艿淖凅w。表1<table>tableseeoriginaldocumentpage17</column></row><table>根據(jù)深N層174上方諸層中形成的所需電壓，表1所描述的條件可以改變。一般說來，器件的額定電壓越高，N層就應(yīng)該注入得越深。如果在注入深N層之后發(fā)生任何顯著的高溫?cái)U(kuò)彭氧化(熱預(yù)算)，也必須要進(jìn)行更深的注入?？蛇x地，可以薄薄地生長氧化物層170并在注入期間留在原地，因此就不需要用于形成層170a的回蝕了。在P襯底173的表面上形成墊氧化物層172，淀積并構(gòu)圖第二光致抗蝕劑層176，留下開口，如圖8D所示。該開口優(yōu)選為環(huán)形(即，其中形成有孔的立體圖案(solidpattern))。注入諸如磷的N型摻雜劑，建立起N阱175，因?yàn)殚_口的環(huán)形形狀，N阱175包圍著P襯底173的任何和所有的隔離部分177。剝離光致抗蝕劑層176,并淀積和構(gòu)圖第三光致抗蝕劑層179以在N阱175上形成開口。通過該開口注入諸如硼的P型摻雜劑以形成隔離的P阱178，其具有比P襯底173的摻雜劑濃度更大的摻雜劑濃度。所得的結(jié)構(gòu)在圖8E中示出。并非所有隔離區(qū)177必須要接收用于形成P阱178的離子注入。表2中描述了可以在形成N阱175和P阱178的過程中使用的工藝條件，其中包括一些工藝變體。表2<table>tableseeoriginaldocumentpage18</column></row><table>P阱和N阱可以由單次注入形成，不過隨后必須要重?fù)诫s以避免穿通擊穿。在表2中，目標(biāo)舉了一個(gè)包括淺和深注入的兩次注入阱形成的例子。這種方法用于制造5V的CMOS器件時(shí)效果很好，并且用于制造12V的CMOS器件時(shí)獲得了可接受的結(jié)果。淺注入設(shè)定基本的CMOS器件特性，使其充分重?fù)诫s以防止溝道穿通，但又充分輕摻雜以表現(xiàn)出足夠接近目標(biāo)的閾值電壓，該目標(biāo)即，淺Vt調(diào)節(jié)注入能夠設(shè)定最后的閾值電壓值(無需過度的反摻雜)。阱摻雜也必須充分輕以實(shí)現(xiàn)所需的擊穿電壓。在本上下文中的"淺"注入是指，對于硼來說在200keV能量以下的或?qū)τ诹讈碚f300keV能量以下的注入，"深"注入是指對于硼來說超過400keV能量的或?qū)τ诹讈碚f超過700keV能量的注入。較深注入的劑量優(yōu)選較高以助于抑制寄生雙極性作用(parasiticbipolaraction)。不過，P阱一定不能象深N層那么深，否則，P阱可能會(huì)反摻雜(counterdope)深N層且器件的隔離能力將劣化。也可以通過額外的注入形成阱#^雜分布，不過這時(shí)表面劑量可以進(jìn)一步相應(yīng)地減少。舉例來說，如所述的12V兼容N阱可以包括250keV下1E12cm-2的磷注入和1MeV下3E13cm-2的磷注入?？梢园?，例如在諸如600keV的中間能量下的額外7E12cm-2的額外注入(addedimplant)。額外注入的能量越低，越可能影響到表面濃度。在僅5V器件中，對多次系列注入的需要比12V器件中低，因?yàn)橐驗(yàn)樗凶⑷雽佣伎梢孕纬傻秒x表面更近，即，在注入能量更低。由于摻雜劑限制在更薄的層內(nèi)，給定劑量的所得濃度得到了提高。因此，可以更低的摻雜劑劑量制造5VCMOS阱，不過仍然制造具有更高摻雜劑濃度的層。5VN阱可以包括500keV下僅5E12cm-2的深注入，這是更深的12V深P阱的能量的一半和劑量的六分之一。5VN阱的淺注入可以包括250keV下的6Ellcm-2的劑量，這與12V器件在能量上沒有很大差異。劑量低并不是如此關(guān)鍵，因?yàn)镻MOS器件的特性與其說是阱本身的函數(shù)，不如說更是后續(xù)Vt調(diào)節(jié)注入的函數(shù)。此外，PMOS器件比NMOS器件表現(xiàn)出寄生驟回(parasiticsnapback)的可能更小。在5VP阱中制造5VNMOS與在12VP阱中制造12VNMOS大不相同。5VP阱和12VP阱都包括防止體穿通的深注入和防止表面穿通的淺注入的組合，在兩種情況下淺注入都具有表面附近的峰值，這是40keV注入的結(jié)果。5VP阱的淺注入一般具有比12VP阱更高的劑量，范圍從高20%到多達(dá)兩倍，主要用以防止在溝道長度短的5V器件中發(fā)生穿通。不過，5VP阱中所用的深硼注入比12VP阱既淺又輕。例如，5VP阱可以包括250keV能量下1到2E13cnf2附近的注入劑量。相反，12VP阱使用的是500keV附近的深注入，注入劑量為3E13cm^到5E13cm-2(幾乎是5VP阱的能量的兩倍和劑量的兩倍)。直觀看來似乎高壓器件要使用更高劑量的注入，與低壓器件相比，高壓器件發(fā)生體穿通和驟回現(xiàn)象距表面更遠(yuǎn)。因?yàn)楦叩纳贁?shù)載流子壽命，加劇了體材料內(nèi)的寄生雙極性現(xiàn)象。通過飽和MOSFET中漏極耗盡區(qū)的高電場區(qū)域的電流通路的對準(zhǔn)也加劇了碰撞電離。增加深注入的摻雜使這些影響降到最低。如圖8F所示，在墊氧化物層173a上方淀積氮化硅層180。使用常規(guī)光刻技術(shù)構(gòu)圖并蝕刻氮化物層180,以暴露墊氧化物層173a的特定區(qū)域。然后在氮化物層180上淀積光致抗蝕劑層181并構(gòu)圖以在P阱178上制作開口。通過氮化物層中的開口注入如硼的P型摻雜劑以在該結(jié)構(gòu)的P阱178和其他P阱中形成高濃度的P型場效應(yīng)摻雜(PFD)區(qū)域182。如圖8G所示，除去光致抗蝕劑層181，并通過氮化物層180中的開口注入如磷或砷的N型摻雜劑以形成高濃度N型場效應(yīng)摻雜(NFD)區(qū)域183。進(jìn)入N阱175的摻雜劑形成NFD區(qū)域183，而進(jìn)入P阱178的NFD摻雜劑濃度并不足以完全反摻雜PFD區(qū)域182。與常規(guī)CMOS器件的情況不同的是，必須要將熱氧化時(shí)間和溫度保持在最小，以防止摻雜劑在深N層以及N阱和P阱中，尤其是其重?fù)诫s部分中重新分布。對于厚度約4000A的場效應(yīng)氧化物來說，使用5E13cm-2附近的NFD注入，而PFD注入則需要兩倍的劑量。注入在低能量下進(jìn)行，典型地約50keV。對P襯底173進(jìn)行低溫氧化，在P村底中位于氮化物層180的開口下方的部分中制作場效應(yīng)氧化層184。這就是眾所周知的硅局部氧化(LOCOS)工藝。退火也在PFD區(qū)域182和NFD區(qū)域183中進(jìn)行推進(jìn)，/人而形成場效應(yīng)摻雜劑區(qū)域，其與場效應(yīng)氧化層184—起提供更高的場效應(yīng)閾值并防止有源器件之間的區(qū)域中發(fā)生反型。接著，在P村底173的表面上形成犧牲氧化物層(未示出)并生長柵極氧化層185。圖8H所示的隔離結(jié)構(gòu)已經(jīng)能夠用于形成MOSFET了，例如，圖7A所示的CMOS器件。圖9A-9G為代表圖7A-7C所示的器件的示意電路圖，圖7A-7C進(jìn)行了與圖9A-9G類似的編號(hào)。圖9A示出了PMOSFET169a和NMOSFET169b(圖7A)。畫OSFET169b由二極管193和二極管197與P襯底151隔離，二極管193代表著P阱154b和深N層152a之間的PN結(jié)，二極管197代表著深N層152a和P襯底151之間的PN結(jié)。二極管193和197為背對背二極管，它們將NMOSFET169b從P襯底151完全隔離開。二極管193和197的陰極(即，深N層)可以偏置到任意電勢，標(biāo)記為"FI"("底隔離，floorisolation"的縮寫)，但是典型地偏置在芯片上最正的電勢。這一電勢也共用于偏置PMOSFET169a的源極。在圖9B中，二極管169c(圖7A)由二極管200從P襯底151隔離開，二極管200代表著深N層152b和P村底151之間的結(jié)。在工作中，二極管169c的陰極(引腳K)必須保持比地(二極管200的陽極)更正的電勢。圖9C示出了NPN型晶體管169d(圖7B),其中二極管202代表著P襯底151和深N層152c之間的結(jié)。圖9D示出了襯底PNP型晶體管169g(圖7C)。很重要的一點(diǎn)是，集電極(P+區(qū)域157i)物理位置在基極(N阱153i)附近，使得電流不會(huì)流得太遠(yuǎn)，以致進(jìn)入P襯底151并沿之流動(dòng)。圖9E示出了非隔離NMOSFET169h(圖7C)，其具有類似圖9A的NMOS169b的結(jié)構(gòu)，但沒有形成二極管193和197的深N層。圖9F示出了橫向高壓PMOSFET169f(圖7C)。二極管212代表深N層152e和P襯底151之間的結(jié)。主體(N阱153h)短接到源極(P+區(qū)域157h),而"反平行"二極管211代表主體和漏極(P阱154e)之間的結(jié)。圖9G示出了橫向NMOSFET169e(圖7B)。二極管209代表深N層152d和P襯底151之間的結(jié)。主體(P阱154d)短接到源極(N+區(qū)域159j)，而"反平行"二極管208代表主體和漏極(N阱153f)之間的結(jié)。圖10A-10F給出了在仍然提供隔離結(jié)構(gòu)的前提下如何變化襯底中的深N層深度。圖10A示出了注入到P襯底221中深度山處的深N層221。深N層通過光致抗蝕劑層223中的開口和氧化物層222注入。在圖10B中，光致抗蝕劑層223已經(jīng)除去并為光致抗蝕劑層224所替代，光致抗蝕劑層224經(jīng)構(gòu)圖具有環(huán)形開口。通過光致抗蝕劑層224中的環(huán)形開口注入#^雜劑以形成N阱225，其與深N層221匯合以形成隔離結(jié)構(gòu)?？蛇x地，可以利用比N阱的劑量更高的另一次注入形成該環(huán)。在圖10C中，在P襯底230上淀積厚氧化物層232和光致抗蝕劑層234并構(gòu)圖以提供開口。在該開口中生長薄氧化物層233。可選地，可以回蝕氧化物層232以形成薄氧化物層。通過薄氧化物層233在P襯底230中注入深N層221。除去光致抗蝕劑層234，并淀積具有環(huán)形開口的光致抗蝕劑層235，如圖10D所示。深N層221注入比山大的深度d2，這使得難于使用單個(gè)N阱，諸如圖10B所示的N阱225形成隔離結(jié)構(gòu)。相反，如圖10D和10E所示，首先，中間中等深度N(MN)阱236形成在深N層231的頂側(cè)，隨后注入第二N阱237，其延伸到P襯底230的表面并與N阱236匯合。典型地，形成N阱237的注入劑量是這樣的，要獲得N阱236和237的逆行摻雜分布，即，N阱237的摻雜濃度小于N阱236的摻雜濃度，該N阱236的摻雜濃度又小于深N層231的摻雜濃度，雖然MN阱236和深N阱也可以具有同樣的摻雜濃度。結(jié)果是獲得了P襯底230的隔離區(qū)238。剝離氧化物層232和光致抗蝕劑層235,生成圖IOF所示的隔離結(jié)構(gòu)，該結(jié)構(gòu)包括從深N層231向上延伸到P襯底230表面的N區(qū)域堆疊結(jié)構(gòu)?？梢酝ㄟ^這種方式堆疊任意數(shù)量的N區(qū)域，以制作各種深度的隔離結(jié)構(gòu)。N區(qū)域的堆疊結(jié)構(gòu)可以由各種能量和劑量的脈沖注入(pulsedimplant)形成，以獲得所希望的任何尺寸和摻雜分布的隔離結(jié)構(gòu)。頂部的N區(qū)域、N阱237可以是CMOSN阱或?qū)Ｓ玫母綦x注入。構(gòu)成MN236和N阱237的側(cè)壁也可以使用溝道注入或不同能量的多次注入形成。圖8B、8D和10A-10E所示的注入優(yōu)選利用高能量注入機(jī)進(jìn)行，這種注入^^可以實(shí)現(xiàn)3000000eV或更高的注入能量，在形成時(shí)還要限制注入之后的熱處理的量，以避免注入摻雜劑的擴(kuò)散?？v向和橫向注入的摻雜劑的位置可以很大的準(zhǔn)確度決定，這和控制熱擴(kuò)散工藝結(jié)果的不確定性形成了鮮明的對照。結(jié)果，隔離區(qū)緊湊且位置可以預(yù)定，并且可以提高襯底內(nèi)晶體管或其他器件的組裝密度。在迄今所述的工藝和結(jié)構(gòu)中，注入是通過均勻厚度的氧化物層完成的(從離子注入掩蔽出去的區(qū)域除外)。獲得的阱和深層具有基本上與晶片的初始平面平行運(yùn)行的摻雜劑分布和結(jié)。圖11A-11G示出了利用階梯氧化物形成隔離區(qū)的方法。臺(tái)階氧化物可用于形成結(jié)的形狀或輪廓。該工藝以在P襯底240上形成厚氧化物層241開始。在氧化物層241上淀積光致抗蝕劑層242并構(gòu)圖出開口，通過開口蝕刻一部分氧化物層241,如圖IIB所示。如圖IIC所示，在開口中生長更薄的氧化物層243。淀積并構(gòu)圖另一光致抗蝕劑層244,如圖11D所示，這次形成較小的開口。通過較小開口除去一部分氧化物層243，除去光致抗蝕劑層244,并在開口中生長更薄氧化物層245,得到圖IIE所示的階梯結(jié)構(gòu)。通過氧化物層241、243和245在單一能量下注入如磷的N型摻雜劑。由于氧化物層241、243和245厚度不同，注入的射程有所不同，生成了深N層246a和N阱246b和246c,如圖11F所示。氧化物層241足夠厚，4吏得其防止基本上所有的摻雜劑達(dá)到P襯底240。經(jīng)過短時(shí)間的退火，形成了如圖11G所示的碟形隔離結(jié)構(gòu)247,其包圍著P襯底240的隔離區(qū)248。與此前的結(jié)構(gòu)相反，在任何存在氧化物臺(tái)階的地方，注入層的深度在整個(gè)芯片內(nèi)沿橫向都有變化?？梢栽黾硬襟E數(shù)量以制作更漸增、平緩的摻雜分布。要制作連續(xù)變化的結(jié)，可以使用梯度氧化物(gradedoxide)。圖12A-12F示出了一種形成隔離結(jié)構(gòu)的工藝，其使用LOCOS(硅局部氧化)技術(shù)形成梯度氧化物。該工藝始于P村底250，在其上淀積有氧化硅層251和氮化硅層252，如圖12A所示。利用常規(guī)光刻蝕刻氮化物層252，形成開口253,如圖12B所示。然后對該結(jié)構(gòu)執(zhí)行LOCOS工藝，生長厚場效應(yīng)氧化層254，如圖12C所示，其中包括眾所周知的"鳥。彖"形狀255，此處氮化物層252因生長氧化物層而向上彎曲。然后除去氮化物層252,如圖12D所示，留下開口252a，此處P襯底^f又被氧化物層251所覆蓋。注入如磷的N型摻雜劑以形成圖12E所示的深N層256。N層在開口252a下的區(qū)域中被掩埋，在鳥喙形狀255下的區(qū)域中向上彎曲到達(dá)P襯底250的表面。在一個(gè)實(shí)施例中，摻雜劑未穿透場效應(yīng)氧化層254。結(jié)果在圖12F中示出，其中P襯底250的隔離區(qū)257被N層256所包圍。這種工藝可能有很多變化，圖12G-120示出了幾種。圖12G示出了一實(shí)施例，其中，在場效應(yīng)氧化物中形成兩個(gè)開口，且在該兩個(gè)開口下形成N層256a和256b,分別包圍著兩個(gè)隔離區(qū)257a和257b。只要場效應(yīng)氧化層的部分254充分長，N層256a和256b就保持隔離。還可以在阱之間引入額外的P型摻雜劑。圖12H所示結(jié)構(gòu)與圖12G的類似，只不過在深N層256a上方所包圍的區(qū)域中形成了N阱258和P阱259。在圖121中，在N層256a上方的區(qū)域中形成了N阱258，且在N層256b上方的區(qū)域中形成了P阱259。在整個(gè)結(jié)構(gòu)上方淀積介質(zhì)層260。在介質(zhì)層260中形成兩個(gè)接觸開口，并通過該接觸開口注入N型摻雜劑以形成N+4妄觸區(qū)261a和261b。用金屬填充開口以形成接觸262a和262b。N層256a被金屬接觸262a電接觸，而N層256b被金屬接觸256b電接觸，允許N層256a和256b偏置在所需的電勢。其他接觸可以同時(shí)形成，以連接到在隔離深N環(huán)中制造的器件。圖12J所示的結(jié)構(gòu)與此類似，只不過N層256a和256b通過場效應(yīng)氧化物的區(qū)域254下的N層264連接。這通過如下方式實(shí)現(xiàn)如圖12K所示，利用光致抗蝕劑層270掩蔽該結(jié)構(gòu)，并以充分的能量注入摻雜劑使之穿透場效應(yīng)氧化物區(qū)域254但不穿透光致抗蝕劑層270?？蛇x地，如果想要隔離N阱258和P阱259，可以用掩4莫掩蔽該結(jié)構(gòu)，并注入如硼的P型4參雜劑以在場效應(yīng)氧化物區(qū)域254下形成P場效應(yīng)摻雜區(qū)(PFD)271，如圖12L所示。圖12M示出了通過氮化物層251中的開口注入P型場效應(yīng)摻雜劑，該開口是利用光致抗蝕劑層252b構(gòu)圖形成的。這發(fā)生在深N高能量注入之前。圖12M示出了基本上與圖12B所示相同的工藝階段，其中已構(gòu)圖的氮化物層252覆蓋在氧化物層251上。P摻雜通過開口253注入以形成PFD271。在生長了場效應(yīng)氧化物254之后，PFD271仍下沉在場效應(yīng)氧化物254下方，如圖12N所示。然后可以進(jìn)行深N層注入?？蛇x地，可以在形成場效應(yīng)氧化物之后，通過以高能量經(jīng)過場效應(yīng)氧化物254注入摻雜劑形成PDF271。圖120示出了圖12K與12L的組合，其中PFD271把N阱從P阱259隔離開，N層264將N層256b與相鄰N層(未示出)連接起來。圖13給出了可用于形成雙阱CMOS器件的幾種工藝的總結(jié)。上面的路線表示使用高熱預(yù)算的常規(guī)擴(kuò)散阱工藝。下一條路線描述了根據(jù)本發(fā)明的低熱預(yù)算工藝的兩個(gè)變體。在一種變體中，形成初始氧化物層并掩蔽其表面用于注入深N層。在注入深N層之后，掩蔽其表面用于注入隔離結(jié)構(gòu)的側(cè)壁?？蛇x地，可以進(jìn)行LOCOS工藝并可以用高能量注入形成回轉(zhuǎn)的(wraparoud)隔離結(jié)構(gòu)(如圖12A-12F所示)。形成隔離結(jié)構(gòu)之后，可以形成互補(bǔ)N和P阱，其每一個(gè)都在掩蔽步驟之后進(jìn)行。利用常規(guī)工藝并利用底隔離和側(cè)壁隔離工藝，執(zhí)行LOCOS工藝以生長場效應(yīng)氧化物區(qū)域。利用回轉(zhuǎn)工藝(wraparoundprocess)已經(jīng)形成了場效應(yīng)氧化物區(qū)域，因此在形成互補(bǔ)阱之后該工藝就完成了。圖14A-14H給出了一種將常規(guī)N和P阱擴(kuò)散與隨后的深隔離N層注入組合的"混合"工藝。圖14A示出了在P襯底300上形成氧化物層301。氧化物層301可以具有，例如，IOOA到ljam的厚度。在圖14B中，用光致抗蝕劑層303a掩蔽氧化物層301并通過光致抗蝕劑層303a中的開口蝕刻一部分氧化物層301以制作薄氧化物層302。氧化物層302可以具有從50到IOOOA的厚度，優(yōu)選為大約200A。通過光致抗蝕劑層303a中的開口以低能量注入磷形成N區(qū)域304。典型地，磷注入的能量為80到160keV，劑量為1E12到5E13cm-2。如圖14C所示，通過熱處理擴(kuò)散N區(qū)域304以形成N阱304。擴(kuò)散可以在900到1200。C下進(jìn)行，但優(yōu)選在大約1050到IIO(TC下進(jìn)行，擴(kuò)散時(shí)間從4到12小時(shí)，以實(shí)現(xiàn)1到2nm的結(jié)深度。淀積并構(gòu)圖第二光致抗蝕劑層303b并通過光致抗蝕劑層303b中的開口蝕刻另一部分氧化物層301以形成薄氧化物層306，同樣約200A厚，如圖14D所示。通過光致抗蝕劑層303b中的開口注入P型4參雜劑(硼)以形成P區(qū)域305。如圖14E所示，通過熱處理擴(kuò)散P區(qū)域305以形成P阱305。用于注入和擴(kuò)散P阱305的條件與上述用于注入和擴(kuò)散N阱304的類似。如圖所示，P襯底300典型地包括若干個(gè)N阱304和P阱305。到目前為止該工藝為常規(guī)的高熱預(yù)算工藝，且N阱304和P阱305中的摻雜劑分布為高斯型的，從襯底表面向下移動(dòng)摻雜濃度在增加。接下來，如圖MG所示，剝離氧化物層302、303和306,并在N阱304和P阱305上淀積第三光致抗蝕劑層307且構(gòu)圖出開口。利用高能量注入，在P襯底300中形成深N層307。這樣i殳定注入的能量，-使得深N層307重疊于N阱304，且可選地重疊于P阱305并在其下延伸。注入能量在1.0到1.5MeV的范圍內(nèi)，對于大產(chǎn)量低成本生產(chǎn)來說2.3MeV為最大值。超過大約2.3MeV以上，一般可用的注入機(jī)會(huì)出現(xiàn)低射束電流和長處理時(shí)間的問題。除去光致抗蝕劑層307，得到圖14H所示的結(jié)構(gòu)。圖15A為示出硅中的硼和磷注入作為注入能量的函數(shù)的投影射程(Rp)的曲線圖。曲線310示出了"成溝"(channeling)的硼的射程，曲線312示出了磷和非成溝硼的射程。因?yàn)槌蓽吓鹜ㄟ^晶格中的溝道運(yùn)動(dòng)，因此它的射程稍大于非成溝硼的射程。圖15B為類似硼和磷注入的分散情況(ARp)的曲線圖。曲線314為硼的分散情況，曲線316為磷的分散情況。圖16A示出了P+區(qū)域355底部和P阱353中的深N層354之間的垂直尺寸Xdp(最大)，以及P+區(qū)域356底部和P村底351的一區(qū)域352中的深N層354之間的垂直尺寸Xop。假定P阱353比區(qū)域352摻雜更重。由深N層354、區(qū)域352和P+區(qū)域356形成的二極管352a基本上是PIN二極管，而由深N層354和P阱353形成的二極管353則為PN二極管。圖16B為一曲線圖，其示出了二^f及管352a和353a的擊穿電壓如何分別隨XDP變化的。如對PIN二極管所預(yù)期的，二極管352a的BV隨著XDP而的本征區(qū))。二極管353a的BV在Xdp降到距萬(Xdp),之前基本恒定，然后在距離小于(XDP),時(shí)與二極管352a的BV重合。二極管352a的BV在Xdp但大于(XDP),處更大。圖16C示出了擊穿電壓與深N層的注入能量之間的函凄t關(guān)系。因此，圖16A-16C展示了，如何控制深N層深度Xop這一變量以制造具有期望的擊穿電壓的器件。圖17A-17E示出了如何必須控制用于形成隔離區(qū)的側(cè)壁的注入射程這另一個(gè)變量。如圖17A所示，器件380包含深N層383和側(cè)壁注入384，它們在標(biāo)號(hào)為385的區(qū)域匯合。深N層383和側(cè)壁注入384形成了包圍P襯底381的區(qū)域382的隔離區(qū)的一部分。圖17B為截自圖17A的A-A'截面的摻雜分布曲線圖。側(cè)壁384射程為RP2，峰值濃度387，深N層射程為Rpp峰值摻雜劑濃度388。在重疊于區(qū)域385,深N層383和側(cè)壁384的分布疊加在一起，摻雜劑濃度沿曲線386逐漸從峰值387降低到峰值388。在深N層383的底部，在深N層383和P襯底381之間的結(jié)處凈摻雜劑濃度降到零。曲線386區(qū)域中的摻雜濃度應(yīng)當(dāng)盡量高，以實(shí)現(xiàn)良好的隔離。圖17C和17D示出了兩種其他的可能性。在圖17C中，側(cè)壁384和N掩埋區(qū)域383的相應(yīng)射程分開得更寬，結(jié)果，曲線386所代表的摻雜劑濃度降到了低于深N層383的峰值濃度388的最小值。這是一種不如圖17B所示的分布好的分布。圖17D示出了一實(shí)施例，其中深N層383和側(cè)壁384由本征P區(qū)域分隔(如圖17E所示的截面所示)。這是更不合乎需要的實(shí)施例，因?yàn)楦綦x區(qū)非常容易泄漏，且器件的電性能不可預(yù)測。圖18A-18D給出了圖17D和17E定義的問題的解決方案，其中深N層很深，使得在它和側(cè)壁之間有一縫隙。在圖18A中，器件400包含兩個(gè)重疊于的注入404和405，其以不同能量形成在不同深度以形成側(cè)壁406。下注入404也與深N層403重疊于。側(cè)壁406和深N層403—起包圍著P襯底401的區(qū)域402。在圖18B中，以依次變大的能量和深度形成四個(gè)注入411、412、413和414。注入411-414中的每一個(gè)都與其上面和/或下面的注入重疊于，形成連續(xù)的垂直側(cè)壁419。重疊于區(qū)域被標(biāo)為415-418。類似地，根據(jù)所需要的側(cè)壁的高度，可以使用任意數(shù)量的注入。典型地，每一注入僅持續(xù)幾分之一秒，因此整個(gè)壁可以用快速連續(xù)的脈沖注入很快形成。圖18C和18D為通過由一系列脈沖注入形成的側(cè)壁的垂直截面獲得的摻雜劑分布曲線。在兩種情況下，注入NI!、Nl2和Nl3(或深N層DN)分別具有RP,、RP2和RP3的投影射程和峰值摻雜劑濃度420、421和422。在圖18D中，每次注入的劑量相同，結(jié)果，隨著注入越深，峰值濃度在下降。發(fā)生這種現(xiàn)象是因?yàn)殡S著射程的增加分散(ARP)在增加;因此，如果劑量相同，同樣數(shù)量的雜質(zhì)原子分散在更大的垂直距離上，峰值摻雜濃度必然會(huì)降低。在圖18C中通過隨注入變深增大劑量克服了這一效應(yīng)。結(jié)果，每個(gè)注入中的峰值摻雜劑濃度幾乎保持相同。圖19A-19D示出了用于制造具有圖18A-18D所示種類的側(cè)壁的隔離區(qū)的工藝步驟。圖19A示出了通過光致抗蝕劑層453中的開口450在P襯底451中注入深N層454。光致抗蝕劑層453;故除去并代之以光致抗蝕劑層460。如圖19B所示，在光致抗蝕劑層460中形成開口462并以稍小于用于深N層454的能量完成注入461。接著完成注入463(圖19C)和注入464(圖19D),其中每一個(gè)通過光致抗蝕劑層460的同一開口462以依次更低的能量完成。由于這一工藝是在低溫下進(jìn)行的，陰極注入461、463和464只有極少的水平散布，從而得到了界限清晰的垂直側(cè)壁。結(jié)果是形成了包圍P襯底451的區(qū)i或452的隔離結(jié)構(gòu)。圖20A-20D示出了在P襯底482的表面上生長場效應(yīng)氧化物區(qū)域481a和481b之后執(zhí)行的類似操:作的相應(yīng)步驟。在通過光致抗蝕劑層485的開口注入深N層484時(shí)，場效應(yīng)氧化物區(qū)域481a和481b使得在深隔離層484中形成了升高的部分484a和484b。不過，場效應(yīng)氧化物區(qū)域481a和481b使得注入486具有碟形輪廓，這補(bǔ)償了深N層484的升高部分484a和484b(圖20B)。類似地，注入488和489也具有碟形，這補(bǔ)償了其下的注入的形狀(圖20C和20D)。結(jié)果，圖20D所示的包圍P襯底482的區(qū)域483的側(cè)壁基本上具有與圖19D所示的側(cè)壁相同的緊湊的垂直剖面。實(shí)際上，通過利用持續(xù)增大的能量提供注入而不是脈沖注入可以無限地增加注入的數(shù)量。如果濃度要在整個(gè)側(cè)壁中保持相同，也可以隨著能量提高劑量。如上所述，即使由該工藝形成的側(cè)壁具有非常緊湊的垂直形狀，摻雜劑仍然有一些不可避免的水平擴(kuò)散。這在圖21A中示出，其中，盡管光致抗蝕劑層506中的開口水平尺度為YPR，注入504和505分別橫向擴(kuò)散到尺度YN11和Yw2,兩者都稍大于YpR。實(shí)際上，注入越深，水平擴(kuò)散的范圍或"分散"越大，即，Y^2會(huì)典型地大于YN11。這樣一來，如果必須要形成非常深的隔離區(qū)，深注入必然帶來的水平分散的量可能會(huì)超過實(shí)現(xiàn)器件所需的最小形體尺寸可接受的程度。這一問題的一種解決方案如圖21B所示，其中在P襯底511中形成了填充氧化物的溝槽514。填充氧化物的溝槽514鄰接深N層513以形成包圍P襯底511的區(qū)域512的隔離區(qū)。這一結(jié)構(gòu)可以如下形成注入深N層513,蝕刻溝槽，在溝槽中淀積氧化物(例如，通過CVD工藝)，并平面化氧化物填充物的頂面。在有些情況下，可能難以在填充氧化物的溝槽和深掩埋層之間實(shí)現(xiàn)適當(dāng)?shù)闹丿B于。可以使用圖21C所示的技術(shù)解決這一問題，其中通過填充氧化物的溝槽524，即在溝槽被介質(zhì)填充之后，注入如磷的N型摻雜劑。P襯底521的表面利用光致抗蝕劑層525掩蔽。因?yàn)闇喜?24中的氧化物對4參雜劑的通過有著比襯底稍強(qiáng)的抵抗力，因此形成了稍呈杯形或碟形的深N層523，從溝槽524的底部向下延伸，轉(zhuǎn)到水平方向，然后朝著相鄰溝槽(未示出)的底部向上轉(zhuǎn)彎。除去光致抗蝕劑層525,得到圖21D所示的結(jié)構(gòu)。注意，為了清楚起見，放大了深N層523的曲率。另一個(gè)設(shè)計(jì)者必須要注意的條件是在襯底表面處深層和重?fù)诫s區(qū)域之間的穿通擊穿的可能性。這一問題在圖22A和22B中示出。圖22A示出了一個(gè)器件530,其P村底531的區(qū)域532被深N層533和側(cè)壁注入534和535所包圍。深N層533與P襯底531表面的N+區(qū)域536隔開垂直距離XNIN。圖22B示出了與之形成對比的器件540,其與器件530相同，只不過在被包圍的區(qū)域中形成了更為重?fù)诫s的P阱537,且深N層533與N+區(qū)域536隔開垂直距離XNPN。圖22C為一曲線圖，示出了N+區(qū)域536和深N層533之間的擊穿電壓作為用于形成深N層533的注入能量的函數(shù)的變化(其與圖22A和22B所示的垂直距離X^n和xnpn直接相關(guān))。如圖所示，在器件540(曲線542)中，在深N層變得相當(dāng)淺之前，擊穿電壓基本保持恒定，其中在Vpt(NPN)處發(fā)生穿通。在器件530(曲線544)中，在Vpt(NIN)處發(fā)生穿通之前擊穿電壓直接隨著深N層的注入能量變化，Vpt(NIN)比Vpt(NPN)高相當(dāng)多。因此提供P阱從總體上降低了擊穿電壓，但使得擊穿電壓在發(fā)生穿通之前對垂直距離相對地不敏感。在被包圍的區(qū)域中"照原樣"保留P村底在垂直距離XMN較大時(shí)增大了擊穿電壓，但擊穿電壓對XMN敏感且在XN!N值較大時(shí)發(fā)生穿通。依賴高溫?cái)U(kuò)散的工藝在高溫工藝過程中導(dǎo)致硅中所有的摻雜劑擴(kuò)散和重新分布。總的"熱時(shí)間"，即對襯底進(jìn)行高溫處理的時(shí)間一般稱為工藝的"熱預(yù)算"。由于IC和晶體管的制造過程一般使用一系列可能涉及各種時(shí)長的不同溫度擴(kuò)散的步驟，一般不容易僅使用溫度和時(shí)間對各種不同工藝的累積熱預(yù)算進(jìn)行比較。不過，實(shí)際上在任何工藝中第一個(gè)被引入硅中的摻雜劑確實(shí)會(huì)在工藝的整個(gè)熱預(yù)算中經(jīng)歷擴(kuò)散，因此工藝的"熱預(yù)算，，從第一個(gè)摻雜劑被引入襯底的時(shí)間開始計(jì)量。這些摻雜劑在熱處理過程中的運(yùn)動(dòng)受Fick擴(kuò)散定4聿的支配,濁口A.S.Grove在<formula>formulaseeoriginaldocumentpage29</formula>(《半導(dǎo)體器件物理和技術(shù)》)(1967)第50頁中所描述的，該定律被寫成一個(gè)描寫高斯型摻雜劑濃度分布N(x)作為時(shí)間函數(shù)的方程<formula>formulaseeoriginaldocumentpage29</formula>其中D為摻雜劑在襯底中的擴(kuò)散系數(shù)，t為時(shí)間，No為由如下關(guān)系式以注入劑量Q描述的擴(kuò)散過程中任意給定時(shí)間的表面濃度:.湯=.Q兩個(gè)方程共同揭示了，熱預(yù)算Dt的增加成比例地降低了表面濃度No和任意深度處摻雜劑的濃度N(x)。對任意擴(kuò)散的結(jié)深Xj整理方程，得到<formula>formulaseeoriginaldocumentpage29</formula>其中N(Xj)為擴(kuò)散發(fā)生到其中的相反導(dǎo)電類型層的本底摻雜濃度。因此，結(jié)的深度大致與其"Dt，，熱預(yù)算的平方根成正比。因此，可以簡單地通過將每一部分的Dt值求和得到整個(gè)工藝的總Dt值，用Dt描述單次擴(kuò)散或一系列許多時(shí)間和溫度都不同的擴(kuò)散。擴(kuò)散系數(shù)D是溫度T、摻雜劑種類(例如硼B(yǎng)、磷P、砷As或銻Sb)的函數(shù)，在有些情況下，例如磷，還稍微依賴于濃度。這些摻雜劑的擴(kuò)散系凄吏在O.D.Trapp等人的SemiconductorTechnologyHandbook(《半導(dǎo)體才支術(shù)手冊》)(1980年版)4-6頁中給出，或者通過仿真獲得。根據(jù)本發(fā)明的工藝可以使用如下面表3中給出的熱預(yù)算非常低的工藝，例如，其中大部分?jǐn)U散，即，最大的Dt,發(fā)生在形成柵極氧化層和S/D注入氧化期間。更高溫度柵極氧化(85(TC)的動(dòng)機(jī)是為了獲得高質(zhì)量的氧化物。S/D注入氧化用來使柵極的側(cè)壁隔離層的側(cè)壁氧化物增加密度，該側(cè)壁氧化物是一開始淀積的。表3低熱工藝示例<table>tableseeoriginaldocumentpage30</column></row><table>這樣一來，累積熱預(yù)算為所有單個(gè)步驟的所有Dt值之和。在上面描述的示例工藝中，硼的總Dt為0.00085jum2，磷的為0.01110jum2。一般地，低熱預(yù)算可以認(rèn)為是這樣一種情況，其大部分的熱預(yù)算發(fā)生在850。C下總計(jì)不到4小時(shí)內(nèi)，或者(考慮到種種工藝流程)其總的Dt熱預(yù)算對硼來說低于0.03|am2或?qū)α讈碚f低于0.05ym2。一可選實(shí)施例為場效應(yīng)氧化或部分阱擴(kuò)散使用了中等熱預(yù)算，其可以包括1000。C或更高溫度但不超過1100。C下兩到三小時(shí)的熱時(shí)間(參見表4)。在這期間，會(huì)發(fā)生顯著的但并非無法忍受的摻雜劑再分布，特別是在深注入層中。中等熱預(yù)算可以通過硼的Dt值在0.3|1m2以下且磷的Dt值在0.5um2以下的工藝近似，或者粗略地比低熱預(yù)算工藝流程高一個(gè)數(shù)量級(jí)。表4中等熱預(yù)算步驟<table>tableseeoriginaldocumentpage31</column></row><table>與此相反，如表3所例舉的，用于深高壓阱、深隔離結(jié)、高壓雙極性基極擴(kuò)散和DMOS晶體管主體擴(kuò)散的常規(guī)高熱預(yù)算工藝可能包括非常長的擴(kuò)散，典型地，根據(jù)所需的深度從3小時(shí)到15小時(shí)。這些擴(kuò)散導(dǎo)致所有摻雜劑發(fā)生顯著的重新分布，尤其是在深掩埋層或結(jié)中更是如此。表5高熱預(yù)算工藝步驟<table>tableseeoriginaldocumentpage31</column></row><table>上文實(shí)施例應(yīng)被看作例證性的而不是限制性的。對于本領(lǐng)域的技術(shù)人員來說，根據(jù)本發(fā)明的寬闊原理，許多其他的實(shí)施例將是顯而易見的。權(quán)利要求1.一種制造半導(dǎo)體器件的方法，其包括提供第一導(dǎo)電性類型的半導(dǎo)體襯底，所述襯底不包含外延層；在所述襯底的表面形成階梯掩模層，所述掩模包括具有第一厚度的第一部分，和位于所述第一部分相對側(cè)的第二和第三部分，所述第二和第三部分具有大于所述第一厚度的第二厚度；通過所述掩模層注入第二導(dǎo)電性類型的摻雜劑以在襯底中形成隔離區(qū)，所述隔離區(qū)將襯底的被包圍區(qū)域從襯底的其余部分隔離開；以及除去所述掩模層。2.如權(quán)利要求l所述的方法，其中所述隔離區(qū)包括側(cè)壁，所述側(cè)壁分別在所述掩模層的第二和第三部分下的區(qū)域延伸到所述襯底的表面。3.如權(quán)利要求1所述的方法，其中所述被包圍區(qū)域一般直接位于所述掩模層的第一部分的下方。4.如權(quán)利要求3所述的方法，其中所述掩模層包括氧化物。5.—種制造半導(dǎo)體器件的方法，其包括提供第一導(dǎo)電性類型的半導(dǎo)體襯底，所述襯底不包含外延層；在所述襯底的第一區(qū)域上形成氮化物層；在所述第一區(qū)域的第一側(cè)的第二區(qū)域中和所述第一區(qū)域的第二側(cè)的第三區(qū)域中生長氧化物層，所述氮化物層基本上防止了在所述第一區(qū)域中生長所述氧化物層；除去所述氮化物層；將第二導(dǎo)電性類型的摻雜劑注入所述襯底中，所述摻雜劑形成隔離區(qū)，所述隔離區(qū)將襯底的被包圍區(qū)域從襯底的其余部分隔離開。6.如權(quán)利要求5所述的方法，其中所述被包圍區(qū)域一^:位于襯底的所述第一區(qū)域下方。7.如權(quán)利要求5所述的方法，包括注入所述第二導(dǎo)電性類型的摻雜劑以在所述^L包圍區(qū)域中形成所述第二導(dǎo)電性類型的阱。8.如權(quán)利要求7所述的方法，包括注入所述第一導(dǎo)電性類型的摻雜劑以在所述被包圍區(qū)域中形成所述第一導(dǎo)電性類型的阱。9.如權(quán)利要求5所述的方法，其包括在所述襯底的第四區(qū)域上形成第二氮化物層，所述第四區(qū)域鄰接所述第三區(qū)域；以及在所述第二氮化物層的所述第三區(qū)域的相對側(cè)的襯底的第五區(qū)域中生長氧化物層；且其中注入所述第二導(dǎo)電性類型的摻雜劑形成第二隔離區(qū)，所述第二隔離區(qū)包圍所述襯底的第二被包圍區(qū)域。10.如權(quán)利要求9所述的方法，包括形成重疊于所述第一隔離區(qū)的第一接觸區(qū)和重疊于所述第二隔離區(qū)的第二接觸區(qū)。11.如權(quán)利要求9所述的方法，其中注入所述第二導(dǎo)電性類型的摻雜劑在襯底的所述第三區(qū)域下形成連接區(qū)域，所述摻雜區(qū)域在所述第一和第二隔離區(qū)之間提供電接觸。全文摘要通過向不包括外延層的半導(dǎo)體襯底中注入摻雜劑形成用于電隔離半導(dǎo)體器件的結(jié)構(gòu)。繼注入之后，該結(jié)構(gòu)遭受非常有限的熱預(yù)算，因此摻雜劑不會(huì)顯著地?cái)U(kuò)散。結(jié)果，該隔離結(jié)構(gòu)的尺寸是有限且明確的，從而可以實(shí)現(xiàn)比常規(guī)工藝能獲得的組裝密度更高的組裝密度，在常規(guī)工藝中包括外延層的生長和摻雜劑的擴(kuò)散。在一組實(shí)施例中，該隔離結(jié)構(gòu)包括深層和側(cè)壁，它們一起形成了包圍被包圍區(qū)域的杯形結(jié)構(gòu)，在被包圍區(qū)域中可以形成隔離的半導(dǎo)體器件。側(cè)壁可以通過一系列不同能量的脈沖注入形成，從而制作出重疊于的注入?yún)^(qū)域的堆疊結(jié)構(gòu)。文檔編號(hào)H01L27/06GK101217111SQ20071015281公開日2008年7月9日申請日期2003年8月13日優(yōu)先權(quán)日2002年8月14日發(fā)明者理查德·K·威廉斯,邁克爾·E·康奈爾,陳偉田申請人:先進(jìn)模擬科技公司