專(zhuān)利名稱(chēng)：離子注入方法及半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，且更特別地，涉及一種離子注 入的方法以及一種可增加半導(dǎo)體器件的生產(chǎn)產(chǎn)率的制造半導(dǎo)體器件的方法。
背景技術(shù)：
一種如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的半導(dǎo)體存儲(chǔ)器器件在多存儲(chǔ)單元 中存儲(chǔ)數(shù)據(jù)與從其讀取數(shù)據(jù)。此半導(dǎo)體存儲(chǔ)器器件包括多條位線與多條字 線。此半導(dǎo)體存儲(chǔ)器器件還包括一用以選擇位線與字線的電路。此半導(dǎo)體存 儲(chǔ)器器件還包括周邊電路，此周邊電路如感測(cè)從存儲(chǔ)單元讀取的數(shù)據(jù)與放大 此數(shù)據(jù)至預(yù)定電平的感測(cè)放大器。該DRAM的存儲(chǔ)單元包括存取晶體管與電容器。當(dāng)連接至存取晶體管 的柵極端的字元被選擇時(shí)，儲(chǔ)存于該電容器中的數(shù)據(jù)通過(guò)存取晶體管傳送至 該位線。此數(shù)據(jù)通過(guò)位線傳送至感測(cè)放大器。該感測(cè)放大器感測(cè)并放大數(shù)據(jù)。 該數(shù)據(jù)接著傳送至輸入/輸出線。通過(guò)此輸入/輸出線輸入的數(shù)據(jù)也通過(guò)感測(cè) 放大器放大并寫(xiě)入該存儲(chǔ)單元中。圖1為顯示傳線半導(dǎo)體存儲(chǔ)器器件的范例的電路圖。半導(dǎo)體存儲(chǔ)器器件100包括一對(duì)位線BL及/BL、位線均衡器110、感測(cè) 放大器120、列選拷:柵130、閂鎖信號(hào)產(chǎn)生器14，以及感測(cè)放大器啟動(dòng)電路 150。該位線BL及/BL連接至存儲(chǔ)單元MC以傳送數(shù)據(jù)。該位線均;斷器110 接收預(yù)充電電壓VBL并使該對(duì)位線BL及/BL等于相同電壓水平。該感測(cè)放 大器120感測(cè)并放大通過(guò)該對(duì)位線BL ^/BL而傳送的數(shù)據(jù)。該列選擇柵130 連接至列選擇線CSL，以連接該對(duì)位線BL及/BL及輸入/輸出線IO及/IO。 該閂鎖致能信號(hào)產(chǎn)生器140接收該預(yù)充電電壓V肌并產(chǎn)生P-感測(cè)放大率與 N-感測(cè)放大率閂鎖致能信號(hào)LA及ZLA，以控制該感測(cè)放大器120。該感測(cè)放 大器啟動(dòng)電路150系連接至該閂鎖致能信號(hào)產(chǎn)生器140。該存儲(chǔ)單元MC包括連接至字線與位線之間的交點(diǎn)的存取晶體管，以及 連接于存取晶體管與基板電壓Vp之間的電容器。
該感測(cè)放大器120包括P-感測(cè)放大器與N-感測(cè)放大器。該P(yáng)-感測(cè)放大 器包括串聯(lián)連接于該對(duì)位線BL及/BL之間的PMOS晶體管121與122。該 PMOS晶體管121與122具有分別交叉連接至該對(duì)位線BL的柵極端以及接 收該P(yáng)-感測(cè)放大率閂鎖致能信號(hào)LA的源極端。該N-感測(cè)放大器包括串聯(lián)連 接于該對(duì)位線BL及/BL的NMOS晶體管123與124。該NMOS晶體管123 與124具有分別交叉連接至該對(duì)位元BL及/BL的柵極端以及接收該N-感測(cè) 放大率閂鎖致能信號(hào)/LA的源極端。該感測(cè);故大器120包括四個(gè)MOS晶體管。連接于該位線BL與位線條/BL 之間的左與右晶體管被同時(shí)驅(qū)動(dòng)。換言之，該左與右晶體管的閾值電壓大體 上相等。然而，在這些晶體管的操作期間，該左與右晶體管可由于左與右晶 體管之間的閾值電壓中的變化而被同時(shí)啟動(dòng)。該感測(cè)放大器的感測(cè)容限取決 于偏移特性，該偏移特性取決于該左與右晶體管的閾值電壓間的差異。該左與右晶體管在半導(dǎo)體存儲(chǔ)器器件的凸塊失效率(bump failure ratio ) 中互相不同。圖2為顯示包括于半導(dǎo)體存儲(chǔ)器器件的感測(cè)放大器中的晶體管的凸塊失 效率對(duì)位置的曲線圖。水平軸代表晶體管并且垂直軸代表凸塊失效的數(shù)量。 器件符號(hào)"uo"與"ur分別代表設(shè)置于上側(cè)的左與右晶體管及器件符號(hào) "L0"與"L1"分別代表"i殳置于下側(cè)的左與右晶體管。該右晶體管的凸塊失效率為大于左晶體管的凸塊失效率。此外，這些右 晶體管的閾值電壓大于左晶體管的閾值電壓。因此，明顯惡化器件的特性。包括于感測(cè)放大器中的晶體管的閾值電壓間的差異會(huì)惡化感測(cè)放大器 的偏移特性，因而不利地影響器件的生產(chǎn)產(chǎn)率。發(fā)明內(nèi)容在本發(fā)明的一方面中， 一種注入離子的方法包括形成暴露半導(dǎo)體基板 的一區(qū)域的掩模圖案，以及以約4.4度到7度的傾斜角度注入摻雜離子于半 導(dǎo)體基板的暴露區(qū)域中。在本發(fā)明的另一方面中， 一種制造半導(dǎo)體器件的方法包括形成用以在 半導(dǎo)體基板上界定一區(qū)域的掩模圖案。阱形成于所界定的區(qū)域中。摻雜離子 以約4.4度到7度的傾斜角度注入該半導(dǎo)體基板的界定區(qū)域中。在本發(fā)明的另一方面中， 一種制造半導(dǎo)體器件的方法包括形成用以在
半導(dǎo)體基板上界定一區(qū)域的掩模圖案。場(chǎng)阻擋雜質(zhì)層形成于所界定的區(qū)域中。摻雜離子以約4.4度到7度的傾斜角度注入該半導(dǎo)體基板的界定區(qū)域中。 在本發(fā)明的另一方面中， 一種制造半導(dǎo)體器件的方法包括形成用以在 半導(dǎo)體基板上界定一區(qū)域的掩模圖案。用以抑制擊穿效應(yīng)的雜質(zhì)層將在界定 區(qū)域中形成。摻雜離子以約4.4度到7度的傾斜角度注入該半導(dǎo)體基板的界 定區(qū)域中。在本發(fā)明的另一方面中， 一種制造半導(dǎo)體器件的方法包括形成用以于 半導(dǎo)體基板上界定一區(qū)域的掩模圖案。用以調(diào)整單元的閾值電壓的雜質(zhì)層將 在界定區(qū)域中形成。摻雜離子以約4.4度到7度的傾斜角度注入該半導(dǎo)體基 板的界定區(qū)域中。


本發(fā)明的上述與其它方面、特征與其它優(yōu)點(diǎn)將從下列詳細(xì)說(shuō)明結(jié)合附圖 而更清楚了解，其中圖1為顯示傳統(tǒng)半導(dǎo)體存儲(chǔ)器器件的范例的電路圖；圖2為顯示包括于半導(dǎo)體存儲(chǔ)器器件的感測(cè)放大器中的晶體管的凸塊失 效率對(duì)位置的曲線圖；圖3為顯示感測(cè)放大器的掩模布局的圖示；圖4與圖5為沿著圖3的線A-A，剖開(kāi)的顯示分散于光致抗蝕劑圖案的側(cè) 壁上的摻雜離子的示意圖；圖6為顯示摻雜濃度對(duì)離子注入角度分布的曲線圖；圖7與圖8為說(shuō)明依據(jù)本發(fā)明制造半導(dǎo)體存儲(chǔ)器器件的方法的剖面圖；圖9為顯示偏移電流量對(duì)離子注入角度的曲線圖；圖IO為顯示二列失效率對(duì)離子注入角度；以及圖11為顯示生產(chǎn)產(chǎn)率對(duì)離子注入角度的曲線。
具體實(shí)施方式
本發(fā)明檢查了包括于感測(cè)放大器的不匹配晶體管的原因并提供一種解 決與此不匹配問(wèn)題相關(guān)的方法。為了檢查此不匹配的原因，將說(shuō)明此感測(cè)放 大器的掩模布局。圖3為顯示感測(cè)放大器的掩模布局。
四個(gè)晶體管對(duì)稱(chēng)提供于一對(duì)位線BL(210)及/BL(220)之間。具體而言， 二個(gè)左晶體管通過(guò)至少一預(yù)定距離而從P阱230的邊緣隔開(kāi)，及二個(gè)右晶體 管通過(guò)約0.9pm從P阱230的邊纟彖隔開(kāi)。如圖2中所示，該二個(gè)右晶體管240的凸塊失效率系大于該二個(gè)左晶體 管的凸塊失效率。因此，該凸塊失效率與晶體管與P阱之間的距離相關(guān)。為了制造一半導(dǎo)體存儲(chǔ)器器件，必須執(zhí)行包括層壓工藝、蝕刻工藝、離 子注入工藝等的各種工藝。該離子注入工藝使用強(qiáng)電場(chǎng)加速如硼(B)或砷(As) 離子的摻雜離子，并讓該#^雜離子通過(guò)晶片的表面。該離子注入可改變材料 的電學(xué)特性。當(dāng)執(zhí)行離子注入的工藝時(shí)，在預(yù)定傾斜角度上注入離子，使得 由于半導(dǎo)體基板的硅晶格而不產(chǎn)生溝道效應(yīng)。此摻雜離子以約7度到9度的傾斜角度注入。圖4為顯示于預(yù)定傾斜角度注入離子的工藝的示意圖，使得當(dāng)摻雜離子 注入半導(dǎo)體基板中時(shí)，不產(chǎn)生溝道效應(yīng)。圖5為顯示當(dāng)離子以約7度到9度 的傾斜角度注入時(shí)，分散于光致抗蝕劑圖案的側(cè)壁上的摻雜離子的示意圖。提供第一導(dǎo)電類(lèi)型，例如N-型半導(dǎo)體基板300。光致抗蝕劑圖案302形 成于半導(dǎo)體基板300上，使得暴露將形成P阱的半導(dǎo)體基板300的區(qū)域。該 光致抗蝕劑圖案302具有用以充分地遮蔽摻雜離子的厚度，該摻雜離子以數(shù) 十到數(shù)百KeV的能量注入。該光致抗蝕劑圖案302具有例如約1.7jim的厚 度。P型摻雜離子，例如硼(B)，以約7度到9度的傾斜角度注入半導(dǎo)體基板 的暴露區(qū)域中。該硼(B)離子以數(shù)十到數(shù)百KeV的能量加速與注入。該摻雜離子一般注 入于將形成P阱的區(qū)域的左部中。注入于將形成P阱的區(qū)域的右部中的摻雜 離子與光致抗蝕劑圖案302的側(cè)壁碰撞，并接著注入至半導(dǎo)體基板300中。 換言之，因?yàn)殡x子以7度到9度的傾斜角度注入至半導(dǎo)體基板300中以防止 溝道效應(yīng)，而非垂直注入該離子于半導(dǎo)體基板300中，故產(chǎn)生分散現(xiàn)象。此 外，P阱的右部中的摻雜離子的濃度變得高于初始的濃度。晶體管的閾值電 壓Vt隨著摻雜濃度的增加而增加。因此，形成于P阱的右部中的晶體管的 閾值電壓增加。結(jié)果，形成于P阱的左部中的晶體管與形成于P阱的右部中 的晶體管的閾值電壓間發(fā)生不匹配。因此，器件的特性惡化會(huì)導(dǎo)致凸塊失效。為了防止分散現(xiàn)象，離子注入傾斜角度會(huì)被降低。然而，當(dāng)傾斜角度過(guò) 度降低時(shí)，摻雜濃度的分布會(huì)變化并且晶體管的特性會(huì)惡化。另一方面，當(dāng)
摻雜離子以0度的傾斜角度注入至具有規(guī)則晶體結(jié)構(gòu)的基板(如硅(Si)基板)中時(shí)，則溝道效應(yīng)現(xiàn)象會(huì)在該注入摻雜離子通過(guò)該晶體結(jié)構(gòu)時(shí)發(fā)生。在接下 來(lái)的步驟中，摻雜離子可從半導(dǎo)體基板逃逸。當(dāng)增加此4參雜濃度以防止這樣 的現(xiàn)象時(shí)，發(fā)生另一個(gè)問(wèn)題。因此，優(yōu)化的離子注入傾斜角度可防止摻雜離 子分散而不導(dǎo)致溝道效應(yīng)。為了獲得防止摻雜離子分散而不導(dǎo)致溝道效應(yīng)的優(yōu)化離子注入傾斜角度，注入離子同時(shí)以一度的增量從約2度到6度改變離子注入傾斜角度。具 有小的原子量單位(AMU)的B11離子用以作為摻雜離子。此摻雜離子具有約 2xl0"原子/cn^的濃度，并約90KeV的施加的能量。半導(dǎo)體基板的旋轉(zhuǎn)角度 約為112度。此旋轉(zhuǎn)角度表示當(dāng)注入離子時(shí)半導(dǎo)體基板的旋轉(zhuǎn)角度。圖6為顯示摻雜濃度分布對(duì)離子注入角度的曲線圖。當(dāng)離子注入角度為 4度或更大時(shí)，盡管該不匹配的闊值電壓，但晶體管特性仍十分良好。當(dāng)減少摻雜物的原子量單位時(shí)，更容易發(fā)生溝道效應(yīng)。當(dāng)離子注入角度 為4度或更大時(shí)，采用具有小的AMU的B"不會(huì)發(fā)生溝道效應(yīng)。因此，當(dāng) 最小離子注入角度約為4.4度時(shí)，則不發(fā)生溝道效應(yīng)并且減少了阱的邊緣上 摻雜物的分散。因此，其可防止晶體管特性惡化并改善感測(cè)放大器中的晶體 管特性。圖7與圖8為示出依據(jù)本發(fā)明制造半導(dǎo)體存儲(chǔ)器器件的方法的剖面圖。 圖7為顯示在半導(dǎo)體基板中形成P阱或N阱的離子注入工藝的剖面圖。 提供第一導(dǎo)電類(lèi)型，例如P型的半導(dǎo)體基板400。用以界定將形成P阱 的區(qū)域的光致抗蝕劑圖案402形成于半導(dǎo)體基板上。此光致抗蝕劑圖案402 具有一厚度，當(dāng)注入離子時(shí)，其容許光致抗蝕劑圖案作為掩模。此光致抗蝕 劑圖案具有例如約1.7pm的厚度。P型摻雜離子例如B"離子，注入至由光 致抗蝕劑圖案402所界定的半導(dǎo)體基板中，以形成用以形成P阱的雜質(zhì)層 404。該離子注入角度在約4.4度到7度的范圍中，以抑制光致抗蝕劑圖案402 的側(cè)壁上的摻雜離子分散，并防止溝道效應(yīng)。該注入摻雜離子的濃度在約 1xl0"原子/cm2到2乂1013原子/0112的范圍中。施加能量為約250到350KeV 的范圍中。退火工藝于預(yù)定溫度執(zhí)行，使得注入摻雜離子被擴(kuò)散以形成P阱 (沒(méi)有顯示)。當(dāng)以約4.4度到7度的角度注入摻雜離子以形成P阱或N阱時(shí)，在光致 抗蝕劑圖案402的側(cè)壁上摻雜離子的分散可被抑制，同時(shí)可防止溝道效應(yīng)。當(dāng)通過(guò)上述方法在半導(dǎo)體存儲(chǔ)器器件中形成P阱或N阱時(shí)，可得到一致的特性。通過(guò)上述方法在將形成PMOS晶體管的區(qū)域中形成N阱。離子注入角 度約在4.4度到7度的范圍中，以抑制光致抗蝕劑圖案的側(cè)壁上摻雜離子的 分散，并防止溝道效應(yīng)?？墒褂肞"離子作為摻雜離子。注入摻雜離子的濃 度在約lxl0"原子/cm2到2xl0"原子/cn^的范圍中，及施加能量為約1000 到1200KeV的范圍中。圖8為顯示溝道阻擋離子注入工藝的剖面圖，該工藝用于防止在于阱區(qū) 域中形成場(chǎng)。通過(guò)摻雜離子注入工藝與退火工藝在半導(dǎo)體基板500中形成阱502。用 以界定注入溝道阻擋摻雜離子的區(qū)域的光致抗蝕劑圖案504形成于其中形成 該阱502的半導(dǎo)體基板500上。該光致抗蝕劑圖案504具有一厚度，當(dāng)注入 離子時(shí)，用以允許光致抗蝕劑圖案作為掩-漠。在一個(gè)實(shí)施例中，光致抗蝕劑 圖案504的厚度約為L(zhǎng)7iim。該溝道阻擋摻雜離子注入至半導(dǎo)體基板500的 暴露區(qū)域中。在將形成NMOS晶體管的區(qū)域中，使用B11離子作為摻雜離子。 此注入摻雜離子的濃度在約0.5x1013原子/0112到lxlO"原子/cn^的范圍中， 并且施加能量為約70到120KeV的范圍中。離子注入角度在約4.4度到7度 的范圍中，以抑制光致抗蝕劑圖案的側(cè)壁上摻雜離子的分散，并防止溝道效 應(yīng)。在將形成PMOS晶體管的區(qū)域中，使用P"離子作為摻雜離子。注入摻 雜離子的濃度在約0.8xlO。原子/cn^到1.2xl0U原子/cra^的范圍中，且施加 能量為約200到300KeV的范圍。同樣地，離子注入角度為約4.4度到7度 的范圍中。執(zhí)行摻雜離子注入工藝以防止擊穿，類(lèi)似于防止場(chǎng)的摻雜離子注入的工藝在半導(dǎo)體基板上形成光致抗蝕劑圖案，并使用該光致抗蝕劑圖案作為離 子注入掩模注入摻雜離子至半導(dǎo)體基板中。在將形成PMOS晶體管的區(qū)域 中，使用B"離子作為摻雜離子。該注入摻雜離子的摻雜量在約0.5xlO"原 子/cm2到lxl013原子/cm2的范圍中，且施加能量為約30到80KeV的范圍中。 離子注入角度為約4.4度到7度的范圍，以抑制光致抗蝕劑圖案的側(cè)壁上摻
雜離子的分散并防止溝道效應(yīng)。上述方法在將形成NMOS晶體管的區(qū)域中執(zhí)行。以約9.4x1 ()U原子/cm2 的濃度和約150KeV的施加能量注入As75離子。離子注入角度為約在4.4度 到7度的范圍中。將說(shuō)明調(diào)整單元的閾值電壓的溝道離子注入工藝。用以暴露將形成PMOS晶體管的溝道區(qū)的區(qū)域的光致抗蝕劑圖案形成 于半導(dǎo)體基板上。使用光致抗蝕劑圖案作為離子注入掩模注入摻雜離子至半 導(dǎo)體基板的暴露區(qū)域中。使用BF249離子作為摻雜離子。施加能量為約10 到40KeV的范圍。注入摻雜離子的濃度為約1.0xlO"原子/cn^到3xlO"原子 /ci"^的范圍。離子注入角度為約4.4度到7度的范圍。調(diào)整單元的閾值電壓的離子注入工藝類(lèi)似地在將形成的NMOS晶體管 的區(qū)域中執(zhí)行。以10到40KeV的施加能量、約1.0xl0。原子/cm2到35x1012 原子/ci^的濃度及約4.4度到7度的離子注入角度來(lái)注入P31離子。可為所屬技術(shù)領(lǐng)域中普通技術(shù)人員了解的是，每一離子注入工藝的次序 可尋皮改變。圖9為顯示偏移電流對(duì)離子注入角度的曲線圖。具體而言，圖9顯示當(dāng)柵與阱的邊緣間的距離為0.9(am與l.l(im時(shí)，依 半導(dǎo)體基板的旋轉(zhuǎn)角度而變化的偏移電流量及離子注入角度。當(dāng)柵與阱的邊緣間的距離為0.9(im時(shí)，半導(dǎo)體基板的旋轉(zhuǎn)角度為112度， 及離子注入角度為7度，偏移電流為-110mA(參考標(biāo)號(hào)B)。相反地，當(dāng)柵與 阱的邊緣間的距離為0.9|im,半導(dǎo)體基板的旋轉(zhuǎn)角度為112度，及離子注入 角度為5度，偏移電流為-100mA(參考標(biāo)號(hào)A)。偏移電流被減小了約10mA。 換言之，通過(guò)減少2度的離子注入角度而約增加約10%的感測(cè)容限。圖IO為顯示二列失效率對(duì)離子注入角度。圖IO顯示當(dāng)離子注入角度為 7度和5度時(shí)的失效率。當(dāng)離子注入角度為7度且半導(dǎo)體基板的旋轉(zhuǎn)角度為112度時(shí)，該失效率 約為60%。相反地，當(dāng)離子注入角度為5度且半導(dǎo)體基板的旋轉(zhuǎn)角度為112 度時(shí)，該失效率約為10%。換言之，該失效率通過(guò)減少2度的離子注入角度 而約降4氐50%的失效率。圖11為顯示生產(chǎn)產(chǎn)率對(duì)離子注入角度的曲線圖。圖ll顯示當(dāng)離子注入 角度為7度和5度時(shí)的產(chǎn)率。
當(dāng)離子注入角度為7度且半導(dǎo)體基板的旋轉(zhuǎn)角度為112度時(shí)，產(chǎn)率為88%。相反地，當(dāng)離子注入角度為5度且半導(dǎo)體基板的旋轉(zhuǎn)角度為112度時(shí)， 產(chǎn)率增加到約98%。換言之，該生產(chǎn)產(chǎn)率隨著失效率的減少而增加。感測(cè)放大器的偏移電壓的降低意味著在小幅度的電壓變化下放大為可 行的且感測(cè)能力可被改善。當(dāng)此感測(cè);改大器無(wú)法感測(cè)小偏移電壓(亦即，無(wú) 法執(zhí)行此放大)時(shí)，該位線BL及/BL無(wú)法傳送一信號(hào)。因此，發(fā)生失敗且器 件必須凈皮摒棄。因此會(huì)減少生產(chǎn)產(chǎn)率。依照本發(fā)明，閂鎖晶體管之間的不匹配可被克服且偏移特性可被改善而 沒(méi)有移動(dòng)晶體管的閾值電壓，同時(shí)防止注入離子時(shí)的溝道效應(yīng)。當(dāng)增加晶體 管的閾值電壓時(shí)，感測(cè)速度從lGHz減少至333MHz，因而降低存儲(chǔ)器器件 的價(jià)值。當(dāng)減少晶體管的閾值電壓時(shí)，在晶體管間的結(jié)上形成擊穿，因而顯 著減少生產(chǎn)產(chǎn)率。依照本發(fā)明，可改善10%以上的偏移特性。此外，該二列 失效率可從60位改善至10位。因此，其可增加20%以上的生產(chǎn)產(chǎn)率。本發(fā) 明可應(yīng)用至閃存儲(chǔ)器器件及DRAM。雖然為了說(shuō)明的目的已經(jīng)披露了本發(fā)明的優(yōu)選實(shí)施例，但那些所屬技術(shù) 領(lǐng)域中技術(shù)人員可以理解在不脫離隨附權(quán)利要求中所界定的本發(fā)明的范圍 與精神的情況下，各種不同修改、添加與替換均為可行的。本申請(qǐng)要求于2006年12月28日提交的韓國(guó)專(zhuān)利申請(qǐng)第 10-2006-0137138號(hào)的優(yōu)先權(quán)，通過(guò)引入的方式全文引入。
權(quán)利要求
1、一種注入離子的方法，此方法包括形成一掩模圖案，用于暴露半導(dǎo)體基板的區(qū)域；及以約4.4度到7度的傾斜角度注入摻雜離子至該半導(dǎo)體基板的暴露區(qū)域中。
2、 如權(quán)利要求l的方法，其中該掩^t圖案具有約1.7nm的厚度。
3、 一種制造半導(dǎo)體器件的方法，此方法包括形成一掩模圖案，以在半導(dǎo)體基板上界定一區(qū)域，其中將在此界定區(qū)域 中形成一阱；及以約4.4度到7度的傾斜角度注入摻雜離子至半導(dǎo)體基板的界定區(qū)域中。
4、 如權(quán)利要求3的方法，其中該阱為形成NMOS晶體管的P阱，及其 中注入摻雜離子還包括以約lxlO"原子/cn^到2xl0"原子/cn^的濃度及約 250到350KeV的能量注入B11離子。
5、 如權(quán)利要求3的方法，其中該阱為形成PMOS晶體管的N阱，及其 中注入摻雜離子還包括以約lxl(^原子/cr^到2xl(^原子/cn^的濃度及約 1000到1200KeV的能量注入P31離子。
6、 一種制造半導(dǎo)體器件的方法，此方法包括形成一掩模圖案，以在半導(dǎo)體基板上界定一區(qū)域，其中場(chǎng)阻擋摻雜層將 于此界定區(qū)域中形成；及以約4.4度到7度的傾斜角度注入摻雜離子至半導(dǎo)體基板的界定區(qū)域中。
7、 如權(quán)利要求6的方法，其中形成該掩模圖案以暴露將形成NMOS晶 體管的場(chǎng)阻擋摻雜層的區(qū)域，及其中注入摻雜離子還包括以約0.5乂1013原子 /cm2到lxl0"原子/cm2的濃度及約70到120KeV的能量注入B11離子。
8、 如權(quán)利要求6的方法，其中形成該掩模圖案以暴露將形成PMOS晶 體管的場(chǎng)阻擋摻雜層的區(qū)域，及其中注入摻雜離子還包括以約0.8x1012原子 /cm"到1.2xl0。原子/cn^的摻雜量及約200到300KeV的能量注入P31離子。
9、 一種制造半導(dǎo)體器件的方法，此方法包括形成一掩模圖案，以在半導(dǎo)體基板上界定一區(qū)域，其中用以抑制擊穿的 雜質(zhì)層將在此界定區(qū)域中形成；及以約4.4度到7度的傾斜角度注入摻雜離子至半導(dǎo)體基板的界定區(qū)域中。
10、 如權(quán)利要求9的方法，其中形成該掩模圖案以暴露將形成用以抑制 NMOS晶體管的擊穿的雜質(zhì)層的區(qū)域，及其中注入摻雜離子還包括以約 0.5xl013原子/cn^到lxlO"原子/cn^的濃度及約30到80KeV的能量注入B11離子。
11、 如權(quán)利要求9的方法，其中形成該掩模圖案以暴露將形成用以抑制 PMOS晶體管的擊穿的雜質(zhì)層的區(qū)域，及其中注入摻雜離子還包括以 9.4xl0。原子/cm2的濃度及150KeV的能量注入As75離子。
12、 一種制造半導(dǎo)體器件的方法，此方法包括形成一掩模圖案，以在半導(dǎo)體基板上界定一區(qū)域，其中用以調(diào)整單元的 閾值電壓的雜質(zhì)層將于此界定區(qū)域中形成；及以約4.4度到7度的傾斜角度注入摻雜離子至半導(dǎo)體基板的界定區(qū)域中。
13、 如權(quán)利要求12的方法，其中形成該掩模圖案以暴露將形成以調(diào)整 NMOS晶體管的閾值電壓的雜質(zhì)層的區(qū)域，及其中注入摻雜離子還包括以 1.0xl(^原子/cm2到3xl0'3原子/cm2的濃度及約10到40KeV的能量注入 BF249離子。
14、 如權(quán)利要求12的方法，其中形成該掩模圖案以暴露將形成以調(diào)整 PMOS晶體管的閾值電壓的雜質(zhì)層的區(qū)域，及其中注入摻雜離子還包括以約 1.0xlO^原子/cn^到35xl(^原子/crr^的濃度及約IO到40KeV的能量注入P31 離子。
全文摘要
一種制造半導(dǎo)體器件的方法包括形成一掩模圖案，以暴露半導(dǎo)體基板的區(qū)域。以約4.4度到7度的傾斜角度注入摻雜離子至半導(dǎo)體基板的暴露區(qū)域中。本發(fā)明可增加半導(dǎo)體器件的生產(chǎn)產(chǎn)率。
文檔編號(hào)H01L21/02GK101211766SQ20071014994
公開(kāi)日2008年7月2日 申請(qǐng)日期2007年10月8日 優(yōu)先權(quán)日2006年12月28日
發(fā)明者李民鏞, 鄭鏞洙 申請(qǐng)人:海力士半導(dǎo)體有限公司