專利名稱：電子元件的晶圓級封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子元件的晶圓級封裝，特別涉及一種CMOS圖像感測器的 晶圓級封裝及其制造方法。
背景技術(shù)：
互補型金屬氧化物半導(dǎo)體場效應(yīng)晶體管圖像感測器(CMOS image sensor) 已廣泛使用于許多應(yīng)用領(lǐng)域，例如靜態(tài)數(shù)碼相機(digital still camera, DSC)。 上述應(yīng)用領(lǐng)域主要利用有源像素陣列或圖像感測單元(image sensor cdl)陣
列，包括光二極管元件，以將入射的圖像光能轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。
傳統(tǒng)電子元件的芯片級封裝(chip scale package,簡稱CSP)設(shè)計用于倒裝 芯片式接合(flip chip bonding)于承載襯底上，例如封裝襯底、模塊襯底或印 刷電路板(PCB)。于進行倒裝芯片接合(flipchipbonding)工藝步驟時，需將焊 接凸塊、焊接栓或其他于封裝物件上的終端接觸接合于承載襯底上的匹配接 觸墊上。接合后的終端接觸可提供封裝物件與承載襯底之間的物理連接及電 連接。
為了解決己知技術(shù)的接觸墊接合問題，業(yè)界發(fā)展一種殼式半導(dǎo)體元件晶 圓級封裝的技術(shù)。例如，美國專利第US 6，792，480號及早期公開第US 2001/0018236號公開了一種半導(dǎo)體元件的晶圓級封裝的技術(shù)。于襯底接觸墊 與晶粒的接觸之間提供T形連線。圖IA顯示傳統(tǒng)晶圓級組裝的CMOS圖像 感測器的剖面示意圖。圖IB顯示圖1A的CMOS圖像感測器的局部放大圖。 請參閱圖1A， CMOS圖像感測元件封裝體包括透明襯底24作為芯片級封裝 的承載結(jié)構(gòu)，其上粘結(jié)CMOS圖像感測器晶粒12，其包括具有微透鏡陣列 10的感測區(qū)域，作為圖像感測面。間隔件26設(shè)置于透明襯底24與CMOS 圖像感測器晶粒12之間，以定義出空穴30。封膠層14、 28形成于襯底上， 將CMOS圖像感測器晶粒12密封。光學(xué)結(jié)構(gòu)16設(shè)置于封膠層14上，以強 化該晶粒級封裝結(jié)構(gòu)。T形連線包括導(dǎo)線結(jié)構(gòu)18，導(dǎo)線結(jié)構(gòu)18的一端連接
接觸墊22，并自晶粒電路延伸至該芯片級封裝上的多個終端接觸。球柵陣列
(ball grid array) 20形成于晶粒級封裝的終端接觸上。
請參閱圖1B，由于T形連線的導(dǎo)線結(jié)構(gòu)18與接觸墊22之間的接觸面 18a小，易造成剝離等可靠度問題發(fā)生。
有鑒于此，業(yè)界需要一種集成電路元件封裝設(shè)計，改善T形連線的導(dǎo)線 結(jié)構(gòu)與接觸墊之間的粘結(jié)性與導(dǎo)電性。

發(fā)明內(nèi)容
本發(fā)明提供一種電子元件的晶圓級封裝及其制造方法。于T形連線的接 觸墊部分與導(dǎo)電層部分的接觸區(qū)域，形成階梯狀結(jié)構(gòu)，改善接觸墊與導(dǎo)電層 的粘結(jié)性與改進T形連線的導(dǎo)電性。
本發(fā)明提供一種電子元件的晶圓級封裝的制造方法，包括提供半導(dǎo)體 晶圓，其上包括多個電子元件芯片；粘結(jié)該半導(dǎo)體晶圓與承載襯底，并薄化 該半導(dǎo)體晶圓的背面；蝕刻該半導(dǎo)體晶圓的背面以形成第一溝槽；順應(yīng)性地 沉積絕緣層于該半導(dǎo)體晶圓的背面；蝕刻該溝槽底部的絕緣層以形成第二溝 槽；依序移除層該第一溝槽底部的該絕緣層與層間介電層(ILD)，并露出一對 接觸墊的部分表面；順應(yīng)性地沉積一導(dǎo)電層于該半導(dǎo)體晶圓的背面，并將其 圖案化后，與該接觸墊形成S形連線；以及形成外部導(dǎo)線及焊接凸塊。
根據(jù)本發(fā)明的電子元件的晶圓級封裝的制造方法，其中該電子元件芯片 包括互補式金屬氧化物半導(dǎo)體圖像感測器。
根據(jù)本發(fā)明的電子元件的晶圓級封裝的制造方法，其中該承載襯底為透 明襯底，包括鏡片級玻璃或石英。
根據(jù)本發(fā)明的電子元件的晶圓級封裝的制造方法，其中形成該絕緣層步 驟包括噴涂法、濺鍍法、印刷法、涂布法或旋涂法。
根據(jù)本發(fā)明的電子元件的晶圓級封裝的制造方法，其中該絕緣層的材質(zhì) 包括環(huán)氧樹脂、聚亞酰胺、樹脂、氧化硅、金屬氧化物或氮化硅。
根據(jù)本發(fā)明的電子元件的晶圓級封裝的制造方法，于形成該絕緣層步驟 后，還包括形成圖案化掩模層于該絕緣層上，并露出該溝槽底部的該絕緣層， 再利用該掩模層阻擋，依序蝕刻該溝槽底部的該絕緣層與該ILD層，直至間 隔件結(jié)構(gòu)，以形成該第二溝槽。
根據(jù)本發(fā)明的電子元件的晶圓級封裝的制造方法，其中該露出的接觸墊 的部分表面包括垂直部分與水平部分。
本發(fā)明另提供一種電子元件的晶圓級封裝，包括半導(dǎo)體晶圓，具有多 個電子元件芯片，與承載襯底對向粘結(jié)，其中各電子元件芯片包括一對接觸 墊與層間介電層覆蓋該電子元件芯片，露出該接觸墊的垂直部分與水平部 分；以及導(dǎo)電層，設(shè)置于該電子元件的晶圓級封裝外，順應(yīng)性地接觸該接觸 墊露出的該垂直部分與該水平部分，構(gòu)成S形電連接；其中該S形電連接延 伸至該電子元件的晶圓級封裝背面的多個接觸終端。
根據(jù)本發(fā)明的電子元件的晶圓級封裝，其中該電子元件芯片包括互補式 金屬氧化物半導(dǎo)體圖像感測裝置。
根據(jù)本發(fā)明的電子元件的晶圓級封裝，其中該承載襯底為透明襯底，包 括鏡片級玻璃或石英。
本發(fā)明利用依序移除溝槽底部的絕緣層及移除層間介電層(ILD)的步驟，
露出接觸墊的垂直面與水平面，致使后續(xù)形成的導(dǎo)電層與接觸墊有較大的接 觸面積，改善T形連線的導(dǎo)電性與粘結(jié)性，提升工藝合格率。
為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施 例，并配合附圖，作詳細(xì)說明如下


圖1A顯示傳統(tǒng)晶圓級組裝的CMOS圖像感測器的剖面示意圖； 圖IB顯示圖1A的CMOS圖像感測器的局部放大圖； 圖2顯示根據(jù)本發(fā)明實施例的電子元件的晶圓級封裝的制造方法的流程 圖；以及
圖3A-圖31顯示本發(fā)明實施例的CMOS圖像感測器的晶圓級封裝的制 造方法中各步驟的剖面示意圖。 其中，附圖標(biāo)記說明如下 已知部分(圖1A 圖IB)
10 微透鏡陣列；12 CMOS圖像感測器晶粒；
14、 28 封膠層；16 光學(xué)結(jié)構(gòu)； 18 導(dǎo)線結(jié)構(gòu)； 18a 接觸面；
20 球柵陣列； 22~接觸墊； 24 透明襯底； 26 間隔件；
30~空穴。
本發(fā)明部分(圖2~圖3D
S200-S290 工藝步驟；
300a、 300b CMOS圖像感測器封裝體;
305 第一溝槽；
306 第二溝槽；
310 半導(dǎo)體晶圓；
310' 薄化后的半導(dǎo)體晶圓； 320 透明襯底；
325H司隔件；
330~空穴；
335a、 335b 接觸墊；
340 層間介電層；
350a、 350b 微透鏡陣列；
360~絕緣層；
370 導(dǎo)電層；
380 球柵陣列；
V 垂直接觸部分；
h 水平接觸部分。
具體實施例方式
以下以各實施例詳細(xì)說明并伴隨著

的范例，作為本發(fā)明的參考 依據(jù)。在附圖或說明書描述中，相似或相同的部分都使用相同的圖號。且在 附圖中，實施例的形狀或是厚度可擴大，并以簡化或是方便標(biāo)示。再者，附 圖中各元件的部分將以分別描述說明的，值得注意的是，圖中未示或描述的 元件，為所屬技術(shù)領(lǐng)域中具有通常知識者所知的形式，另外，特定的實施例 僅為揭示本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。
圖2顯示根據(jù)本發(fā)明實施例的電子元件的晶圓級封裝的制造方法的流程
圖。首先，提供具集成電路元件的半導(dǎo)體晶圓(步驟S200)。多個電子元件， 例如CMOS圖像感測器及對應(yīng)的透鏡結(jié)構(gòu)已形成于半導(dǎo)體晶圓上。接著，于 步驟S210中，將半導(dǎo)體晶圓對向粘結(jié)于封裝襯底上。于步驟S220中，將半 導(dǎo)體晶圓的背面薄化，以利更輕薄的封裝體。接著，將半導(dǎo)體晶圓的背面蝕 刻形成第一溝槽(S230),露出CMOS圖像感測器元件的層間介電(ILD)層。接 著，順應(yīng)性地沉積絕緣層于半導(dǎo)體晶圓的背面(S240)。接著，請參閱步驟S250， 移除溝槽底部的部分絕緣層及ILD層，以形成第二溝槽，并深入間隔件結(jié)構(gòu)。 于步驟S260中，依序移除第一溝槽底部的絕緣層與ILD層，并露出接觸墊 的垂直面與水平面。接著，順應(yīng)性地沉積導(dǎo)電層，并將其圖案化，以形成S 形連線(S270)。接著，形成外部導(dǎo)線及焊接凸塊及完成電子元件的晶圓級封 裝(S280、 S290)。
本發(fā)明實施例的主要特征及方案是利用依序移除溝槽底部的絕緣層及 移除層間介電層(ILD)的步驟，露出接觸墊的垂直面與水平面，致使后續(xù)形成 的導(dǎo)電層與接觸墊有較大的接觸面積，改善T形連線的導(dǎo)電性與粘結(jié)性，提 升工藝合格率。
圖3A-圖31顯示本發(fā)明實施例的CMOS圖像感測器的晶圓級封裝的制 造方法中各步驟的剖面示意圖。請參閱圖3A，提供透明襯底320作為晶圓 級封裝的承載結(jié)構(gòu)。透明襯底320的材質(zhì)包括鏡片級玻璃或石英。半導(dǎo)體晶 圓310，其上已形成多個CMOS圖像感測器的內(nèi)部電路及對應(yīng)的微透鏡陣列 350a、 350b，作為圖像感測面。各CMOS圖像感測器的內(nèi)部電路電連接至接 觸墊335a、 335b，且層間介電層340設(shè)置于CMOS圖像感測器的內(nèi)部電路 及微透鏡陣列350a、 350b上，作為保護層。
接著，將半導(dǎo)體晶圓310與透明襯底320對向粘結(jié)，其間設(shè)置間隔件325， 使CMOS圖像感測器的與透明襯底320存在空穴330。
請參閱圖3B，為了能符合先進的封裝工藝以及形成更輕薄的封裝體，將 半導(dǎo)體晶圓310的背面薄化成預(yù)定的厚度310'。薄化步驟包括研磨、化學(xué)機 械研磨及回蝕刻等工藝。
請參閱圖3C，將薄化后的半導(dǎo)體晶圓310'圖案化，蝕刻成具有第一溝 槽305于其中，顯露出ILD層340。例如，以光刻及蝕刻工藝，將半導(dǎo)體晶 圓310'的背面蝕刻，直到露出ILD層340為止。接著，順應(yīng)性地沉積絕緣層
360于半導(dǎo)體晶圓310，的背面。絕緣層360可由化學(xué)氣相沉積法(CVD)、物 理氣相沉積法(PVD)、濺鍍法、印刷法，噴墨法、浸鍍法、噴涂法(spray coating) 或旋轉(zhuǎn)涂布法形成。絕緣層360的材質(zhì)包括環(huán)氧樹脂、聚亞酰胺、樹脂、氧 化硅、金屬氧化物或氮化硅。
接著，請參閱圖3D，移除第一溝槽305底部的部分絕緣層360及ILD 層340，至到深入部分的間隔件325中，以形成第二溝槽306。例如形成掩 模層(未示出)露出欲移除的絕緣層360區(qū)域，再施以蝕刻步驟將溝槽305底 部的絕緣層360與ILD層340移除。在形成第二溝層306后，將掩模層移除。
請參閱圖3E，接著依序移除第一溝槽305底部部分的絕緣層360與ILD 層340，并露出接觸墊335a、 335b。應(yīng)注意的是，上述移除步驟利用蝕刻步 驟沿著第一溝槽306的側(cè)壁延伸，直到露出接觸墊335a、 335b為止。例如， 于第二溝槽306中，接觸墊335a露出垂直部分v與水平部分h,如圖3G所
請參閱圖3F，順應(yīng)性地沉積導(dǎo)電層370，并將其圖案化，以形成由接觸 墊335a、 335b與導(dǎo)電層370構(gòu)成的S形連線。根據(jù)本發(fā)明實施例，由于在 第二溝槽306內(nèi)，接觸墊形成臺階結(jié)構(gòu)包括垂直接觸部分v與水平接觸部分 h，使得后續(xù)沉積導(dǎo)電層370，于之間產(chǎn)生較佳的粘著性。再者，又由于導(dǎo)電 層370與接觸墊335a、 335b的接觸面積增加，使得接觸點的導(dǎo)電性得以改 善，如圖3G所示。
請參閱圖3H，接著形成球柵陣列380形成于半導(dǎo)體封裝的終端接觸上。 例如焊球掩模層(未圖示)形成于晶粒級封裝上，露出預(yù)留的終端接觸區(qū)域。 接著，形成焊球陣列380于露出的終端接觸區(qū)域上。接著，沿切割線C切上 述CMOS圖像感測器的晶圓級封裝結(jié)構(gòu)，使其分離成獨立的CMOS圖像感 測器封裝體300a、 300b，如圖31所示。此外，本發(fā)明實施例的晶圓級構(gòu)裝 結(jié)構(gòu)的制造方法仍包括其他構(gòu)件及工藝步驟，應(yīng)為本領(lǐng)域技術(shù)人員所理解， 為求簡明之故，在此省略相關(guān)細(xì)節(jié)的公開。
雖然上述實施例以CMOS圖像感測器的芯片級封裝為范例說明，然非用 以限定本發(fā)明，其他電子元件的芯片級封裝，包括集成電路元件、光電元件
(optoelectronic device)、微機電元件(micro-electromechanical device)、或表面
聲波元件(surface acoustic wave device)都可應(yīng)用于本發(fā)明的實施例中。
本發(fā)明雖以較佳實施例公開如上，然其并非用以限定本發(fā)明的范圍，任 何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的變化與 修改，因此本發(fā)明的保護范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種電子元件的晶圓級封裝的制造方法，包括提供半導(dǎo)體晶圓，其上包括多個電子元件芯片；粘結(jié)所述半導(dǎo)體晶圓與承載襯底，并薄化所述半導(dǎo)體晶圓的背面；蝕刻所述半導(dǎo)體晶圓的背面以形成第一溝槽；順應(yīng)性地沉積絕緣層于所述半導(dǎo)體晶圓的背面；蝕刻所述溝槽底部的絕緣層以形成第二溝槽；依序移除層所述溝槽底部的所述絕緣層與層間介電層，并露出一對接觸墊的部分表面；順應(yīng)性地沉積導(dǎo)電層于所述半導(dǎo)體晶圓的背面，并將其圖案化后，與所述接觸墊形成S形連線；以及形成外部導(dǎo)線及焊接凸塊。
2. 如權(quán)利要求1所述的電子元件的晶圓級封裝的制造方法，其中所述電 子元件芯片包括互補式金屬氧化物半導(dǎo)體圖像感測器。
3. 如權(quán)利要求1所述的電子元件的晶圓級封裝的制造方法，其中所述承 載襯底為透明襯底，包括鏡片級玻璃或石英。
4. 如權(quán)利要求1所述的電子元件的晶圓級封裝的制造方法，其中形成所 述絕緣層步驟包括噴涂法、濺鍍法、印刷法、涂布法或旋涂法。
5. 如權(quán)利要求1所述的電子元件的晶圓級封裝的制造方法，其中所述絕 緣層的材質(zhì)包括環(huán)氧樹脂、聚亞酰胺、樹脂、氧化硅、金屬氧化物或氮化硅。
6. 如權(quán)利要求1所述的電子元件的晶圓級封裝的制造方法，于形成所述 絕緣層步驟后，還包括形成圖案化掩模層于所述絕緣層上，并露出所述溝槽 底部的所述絕緣層，再利用所述掩模層阻擋，依序蝕刻所述溝槽底部的所述 絕緣層與所述層間介電層，直至間隔件結(jié)構(gòu)，以形成所述第二溝槽。
7. 如權(quán)利要求1所述的電子元件的晶圓級封裝的制造方法，其中所述露 出的接觸墊的部分表面包括垂直部分與水平部分。
8. —種電子元件的晶圓級封裝，包括半導(dǎo)體晶圓，具有多個電子元件芯片，與承載襯底對向粘結(jié)，其中各電 子元件芯片包括一對接觸墊與層間介電層覆蓋所述電子元件芯片，露出所述 接觸墊的垂直部分與水平部分；以及 導(dǎo)電層，設(shè)置于所述電子元件的晶圓級封裝外，順應(yīng)性地接觸所述接觸 墊露出的所述垂直部分與所述水平部分，構(gòu)成S形電連接；其中所述S形電連接延伸至所述電子元件的晶圓級封裝背面的多個接觸 終端。
9. 如權(quán)利要求8所述的電子元件的晶圓級封裝，其中所述電子元件芯片 包括互補式金屬氧化物半導(dǎo)體圖像感測裝置。
10. 如權(quán)利要求8所述的電子元件的晶圓級封裝，其中所述承載襯底為 透明襯底，包括鏡片級玻璃或石英。
全文摘要
本發(fā)明提供一種電子元件的晶圓級封裝及其制造方法。上述電子元件的晶圓級封裝的制造方法包括提供半導(dǎo)體晶圓，其上包括多個電子元件芯片。粘結(jié)該半導(dǎo)體晶圓與承載襯底，并薄化該半導(dǎo)體晶圓的背面。蝕刻該半導(dǎo)體晶圓的背面形成第一溝槽。順應(yīng)性地沉積絕緣層于該半導(dǎo)體晶圓的背面。蝕刻該第一溝槽底部的絕緣層以形成第二溝槽。依序移除層該溝槽底部的該絕緣層與層間介電層，并露出一對接觸墊的部分表面。順應(yīng)性地沉積導(dǎo)電層于該半導(dǎo)體晶圓的背面。并將其圖案化后，與該接觸墊形成S形連線，以及形成外部導(dǎo)線及焊接凸塊。根據(jù)本發(fā)明所形成的導(dǎo)電層與接觸墊有較大的接觸面積，改善T形連線的導(dǎo)電性與粘結(jié)性，提升工藝合格率。
文檔編號H01L21/60GK101383299SQ20071014979
公開日2009年3月11日 申請日期2007年9月5日 優(yōu)先權(quán)日2007年9月5日
發(fā)明者劉建宏, 李思典 申請人:精材科技股份有限公司