專利名稱：形成具有槽電荷補償區(qū)的半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體器件，且更具體地說，涉及功率開關(guān)器件 及其制造方法。
背景技術(shù)：
金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET )是一種通用型功率 開關(guān)器件。MOSFET器件包括源極區(qū)、漏極區(qū)、在源極區(qū)和漏極區(qū)之 間延伸的溝道區(qū)，以及鄰近溝道區(qū)設(shè)置的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)包括鄰 近溝道區(qū)設(shè)置并靠薄的電介質(zhì)層與溝道區(qū)分隔開的傳導(dǎo)柵電極層。當(dāng)MOSFET器件處于導(dǎo)通狀態(tài)時，向柵極結(jié)構(gòu)施加電壓以在源 極區(qū)和漏極區(qū)之間形成傳導(dǎo)溝道區(qū)，這允許電流流經(jīng)器件。在截止?fàn)钜虼瞬粫霈F(xiàn)電流。在截止?fàn)顟B(tài)期間，器件必須支持源極區(qū)和漏級區(qū) 之間的高電壓。當(dāng)今的高壓功率開關(guān)市場主要受兩個因素驅(qū)動擊穿電壓 (BVdss)和導(dǎo)通電阻(Rdson)。對具體的應(yīng)用場合來說，要求最低 的擊穿電壓，并且在實際應(yīng)用中，設(shè)計者通常能夠滿足BVdss的規(guī)格。 然而，這經(jīng)常是以Rdson為代價的。對高壓功率開關(guān)器件的制造者和 使用者來說，這種性能的取舍是設(shè)計上的主要挑戰(zhàn)。最近，超結(jié)(super junction )器件在改進(jìn)BVdss和Rdson間的 取舍問題方面受到了歡迎。在常規(guī)的n溝道超結(jié)器件中，多個重?fù)诫s 擴散的n型區(qū)和p型區(qū)取代了一個輕摻雜的n型外延區(qū)。在導(dǎo)通狀態(tài)， 電流流經(jīng)重?fù)诫s的n型區(qū)，這減小了Rdson。在截止或閉鎖狀態(tài)，重 摻雜的n型區(qū)和p型區(qū)耗盡或彼此補償以提供高的BVdss。雖然超結(jié) 器件看上去是有希望的，但是在制造他們時仍存在許多挑戰(zhàn)。
因此，需要一種提供低Rdson和高BVdss的高壓功率開關(guān)器件 結(jié)構(gòu)及其制造方法。


圖l根據(jù)本發(fā)明闡述了半導(dǎo)體器件的放大的局部剖視圖；圖2-8闡述了在制造的各階段，圖1的半導(dǎo)體器件的放大的局 部剖視圖；以及圖9根據(jù)本發(fā)明另 一個實施方案闡述了半導(dǎo)體器件的一部分的高 倍放大的局部剖視圖。為了簡明清楚的闡述，附圖中的元件未必按比例繪制，且不同附 圖中的相同參考數(shù)字指代相同的元件。另外，為了描述的簡化，省略 了眾所周知的步驟和元件的描述和細(xì)節(jié)。這里所采用的載流電極是指 器件的承載流過該器件的電流的元件，如MOS晶體管的源級或漏級 或雙極晶體管的發(fā)射級或集電極或二極管的陰極或陽極，控制電極是 指器件的控制電流通過該器件的元件，如MOS晶體管的柵級或雙級 晶體管的基極。雖然在此處將器件解釋為某些N溝道器件和P溝道器件，但本 領(lǐng)預(yù)普通技術(shù)人員將理解根據(jù)本發(fā)明互補的器件也是可以的。為了附 圖的清楚，器件結(jié)構(gòu)的摻雜區(qū)被闡釋為通常具有直線的邊緣和有精確 角度的拐角。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，由于摻雜劑的擴散和活 化，摻雜區(qū)的邊緣通常并不是直線的并且拐角也并不是具有精確的角 度的。此外，本發(fā)明的器件可以要么包含單元式設(shè)計(cellular design)(其 中主體區(qū)域是多個單元式區(qū)域)，要么是單體設(shè)計(其中主體區(qū)包括 單個區(qū)域，其由細(xì)長的圖案形成，典型地由蛇行的圖案形成)。然而， 為了便于理解，在整個說明書中將以單元式設(shè)計描述本發(fā)明的器件。 應(yīng)該理解，期望本發(fā)明既包括單元式設(shè)計，又包括單體設(shè)計或單一基 設(shè)計。
具體實施方式
圖1根據(jù)本發(fā)明的實施方案顯示了絕緣柵極場效應(yīng)晶體管(IGFET) 、 MOSFET、超結(jié)器件或開關(guān)器件或單元10的部分剖視 圖。作為舉例，器件10是許多這種器件中的一種，這種器件與邏輯元 件和/或其他元件集成進(jìn)半導(dǎo)體芯片中，作為功率集成電路的一部分。 可替代地，器件IO是許多這種器件中的一種，這種器件集成在一起以 形成分離晶體管器件。器件10包括半導(dǎo)體材料區(qū)或主體11，這包括，如其電阻在約0.001 到0.005歐姆-厘米(ohm-cm)范圍內(nèi)的n型珪襯底，并且可以摻雜砷或 其他n型摻雜劑。在所示的實施方案中，襯底12提供了器件10的漏 極區(qū)，其耦合到傳導(dǎo)層13。半導(dǎo)體層14形成在襯底12內(nèi)或襯底12 上，且根據(jù)本發(fā)明半導(dǎo)體層14是n型或p型的并摻雜的足夠輕以便 不影響下述槽補償區(qū)的電荷平衡。在一個實施方案中，采用常規(guī)的外 延生長工藝形成層14。在適合于600伏特(volt)器件的實施方案中， 層14是n型摻雜或p型摻雜，其中摻雜濃度在約1.0xl0"原子/厘米3(atoms/cm3)到約1.0xl0"原子/厘米3，且厚度在約40微米到約60 微米數(shù)量級。根據(jù)器件10的期望的BVdss等級，增大或減小層14的 厚度。在可替代的實施方案中，半導(dǎo)體層14包括分級的摻雜分布，其 中半導(dǎo)體層14在接近于襯底12處具有較高的摻雜濃度，并逐漸或突 然轉(zhuǎn)變成較低的濃度，以平衡半導(dǎo)體層14的厚度。其他材料可以用于 半導(dǎo)體材料ll的主體或其部分，包括硅-鍺、硅-鍺-碳、摻碳硅、 III-V材料或類似的材料。器件10還包括間隔填充或部分填充的槽、包含半導(dǎo)體材料層的 槽、外延填充區(qū)或槽、電荷補償槽區(qū)、深槽電荷補償區(qū)、電荷補償槽 結(jié)構(gòu)或電荷補償區(qū)22。電荷補償槽22包括或含有多個半導(dǎo)體材料層 或多層半導(dǎo)體材料，包括相反傳導(dǎo)類型的層，其被一個或多余一個的 本征半導(dǎo)體層或緩沖半導(dǎo)體層隔開。除了別的作用外，本征層起到阻止或減少相反傳導(dǎo)類型的層(即，兩個電荷層)互相混合的作用，這 種相互混合被認(rèn)為會對處于導(dǎo)通狀態(tài)的器件10的傳導(dǎo)效率造成不利 影響。正如這里所使用的，電荷補償通常是指相反傳導(dǎo)類型的層的全 部電荷基本上被平衡或相等。在一個實施方案中，填充槽22包括利用單一晶體或單晶(即， 并不是多晶)外延生長工藝形成的半導(dǎo)體材料的多層或半導(dǎo)體材料的 堆疊層。例如，補償槽結(jié)構(gòu)22包括p型層23， p型層23形成在槽壁 或半導(dǎo)體材料ll主體的鄰近表面上、或形成且覆在槽壁或半導(dǎo)體材料 11主體的鄰近表面上、或形成在鄰近槽壁或半導(dǎo)體材料11主體的鄰 近表面處。本征半導(dǎo)體或緩沖層24形成在p型層23上、或形成且覆 在p型層23上、或形成在鄰近p型層23處。在一個實施方案中，本 征層24包括在制造器件10的過程中的不同時刻形成的兩個或更多個 分隔的層，這將在下面進(jìn)一步解釋。N型層26形成在本征半導(dǎo)體層 24上、或形成且覆在本征半導(dǎo)體層24上、或形成在鄰近本征半導(dǎo)體 層24處，且本征半導(dǎo)體層或緩沖層27形成在n型層26上、或形成且 覆在n型層26上、或形成在鄰近n型層26處。除了別的作用外，本 征層24起到阻止或減少來自層23和26的摻雜劑的混合，這有助于控 制電荷平衡和電荷分離。這反過來又提高了器件IO的傳導(dǎo)效率。除了 別的作用外，本征層27起到填充、密封或部分填充槽的作用。對n溝道器件以及根據(jù)本發(fā)明來說，當(dāng)器件IO處于導(dǎo)通狀態(tài)時， n型層26提供了從溝道到漏級的主要的垂直的低電阻電流通道。當(dāng)器 件10處于截止?fàn)顟B(tài)時，根據(jù)本發(fā)明，p型層23和n型層26彼此補償 以提供增大的BVdss特性。應(yīng)該理解可以采用額外的n型層和p型層， 且優(yōu)選由額外的本征層或緩沖層分隔開。在可替代的實施方案中，以 及如圖l所示，電介質(zhì)層28形成且覆在最外面(如，層26和27)上。 在一個實施方案中，電介質(zhì)層28填充槽22內(nèi)的任何剩余空間。在另 一個實施方案中，電介質(zhì)層28只部分填充槽22內(nèi)的剩余空間，而留 下，如空氣間隙或空穴。作為舉例，電介質(zhì)層28包括氧化物或氮化物 或其組合。在另一個實施方案中，電介質(zhì)層28包括覆蓋有薄的多晶硅 層的薄的熱氧化物，且隨之有淀積TEOS層。在某些應(yīng)用場合中，可 以觀察到覆蓋有多晶硅封的薄的氧化物減少了來自淀積氧化物的剪切 應(yīng)力，由此改善了器件性能。還應(yīng)該理解在熱處理過程中，來自層26 和23的n型和p型摻雜劑擴散進(jìn)緩沖層中，且這些個別緩沖層可能 會也可能不會出現(xiàn)在最終的器件中。然而，當(dāng)?shù)矸e或形成時，緩沖層 24和/或27的摻雜濃度比層23和26低。作為舉例，緩沖層24和/或 27的摻雜濃度是層23和26的約10到100倍或更少。作為舉例，p型層23和n型層26的每一個的摻雜濃度在約 9.0xl0"到約3.0xl(p原子/厘米3數(shù)量級，且每一個的厚度在約0.1微 米到約0.3微米。在一個實施方案中，本征半導(dǎo)體層或緩沖層24和27 是未摻雜的或摻雜p型摻雜得非常輕，其中摻雜濃度小于約1.0x10" 原子/厘米3，且每一個的厚度是約O.l微米到約1.0微米。來自p型層23的摻雜劑擴散進(jìn)半導(dǎo)體層14以形成p型區(qū)或橫向 摻雜區(qū)或橫向擴散區(qū)231 (以虛線表示)。從鄰近槽22橫向擴散的P 型區(qū)231可以完全合并在一起，或者如圖1所示可以并不完全合并在 一起以使半導(dǎo)體14的一部分仍存在于成品器件中。也就是說，相鄰的 橫向擴散區(qū)231之間的實際擴散距離是變化的。在一個實施方案中，擴散區(qū)231包括與半導(dǎo)體層14的傳導(dǎo)類型 相反的傳導(dǎo)類型。此實施方案提供了獨特的結(jié)構(gòu)，其中有源器件結(jié)構(gòu) 和邊緣終端結(jié)構(gòu)(edge terminate structure)(未示出)都形成在相同的 層(即，層14)中，但由于橫向擴散區(qū)231，有源器件(即，器件IO) 在p型層上，而邊緣終端結(jié)構(gòu)形成在與槽22橫向分離的n型層14中。雖然未被顯示，應(yīng)該理解在制造器件10的過程中，來自重?fù)诫s 襯底12的n型摻雜劑擴散進(jìn)填充槽22的較低部分，使得位于襯底12 內(nèi)的填充槽22的這些部分變成更重?fù)诫s的n型。器件IO還包括主體或摻雜區(qū)31，其形成在半導(dǎo)體層14內(nèi)，在填 充槽22之間且接近或鄰近或毗鄰填充槽22，并從半導(dǎo)體材料11主體 的主表面18延伸。在一個實施方案中，主體區(qū)31橫向終止在緩沖層 24內(nèi)且并不橫向延伸進(jìn)或反摻雜n型區(qū)27。在一個實施方案中，主體 區(qū)31包括p型傳導(dǎo)性，且摻雜濃度適合于形成作為器件10的傳導(dǎo)溝 道45工作的反型層。主體區(qū)31從主表面18延伸到約1.0到約5.0微
米的深度。n型源極區(qū)33形成在主體區(qū)31內(nèi)部或其內(nèi)，且從主表面 18延伸到約0.2微米到約0.5微米的深度。 一個或更多個p型主體接 觸區(qū)36形成在主體區(qū)31內(nèi)，部分地在源極區(qū)33內(nèi)和/或在源極區(qū)33 下。主體接觸區(qū)36被設(shè)置成提供到主體區(qū)31的較低的接觸電阻，并 且降低源極區(qū)33下的主體區(qū)31的薄層電阻，這抑制了寄生雙極效應(yīng)。在一個實施方案中，器件10還包括n型覆蓋區(qū)、溝道連接或漏 級延伸區(qū)32,這形成在填充槽22的上部部分。在一個實施方案中， 溝道連接區(qū)32鄰近主表面18形成，且具有和源極區(qū)33相同的摻雜濃 度和結(jié)深度，且可方便地同時形成。溝道連接區(qū)32被設(shè)置成將溝道區(qū) 45連接或電耦合到填充槽22。在一個實施方案中以及如圖l所示，器 件10還包括鄰近、靠近或并置于源極區(qū)33的n型輕摻雜源極區(qū)37 以及鄰近、靠近或并置于溝道連接區(qū)32的輕摻雜漏級區(qū)39。作為舉 例，輕摻雜源極區(qū)37和輕摻雜漏級區(qū)39的摻雜濃度分別小于源極區(qū) 33和溝道連接區(qū)32，這將結(jié)合圖2-8進(jìn)一步描述。柵極電介質(zhì)層43形成在鄰近主體區(qū)31的主表面18上，或鄰近 主表面18形成。在一個實施方案中，柵極電介質(zhì)層43包括氧化硅， 且具有約0.05微米到約0.1微米的厚度。在可替代的實施方案中，柵 極電介質(zhì)層43包括氮化硅、五氧化二鉭、二氧化鈦、鈦酸鍶鋇或其組 合，包括與氧化硅的組合，等等。傳導(dǎo)柵極區(qū)57形成在柵極電介質(zhì)層43上。在一個實施方案中， 各傳導(dǎo)柵極區(qū)57介于補償槽結(jié)構(gòu)22和源極區(qū)33之間。傳導(dǎo)柵極區(qū) 57包括，如n型多晶硅，且厚度約0.3微米到約0.5微米。傳導(dǎo)柵極 區(qū)57連同柵極電介質(zhì)層43形成器件10的控制電極或柵極結(jié)構(gòu)58。 柵極結(jié)構(gòu)58被設(shè)置成控制器件10中溝道45的形成和電流的傳導(dǎo)。中間層電介質(zhì)區(qū)48形成且覆在主表面18上，并包括，如形成且 覆在傳導(dǎo)柵極區(qū)57上的第一電介質(zhì)層51以及形成且覆在第一電介質(zhì) 層51和主表面18的其他部分上的第二電介質(zhì)層61。作為舉例，電介 質(zhì)層51包括氧化硅，且厚度從約0.02微米到約0.05微米。電介質(zhì)層 61包括，如淀積氧化物，且厚度為約0.4微米到約l.O微米。
開口形成在中間層電介質(zhì)區(qū)48上以為源極接觸層63提供對器件 IO的接觸。如圖所示，主表面18的一部分被蝕刻以使源極接觸層63 既接觸源極區(qū)33，又接觸主體區(qū)36。在一個實施方案中，源極接觸層 63包括鈦/氮化鈦阻擋層和形成且覆在阻擋層上的鋁硅合金，等等。漏 級接觸層13形成在半導(dǎo)體材料11的區(qū)的相對表面上，并包括，如可 焊接的金屬結(jié)構(gòu)，如鈦-鎳-銀、鉻-鎳-金等等。器件10的操作按照如下進(jìn)行。假設(shè)源極端子63在0V電勢Vs 下工作，柵極區(qū)57接收控制電壓Vd = 5.0v，該電壓大于器件10的傳 導(dǎo)閾值，且漏級端子13在漏級電勢VD-5.0v下工作。Vc和Vs的值 引起主體區(qū)31在柵極區(qū)57下倒置(invert)以形成溝道45，溝道45 將源極區(qū)33電連接到溝道連接區(qū)32。器件電流In從漏級端子13流出， 經(jīng)過n型層26、溝道連接區(qū)32、溝道45、源極區(qū)33流到源極端子63。 因此，電流Io垂直流過n型層26以產(chǎn)生低的導(dǎo)通電阻。在一個實施 方案中，Id-1.0安。為了將器件10轉(zhuǎn)換成截止?fàn)顟B(tài)，將小于器件IO 的傳導(dǎo)閥值(如，VG<5.0v)加到柵極區(qū)57上。這就移除了溝道45， ID不再流經(jīng)器件10。在截止?fàn)顟B(tài)，當(dāng)來自主要阻擋結(jié)的耗盡區(qū)蔓延時， n型層26和p型層23彼此補償，這提高了BVdss?，F(xiàn)在轉(zhuǎn)向圖2-9，根據(jù)本發(fā)明描述了一種形成槽補償結(jié)構(gòu)22的 方法。圖2顯示了在制造的初期階段，器件10的放大的部分剖視圖。 在上面，結(jié)合圖l提供了半導(dǎo)體材料ll主體的材料特性的示例。在初 期階段，第一電介質(zhì)層40形成且覆在主表面18上，且包括，如約0.05 微米到約0.1微米厚的氧化硅。然后利用標(biāo)準(zhǔn)光刻法步驟為p型主體 區(qū)31和邊緣終端結(jié)構(gòu)(未示出)形成開口。 P型主體區(qū)31通過電介 質(zhì)層選擇性地形成在半導(dǎo)體層14中。在適合于600v器件的實施方案 中，硼以約1.0xl0"原子/厘米2的劑量以及約160KeV的注入能量注 入以形成區(qū)31。接著，第二電介質(zhì)層44形成且覆在第一電介質(zhì)層40 上，第二電介質(zhì)層44包括，如與第一電介質(zhì)層40不同的材料。作為 舉例，當(dāng)?shù)谝浑娊橘|(zhì)層包括氧化硅時，第二電介質(zhì)層44包括氮化硅。 在一個實施方案中，第二電介質(zhì)層44包括約0.2微米的氮化硅，且采
用常規(guī)的淀積工藝形成。接著，熱處理注入的p型摻雜劑以將摻雜劑擴散到期望的深度來形成區(qū)31。作為舉例，主體區(qū)31具有約3.0到約 5.0微米的深度。圖3顯示了器件IO在制造后續(xù)階段的放大的局部剖視圖。硬掩 模層71形成且覆在主表面18上并形成圖案以通過硬掩模層71、第二 電介質(zhì)層44和第一電介質(zhì)層40形成開口 72以暴露主表面18的部分。 作為舉例，硬掩模層71包括約l.O微米的淀積氧化物。作為舉例，開 口 72的寬度是約3,0微米到約5.0微米數(shù)量級。接下來，通過半導(dǎo)體層14形成槽122。在一個實施方案中，槽 122延伸進(jìn)襯底12的至少一部分。槽122的深度由半導(dǎo)體層14的厚 度確定，該厚度隨BVdss變化。本發(fā)明的方法適合于從10: 1 (深度 對寬帶)到約30: l的高長寬比的槽。然而，此方法也適合于低的長 寬比。在一個實施方案中，槽122的深度75深達(dá)約50到60微米。在 一個實施方案中，用基于氟或氯化學(xué)試劑蝕刻的深反應(yīng)離子蝕刻 (DRIE )來形成槽122。好幾種工藝都可用于DRIE蝕刻，包括低溫、 高密度等離子法或BoschDRIE法。在一個實施方案中，槽122具有大 體垂直的側(cè)壁。在可替代的實施方案中，槽122具有錐形的輪廓，其中在槽的下 表面，槽的深度小于寬度74。在一個實施方案中，槽122的壁斜度在 約0.5度到約l.O度之間，且具有基本上扁平的底部或下表面123。已 發(fā)現(xiàn)與具有圓形下表面的槽相比，在外延生長方法中輕微的錐度是有 幫助的，就像基本上扁平的下表面123那樣。特別地，具有圓形或曲 線形下表面的槽能導(dǎo)致不均勻外延生長填充，這是硅在低索引平面 (low index plane)上優(yōu)選生長的結(jié)果，如{110}、 {111}和{100}平面。雖然槽122被描述成多個，但是應(yīng)該理解槽122可以是單一連續(xù) 的槽或相連的槽的陣列?？商娲?，槽122可以是具有閉合端且被半 導(dǎo)體材料ii主體的部分分隔開的多個獨立槽。圖4顯示了器件IO在又一制造階段的放大的部分剖視圖。在此 點，作為形成填充槽22的第一階段，在槽122中形成、生長或淀積半
導(dǎo)體材料層。在一個實施方案中，利用單晶半導(dǎo)體外延生長技術(shù)填充或部分填充槽122。也就是說，單晶或單晶體半導(dǎo)體層在槽122內(nèi)生 長。單晶半導(dǎo)體層比多晶層優(yōu)選，這是因為多晶層會導(dǎo)致更高的漏電 流，這會對器件的性能產(chǎn)生不利的影響。在第一階段，半導(dǎo)體材料11主體受到常規(guī)的預(yù)擴散清洗，然后 在槽122的側(cè)壁和下表面上形成薄的熱氧化物(未示出)以去除因 DRIE階段造成的任何表面損傷(如凹坑(scalloping))。然后，采用 常規(guī)的同向性蝕刻工藝(如10: 1的濕氧化物去除)去除薄的熱氧化 物。接著，將半導(dǎo)體材料ll主體放置到外延生長反應(yīng)器上并進(jìn)行作為 外延生長工藝第一步的預(yù)清洗。作為舉例，利用ASM E2000外延反 應(yīng)器。在常規(guī)的外延生長過程中，通常在從1150攝氏度到1200攝氏 度的溫度下，進(jìn)行超過10分鐘的預(yù)清洗步驟。然而，已經(jīng)發(fā)現(xiàn)這種慣 用的預(yù)清洗溫度范圍會在表面18和電介質(zhì)層40的界面處引起底切現(xiàn) 象(undercutting)，這對外延層的后續(xù)生長和所得到的結(jié)構(gòu)造成不利影 響。已經(jīng)認(rèn)為這種影響來自于界面應(yīng)力引起的半導(dǎo)體原子(如，硅) 遷移。底切和遷移效應(yīng)造成這些區(qū)域的膨脹，且進(jìn)一步導(dǎo)致在后續(xù)外 延生長過程中，在結(jié)構(gòu)的頂部部分處，多晶體的過量生長。這些問題 反過來又制約了接下來的晶片制造，還影響了所得到的器件的質(zhì)量和 可靠性。在一個實施方案中，半導(dǎo)體材料ll的主體在氫氣氛中，在小于 1150攝氏度的溫度下進(jìn)行預(yù)清洗。在一個實施方案中，在氫氣氛中， 在從約1040攝氏度到約1060攝氏度的溫度下，在小于約540kgf/m2(小于約40Torr)的減小的壓力下預(yù)清洗60秒。在另一個實施方案 中，采用約270kgf/m2到約540kgf/m2(在約20Torr到約40Torr之間) 的減小的壓力。發(fā)現(xiàn)這種原位解吸附(in-situ desorption)預(yù)清洗步 驟使界面的底切現(xiàn)象最少且有助于確保沿著槽122的非常干凈的表面(如沒有氧化物和污染物的痕跡)，對于單晶外延生長來說，這是值 得期望的。下面的描述根據(jù)本發(fā)明闡述了用于形成層23和第一本征層233
的可選擇的外延生長法。接著上述的預(yù)清洗步驟，p型層23生長且覆 在槽122的表面上。在一個實施方案中，利用二氯二氫硅 (dichlorosilane )源氣體在從約1050±50攝氏度范圍的生長溫度下， 在小于約540kgf/m2(小于約40Torr )的減小的壓力下形成p型層23。在一個實施方案中，利用下面的條件在等溫過程中選擇性地形成 p型層23:約40標(biāo)準(zhǔn)升(slm )的氫和約250到約500立方米(cc ) 的二氯二氫硅。在一個實施方案中，所用的HC1的流速是二氯二氫硅 的流速的約1.5到約3倍。使用合適的硼摻雜劑源(如，乙硼烷)以 使p型層23的摻雜濃度在約3.0xl0"到約9.0xl0"原子/厘米2數(shù)量級， 且厚度約0.1微米到0.3微米。接下來，關(guān)閉硼摻雜劑源，凈化反應(yīng)器室，第一本征層233形成 且覆在p型層23上。在一個實施方案中，本征層233的厚度約0.1微 米到約0.2微米。然后，覆蓋層234形成且覆在層233上，且包括， 如約0.05微米的熱氧化物和約0.1微米的氮化物。接著，主要加熱器 件10以將p型摻雜劑從層23橫向擴散進(jìn)半導(dǎo)體層14以形成橫向擴散 的p型區(qū)231。在一個實施方案中，在約1100攝氏度下進(jìn)行了約2小 時的退火步驟，這個步驟和所做的調(diào)整用以實現(xiàn)摻雜劑期望地遷移進(jìn) 層14中。在熱處理階段，層234被設(shè)置成覆蓋p型層23和本征層233以 防止摻雜劑從層23向外擴散。而且，在熱處理階段，來自襯底12的 n型摻雜劑擴散進(jìn)層23的部分1200,將部分1200轉(zhuǎn)化成n型。此外， 層23中的p型摻雜劑擴散進(jìn)本征層233，將本征層233轉(zhuǎn)化成p型層 23，這在圖5-9中顯示為連續(xù)層。在熱處理階段后，采用常規(guī)的蝕刻 技術(shù)去除覆蓋層234。現(xiàn)在轉(zhuǎn)向圖5，本征層或緩沖層24生長且覆在p型層23上，且 或者未摻雜，或者非常輕地?fù)诫sp型，其中摻雜濃度小于約2.0x10" 原子/厘米3。層24的厚度約0.5微米到約1.5微米。在一個實施方案 中，利用下述流動條件在等溫過程中可選擇地形成本征層24:約訓(xùn) 升(slm)的氬和約250到約500立方米(cc )的二氯二氫硅。在一個
實施方案中，所用的HC1的流速是二氯二氳硅的流速的約1.5到約3 倍。接著，N型層26選擇性地生長且覆在層24上，其生長條件與設(shè) 置用于層24的生長條件相同，除了添加諸如磷、砷或銻的n型摻雜劑 外。在一個實施方案中，n型層26的摻雜濃度為約1.5xl0"到約 4.5xl0"原子/厘米3,且厚度在約02微米到約04微米。在一個實施方 案中，在生長n型層26之后，生長本征層27之前，采用凈化循環(huán)。 已發(fā)現(xiàn)在n型層26形成后凈化摻雜氣體或多于一種的摻雜氣體能提供 具有更陡的摻雜劑分布圖的n型層26，這提高了器件10的電荷補償 效應(yīng)。作為舉例，在高流量氬氣中，30到60秒的凈化循環(huán)就足夠了。 然而，凈化時間太長會導(dǎo)致?lián)诫s劑從層26中向外擴散。接著，本征層或緩沖層27在n型層26上生長。在一個實施方案 中，利用類似于層23、 24和26所用的生長條件來形成層27。接下來， 薄的濕氧化物生長在層27上，接著形成電介質(zhì)層28，其包括，如具 有適合于填充槽122的厚度的淀積氧化物。在一個實施方案中，利用 多個步驟來形成電介質(zhì)層28,在淀積步驟之間進(jìn)行回蝕(etch-back)或 平坦化步驟以確保槽122被填充到期望的高度。應(yīng)該理解，層23、 24、 26、 27和28的厚度根據(jù)槽122的寬度進(jìn)行調(diào)整。圖6顯示了在層28向下平坦化、向后平坦化或接近主表面18以 形成填充槽122之后，器件IO在制造的又一步驟的放大的局部剖視圖。 作為舉例，利用回蝕或化學(xué)機械平坦化技術(shù)來平坦化這些層。在一個 實施方案中，多晶硅層和光阻層形成且覆在電介質(zhì)層28上，然后利用 第二電介質(zhì)層44作為阻止層將這些層回蝕或平坦化。接著，采用常規(guī) 工藝去除層44和40。接下來，柵極電介質(zhì)層43形成且覆在主表面18上。在一個實施 方案中，柵極電介質(zhì)層43包括氧化硅，且厚度約0.05微米到約0.1 微米。傳導(dǎo)層，如摻雜的或未摻雜的多晶硅層淀積且覆在柵極電介質(zhì) 層43上并形成圖案以形成柵極傳導(dǎo)區(qū)57。例如，柵極傳導(dǎo)區(qū)57包括 約0.2微米的摻雜的或未摻雜的多晶硅。如果柵極傳導(dǎo)區(qū)開始未摻雜， 那么在形成區(qū)32和33的過程中，這些區(qū)隨后將被摻雜。注意到在一 個實施方案中，柵極傳導(dǎo)區(qū)57與填充槽22分隔(即，并不重疊)一 段距離58以允許使用分隔技術(shù)(spacer technique)來形成根據(jù)本發(fā)明 的區(qū)32、 33、 37和39。接著，鈍化層形成且覆在主表面18上并形成圖案以形成第一電 介質(zhì)層51。作為舉例，第一電介質(zhì)層包括約0.02到約0.1微米的氧化 物。然后，分隔層形成且覆在主表面18上并被蝕刻以形成分隔物116。 作為舉例，分隔物116包括約0.2微米厚的多晶硅。應(yīng)理解分隔物116 的厚度根據(jù)區(qū)37和39的期望的橫向?qū)挾葋碚{(diào)整。溝道連接區(qū)32和源 極區(qū)33隨后形成，自對準(zhǔn)到分隔物116。作為舉例，3.0xl0"原子/厘 米2的磷植入劑量以及80KeV的植入能量用于此摻雜步驟。植入的摻 雜劑或者在此步驟中退火和擴散，或者在形成下述的其他摻雜區(qū)后退 火。圖7顯示了器件10在制造的另一個步驟中的放大的局部剖視圖。 去除分隔物116，然后鄰近源極區(qū)33和溝道連接區(qū)32分別形成輕摻 雜的源極區(qū)37和輕摻雜的漏極區(qū)39。作為舉例，約l.OxlO"到約 3.0x10"原子/厘米2的磷植入劑量以及60KeV的植入能量用于此摻雜 步驟。圖8顯示了器件IO在額外的過程后的放大的局部剖視圖。鈍化 層或電介質(zhì)層61形成且覆在主表面18上。作為舉例，層61包括淀積 氧化物且厚度約0.5微米到1.0微米。利用接觸光蝕刻步驟形成開口 91以在源極區(qū)33之上暴露主表面18的部分。接下來，任選的共形的 分隔物形成且覆在主表面18上并被蝕刻以在開口 91內(nèi)的層61的側(cè)壁 上形成分隔物(未示出)。利用任選的等溫蝕刻擴寬如圖9所示的靠 近層61的外表面處的開口 91。然后，主表面18被暴露于蝕刻劑，該 蝕刻劑能從半導(dǎo)體層14去除材料以形成凹陷區(qū)99。接下來，通過開 口 91和凹陷區(qū)99形成主體接觸區(qū)36。在一個實施方案中，采用一系 列植入劑或一連串植入劑以使主體接觸區(qū)36包括如圖9所示的多個 區(qū)。在一個實施方案中，利用增加的植入能量采用三次硼植入以提供 如圖9所示的錐體形狀。也就是說，較高的離子植入能量提供更深和 更寬的區(qū)，而較低的植入能量提供較淺和較窄的區(qū)。作為舉例，采用 從約1.0xl0"原子/厘米2到約1.0xlO"原子/厘米2的摻雜劑量以及約 200KeV的植入能量第一次植入硼，采用從約1.0xlO"原子/厘米2到 約1.0xlO"原子/厘米2的摻雜劑量以及約100KeV的植入能量第二次 植入硼，然后采用從約1.0xlO"原子/厘米2到約1.0xlO"原子/厘米2 的摻雜劑量以及25-30KeV的植入能量第三次植入硼以形成區(qū)36。 在可替代的方法中，在形成電介質(zhì)層61之前，釆用常規(guī)的掩模技術(shù)形 成主體接觸區(qū)36。然后形成電介質(zhì)層61和其后的圖案。在形成主體接觸區(qū)36后，從開口 91去除分隔物，源極接觸層或 傳導(dǎo)層63形成且覆在主表面18上。作為舉例，形成阻擋結(jié)構(gòu)，如鈦/ 氮化鈦，接著形成包括鋁或鋁合金的層。然后，釆用常規(guī)的光刻和蝕 刻工藝在傳導(dǎo)層形成圖案以形成如圖l所示的源極接觸層63。在一個 實施方案中，利用的是覆在源接觸層63上的最終的鈍化層，且該最終 的鈍化層包括淀積氧化物、淀積氮化物或其組合。接著將器件10變薄， 形成接觸襯底12的漏極接觸層13,就像如圖1所示以及結(jié)合圖1進(jìn) 一步描述的。圖9根據(jù)本發(fā)明的可替代的實施方案顯示了在制造的中間步驟， 電荷補償槽結(jié)構(gòu)器件101的放大的部分剖視圖。除了在器件101中， 在生長層24、 26和/或27時采用改進(jìn)的外延生長法法，器件101類似 于器件IO。例如，在生長這些層中的一個或更多個的過程中，利用非 選擇性的外延生長來形成覆在電介質(zhì)層71、 44和40上的多晶半導(dǎo)體 層或多于一個的多晶半導(dǎo)體層114。作為舉例，多晶半導(dǎo)體層113包 括多晶硅層，且用于為器件101的其他特征提供傳導(dǎo)結(jié)構(gòu)或電阻結(jié)構(gòu)， 如柵極饋電(gate feed)、電阻、電容板等等。根據(jù)期望的厚度，在 合適的生長階段(即，在層24、 26和/或27的生長過程中)，形成層 113。也就是說，如果期望較厚的多晶層，那么形成帶層24的層113。 如果期望較薄的多晶層，那么形成帶層26或27的層113。作為舉例，在形成層24、 26和/或27的過程中，采用下面的生
長條件形成層113。首先，利用硅烷源氣體生長非選擇性的薄外延層， 這形成了覆在電介質(zhì)材料上的多晶體晶種層以及槽1200內(nèi)的暴露的 單晶半導(dǎo)體材料上的單晶層。在一個實施方案中，HC1不與硅烷源氣 體一起使用。接著，采用結(jié)合圖4和5描述的工藝條件，利用二氯二 氫烷源氣體形成槽區(qū)內(nèi)其余的單晶半導(dǎo)體層。在此步驟中，多晶層113 的厚度也增大。本發(fā)明的方法提供了可完全重復(fù)進(jìn)行的單晶外延生長，具有整個 晶片上不到+/-5%的低的厚度變化、約4-5%的電荷平衡控制以及 約1 - 2 %內(nèi)的電荷乾準(zhǔn)確性(charge targeting accuracy)。這些特征 在制造有成本效益的電荷補償器件中是關(guān)鍵的?？傊呀?jīng)描述了一種制造具有深槽電荷補償結(jié)構(gòu)的半導(dǎo)體器件 的方法。此方法包括在半導(dǎo)體材料的主體內(nèi)形成槽，然后在槽內(nèi)生長 或淀積多個單晶半導(dǎo)體層。在生長第一單晶半導(dǎo)體層之前，采用降低 溫度的氫清洗步驟以減少底切效應(yīng)并改進(jìn)結(jié)構(gòu)的生長特性。在形成摻 雜的單晶半導(dǎo)體層的其中一個之后，采用短暫的凈化步驟以改進(jìn)對層的摻雜分布的控制。在一個實施方案中，利用源氣體的混合物來選擇 性地和非選擇性地形成槽結(jié)構(gòu)的部分。雖然已經(jīng)參考本發(fā)明的具體實施方案，描述和說明了本發(fā)明，但 并不期望本發(fā)明被限制到這些示例性的實施方案中。例如，此方法可以用于形成包括硅/碳、硅/鍺、硅/碳/鍺、砷化鎵、磷化銦以及其他材 料的其他半導(dǎo)體。本領(lǐng)域的技術(shù)人員將認(rèn)識到所做的改變和變化并不 背離本發(fā)明的主旨。因此，本發(fā)明旨在包括所有落入所附權(quán)利要求的 本發(fā)明范圍內(nèi)的修改和變化。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，包括步驟提供具有第一主表面的半導(dǎo)體材料的區(qū)、覆在所述第一主表面上的電介質(zhì)區(qū)以及在所述半導(dǎo)體材料的區(qū)內(nèi)形成的槽；在從約1000攝氏度到小于約1100攝氏度的溫度范圍內(nèi)，將所述槽的表面暴露于氫解吸附過程；以及形成覆在所述槽的所述表面上的多個單晶半導(dǎo)體層。
2. 如權(quán)利要求1所述的方法，其中所述暴露的步驟包括在小于 約540kgf/m2的減小的壓力下暴露所述表面，且其中所述暴露的步驟 包括將所述表面暴露于所述氫解吸附過程小于約60秒的時間。
3. 如權(quán)利要求1所述的方法，其中所述形成多個單晶半導(dǎo)體層 的步驟包括利用二氯二氫硅源氣體選擇性地形成至少 一層單晶半導(dǎo)體 層。
4. 如權(quán)利要求1所述的方法，其中所述形成多個單晶半導(dǎo)體層 的步驟包括形成槽電荷補償結(jié)構(gòu)。
5. 如權(quán)利要求4所述的方法，還包括步驟 在所述半導(dǎo)體材料的區(qū)內(nèi)形成主體區(qū)； 在所述主體區(qū)形成源極區(qū)且與電荷補償槽結(jié)構(gòu)橫向分隔開； 在所述源極區(qū)和所述電荷補償槽結(jié)構(gòu)之間形成柵極結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)包括傳導(dǎo)柵極區(qū)，所述傳導(dǎo)柵極區(qū)被設(shè)置成當(dāng)所述器件工 作時，在所述主體區(qū)內(nèi)形成溝道區(qū)；以及形成在所述電荷補償槽結(jié)構(gòu)的上部部分形成的溝道連接區(qū)，其被 設(shè)置成當(dāng)所述器件工作時，將所述溝道區(qū)電連接到槽補償區(qū)。
6. 如權(quán)利要求1所述的方法，其中所述形成多個單晶半導(dǎo)體層的步驟包括步驟選擇性地形成覆在所述槽的側(cè)壁和下表面上的第一傳導(dǎo)類型的 第一單晶半導(dǎo)體層；形成覆在所述第一單晶半導(dǎo)體層上的第一緩沖層，其中當(dāng)?shù)矸e時，所述第一緩沖層的摻雜濃度比所述第一單晶半導(dǎo)體層的摻雜濃度低；以及形成覆在所述第一緩沖層上的第二且相反傳導(dǎo)類型的第二單晶 半導(dǎo)體層。
7. —種形成半導(dǎo)體器件的方法，包括步驟 提供具有第一主表面的半導(dǎo)體材料的區(qū)、覆在所述第一主表面上的電介質(zhì)區(qū)以及形成在所述半導(dǎo)體材料的區(qū)內(nèi)的槽；在小于約1100攝氏度的溫度、在減小的壓力下將所述槽的表面 暴露于氫解吸附過程；以及形成覆在所述槽的所述表面上的多個單晶半導(dǎo)體層，其中至少兩 個層包括相反的傳導(dǎo)類型，且其中有本征層將所述至少兩個層分隔開。
8. 如權(quán)利要求7所述的方法，其中所述形成多個單晶半導(dǎo)體層 的步驟包括選擇性地形成所述至少兩個層中的至少 一個。
9. 一種形成具有槽電荷補償區(qū)的半導(dǎo)體器件的方法，包括步驟 提供具有第一主表面的半導(dǎo)體材料的主體； 在所述半導(dǎo)體材料的主體內(nèi)形成槽，所述槽從所述第一主表面延伸，其中所述槽的長寬比從約10: 1 (深度對寬度)到約30: 1;在氫存在下、在減小的壓力下，將所述槽的表面暴露于小于約 1100攝氏度的溫度；形成覆在所述槽的所述表面上的第一單晶半導(dǎo)體層，其中所述第 一單晶半導(dǎo)體層具有第一傳導(dǎo)類型；形成覆在所述第一單晶半導(dǎo)體層上的第一緩沖層，其中所述第一 緩沖層的摻雜濃度比所述第一單晶半導(dǎo)體層的摻雜濃度小至少一個數(shù) 量級；將所述半導(dǎo)體材料的主體暴露在升高的溫度下以將來自所述第一半導(dǎo)體層的摻雜劑重新分配進(jìn)所述半導(dǎo)體材料的主體內(nèi)；形成覆在所述第一緩沖層上的第二緩沖層；以及形成覆在所述第二緩沖層上的第二單晶半導(dǎo)體層，其中所述第二 單晶半導(dǎo)體層包括與所述第一傳導(dǎo)類型相反的第二傳導(dǎo)類型。
10.如權(quán)利要求9所述的方法，其中所述暴露表面的步驟包括將 所述表面暴露在從約1000攝氏度到約1100攝氏度的溫度范圍和小于 約540kgf/n^的壓力下小于約60秒的時間。
全文摘要
在一個實施方案中，形成具有槽電荷補償結(jié)構(gòu)的半導(dǎo)體器件的方法包括將槽側(cè)壁暴露于降低溫度的氫解吸附法以改進(jìn)單晶體半導(dǎo)體層的形成。
文檔編號H01L21/02GK101154567SQ20071014893
公開日2008年4月2日 申請日期2007年9月12日 優(yōu)先權(quán)日2006年9月28日
發(fā)明者小約翰·M.·帕西, 屠尚惠, 戈登·M.·格里瓦納 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司