專利名稱：：改善高壓產(chǎn)品sram功能和準(zhǔn)備電壓不合格問題的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法。
背景技術(shù)：
：在半導(dǎo)體制造領(lǐng)域，當(dāng)制造電子產(chǎn)品的驅(qū)動器芯片時，如果用傳統(tǒng)的IC封裝技術(shù)封裝這類芯片會造成芯片體積大、重量重。為了制造出符合業(yè)界要求的驅(qū)動器芯片，現(xiàn)有技術(shù)都是采用在硅芯片的壓焊塊上制作凸點(diǎn)(Topmetal)作為引出端。在制造過程中，使用0.35um的高壓制造靜態(tài)隨機(jī)存儲器(Staticrandomaccessmemory,以下簡稱SRAM)時會出現(xiàn)SRAM功能及準(zhǔn)備電壓不合格的情況。出現(xiàn)這種現(xiàn)象的原因如下現(xiàn)有技術(shù)中，為了防止元件被大氣污染，并保護(hù)TopMetal以防止Topmetal被刮傷，因此都采用在Topmetal上覆蓋一鈍化層(Passivation)。該鈍化層都是采用的磷硅玻璃PSG+氮化硅SiN，一般來說是PSG5KA+SiN7KA，即5000埃的PSG及7000埃的SiN。采用上述鈍化層，鈍化層與Topmetal底部的交界處會出現(xiàn)細(xì)小的裂縫。圖l示出了鈍化層l(Passivation)、金屬層間介電質(zhì)層3(Inter-MetalDielectric,簡稱IMD)、凸點(diǎn)2(Topmetal)、金屬連接孔4(MVIA)之間的關(guān)系。其中鈍化層l是由磷硅玻璃PSG5K+氮化硅SiN7K制成，為了便于理解和更直觀的觀察，拍攝了如圖1和圖2的實際使用狀態(tài)照片。在圖1和圖2中可以清楚地看到鈍化層1無法完全覆蓋鈍化層1與凸點(diǎn)2之間的縫隙5。圖2中可以清楚的看出，每個鈍化層1與凸點(diǎn)2之間的縫隙5都未被覆蓋。這種縫隙5的存在就會導(dǎo)致在其后的凸焊點(diǎn)(bump)制造過程中使用的過氧化氫H2O2會沿著上述的縫隙進(jìn)入金屬連接孔4中，并與金屬連接孔4中的鎢進(jìn)行反應(yīng)。這樣會造成凸點(diǎn)2的對準(zhǔn)-蝕刻窗口變窄，導(dǎo)致偏移(AAshift)和Topmetal尺寸變小，都會加劇金屬連接孔4中鎢被掏空的風(fēng)險。
發(fā)明內(nèi)容針對現(xiàn)有技術(shù)中存在的缺陷和不足，本發(fā)明的目的是提出一種改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，使鈍化層與Topmetal的之間處不會出現(xiàn)縫隙，以降低次品率。為了達(dá)到上述目的，本發(fā)明提出了一種改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，包括在硅晶片表面設(shè)置一鈍化層；其特征在于，該鈍化層由SRO即富含硅的氧化硅SiO、PETEOS即用四乙基硅為原料經(jīng)過化學(xué)氣相沉積生成的氧化硅、SiN即氮化硅制成。其中，所述的SRO厚度為2KA。其中，所述的PETEOS厚度為4KA。其中，所述的SiN厚度為7KA。其中，所述的SiO中X《2。本發(fā)明針對現(xiàn)有技術(shù)中由磷硅玻璃PSG和氮化硅SiN組成的鈍化層不能完全覆蓋住凸點(diǎn)T叩metal，導(dǎo)致在后續(xù)的凸焊點(diǎn)(bump)制造過程中過氧化氫會從縫隙進(jìn)入MVIA的問題，本發(fā)明提出了一種改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，設(shè)置一個由SRO、PETEOS、SiN組成的鈍化層，使用SRO和PETEOS代替現(xiàn)有技術(shù)中的磷硅玻璃PSG，由于SRO和PETEOS具有更好的階梯覆蓋能力，能夠完全覆蓋凸點(diǎn)Topmetal底部與鈍化層passivation交界處，降低了次品率。圖l為采用現(xiàn)有方法后鈍化層與凸點(diǎn)之間存在縫隙的示意圖；圖2為圖1中鈍化層的剖視放大圖；圖3為利用本發(fā)明的方法制成的鈍化層的剖視放大圖。具體實施例方式下面根據(jù)附圖對本發(fā)明做進(jìn)一步說明。本發(fā)明優(yōu)選實施例中，設(shè)置一個由SRO、PETEOS、SiN組成的鈍化層。本發(fā)明優(yōu)選實施例使用的SRO為富含硅的二氧化硅，PETEOS為用四乙基硅為原料經(jīng)過化學(xué)氣相沉積生成的二氧化硅。使用SRO和PETEOS代替現(xiàn)有技術(shù)中的磷硅玻璃PSG，由于SRO和PETEOS具有更好的階梯覆蓋能力，如圖3所示，能夠完全覆蓋凸點(diǎn)2底部與鈍化層1交界處。其中，作為優(yōu)選，鈍化層結(jié)構(gòu)可以采用SR02K+PETEOS4K+SiN7K，艮P2000埃厚的SRO+4000埃厚的PETEOS+7000埃厚的SiN。采用上述結(jié)構(gòu)的鈍化層passivation在實際使用中如圖3所示，可以清楚的看到鈍化層1與凸點(diǎn)2之間沒有縫隙，能夠阻擋后段BUMP制程中使用的/Z,C^對MVIA中的鎢的影響。下表中對現(xiàn)有技術(shù)和本發(fā)明優(yōu)選實施例的鈍化層進(jìn)行對比:<table>tableseeoriginaldocumentpage5</column></row><table>表l由上述表l可以看出，本發(fā)明提出的方法，可以極大的提高成品率。當(dāng)然，采用上述優(yōu)選技術(shù)方案只是為了便于理解而對本發(fā)明的舉例說明，本發(fā)明還可有其他實施例，本發(fā)明的保護(hù)范圍并不限于此。在不背離本發(fā)明精神及其實質(zhì)的情況下，所屬
技術(shù)領(lǐng)域：
的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明的權(quán)利要求的保護(hù)范圍。權(quán)利要求1、一種改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，包括在硅晶片表面設(shè)置一鈍化層；其特征在于，該鈍化層由SRO即富含硅的氧化硅SiOx、PETEOS即用四乙基硅為原料經(jīng)過化學(xué)氣相沉積生成的氧化硅、SiN即氮化硅制成。2、根據(jù)權(quán)利要求1所述的改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，其特征在于，所述SRO厚度為2KA。3、根據(jù)權(quán)利要求1所述的改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，其特征在于，所述PETEOS厚度為4KA。4、根據(jù)權(quán)利要求1所述的改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，其特征在于，所述SiN厚度為7KA。5、根據(jù)權(quán)利要求14任一項所述的改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，其特征在于，所述的Si中X《2。全文摘要本發(fā)明一種改善高壓產(chǎn)品SRAM功能和準(zhǔn)備電壓不合格問題的方法，針對現(xiàn)有技術(shù)中采用磷硅玻璃和氮化硅制成的鈍化層，在凸點(diǎn)底部與鈍化層交界處會產(chǎn)生縫隙的問題而設(shè)計，使用SRO、PETOS、SiN制造鈍化層。在實際試驗中，本發(fā)明提出的方法，能夠很好的覆蓋凸點(diǎn)底部與鈍化層交界處，降低出現(xiàn)縫隙的幾率，提高了產(chǎn)品的成品率。文檔編號H01L27/11GK101364601SQ200710143568公開日2009年2月11日申請日期2007年8月9日優(yōu)先權(quán)日2007年8月9日發(fā)明者吳棟華,嫻翟,陳建維申請人:和艦科技(蘇州)有限公司