專利名稱：半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件結(jié)構(gòu)，特別涉及將多個(gè)晶圓接合，以形成堆 疊晶圓結(jié)構(gòu)的技術(shù)。
背景技術(shù)：
用于電子元件的半導(dǎo)體芯片包括接合于載體或襯底的半導(dǎo)體裸片。為增加半導(dǎo)體芯片的密度和功能，現(xiàn)在致力于發(fā)展三維集成電路(3D-IC)。 一般來 說，三維集成電路包括多個(gè)彼此堆疊的半導(dǎo)體裸片，例如半導(dǎo)體裸片堆疊于 另一半導(dǎo)體裸片的頂部。電連接結(jié)構(gòu)將堆疊半導(dǎo)體裸片的接觸墊，電性耦接 至外部連接。堆疊的半導(dǎo)體裸片可有不同的功能，或其僅用于增加單一功能 (例如存儲(chǔ))的密度。一般來說，制作三維集成電路包括以下步驟將形成有多個(gè)裸片的第一晶圓接合至第二晶圓(第二晶圓也形成有多個(gè)裸片)。晶圓間彼此對(duì)準(zhǔn)，如此 晶圓的裸片對(duì)準(zhǔn)于另一晶圓的裸片。如上所述，晶圓的裸片可有不同的功能， 或用于增加單一功能(例如存儲(chǔ))的密度。在接合之后， 一般會(huì)進(jìn)行薄化工藝， 經(jīng)由暴露穿過晶圓的電性耦接至下晶圓的插塞，形成電連接。然而，在薄化 工藝中，由于晶圓的邊緣并未支撐，晶圓常常破裂或缺角。以下公開晶圓薄化工藝中，防止破裂和缺角的方法 一方法為沿著要進(jìn) 行薄化的晶圓周邊蝕刻出凹口；另一方法為以切割工藝割除要進(jìn)行薄化的晶圓的邊緣，之后再薄化此晶圓。然而，上述方法會(huì)減小晶圓的尺寸，且常會(huì) 增加工藝時(shí)間。更甚者，上述方法需要特別的機(jī)臺(tái)，而可能與一些產(chǎn)品的工 藝無法整合。發(fā)明內(nèi)容根據(jù)上述問題，本發(fā)明提供一種形成堆疊晶圓結(jié)構(gòu)的方法。 本發(fā)明提供一種半導(dǎo)體元件的制造方法。首先，將第一晶圓接合至第二晶圓，其中在接合后，第一晶圓和第二晶圓間的外緣的未填滿區(qū)域定義第一 間隙。接著，于第一間隙中提供密封層，密封層至少部分填滿第一間隙。后 續(xù)，在提供密封層后，薄化第二晶圓，其中薄化步驟在至少部分位于密封層 上的第二晶圓上進(jìn)行。根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述薄化步驟暴露至少部分 所述密封層。根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述密封層延伸至所述第一 晶圓和所述第二晶圓的外緣。根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述薄化步驟至少部分為研 磨、濕式磨光、干式磨光、等離子蝕刻或濕蝕刻工藝。根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中提供所述密封層的步驟包 括提供旋轉(zhuǎn)平臺(tái)；將接合的所述第一晶圓和所述第二晶圓放置于所述旋轉(zhuǎn)平臺(tái)上；提供固定注射器，將其放在適當(dāng)位置以沿著所述第一晶圓和所述第 二晶圓間的外緣注射材料；及在接合的所述第一晶圓和所述第二晶圓旋轉(zhuǎn) 時(shí)，以所述固定注射器注射形成所述密封層。根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述第二晶圓包括多個(gè)深插 塞，電性耦接至所述第一晶圓上的對(duì)應(yīng)的電接觸，所述薄化工藝至少部分暴 露所述多個(gè)深插塞。本發(fā)明提供一種半導(dǎo)體元件的制造方法。首先，提供具有非垂直邊緣的 第一晶圓和第二晶圓。接著，將第一晶圓和第二晶圓接合，以于第一晶圓和 第二晶圓的非垂直邊緣間形成第一間隙。其后，提供支撐材料于至少部分第 一間隙中，薄化第一晶圓，使至少位于支撐材料上的部分第一晶圓薄化。根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，其中所述支撐材料延伸至所述第 一晶圓和所述第二晶圓的外緣。根據(jù)本發(fā)明的半導(dǎo)體元件的制造方法，還包括在薄化所述第一晶圓后， 將第三晶圓接合至所述第一晶圓，其中所述第三晶圓和所述第一晶圓的外緣 有第二間隙；在至少部分所述第二間隙中提供另一支撐材料；及薄化所述第 三晶圓，使至少位于所述另一支撐材料上的部分所述第三晶圓薄化。本發(fā)明提供一種半導(dǎo)體元件的制造方法。首先，提供具有第一組接觸的 第一晶圓，提供具有第二組接觸的第二晶圓，其中第二組接觸耦接至多個(gè)穿硅插塞，穿硅插塞延伸至少部分穿過第二晶圓。接著，將第一晶圓接合至第 二晶圓，以使第一組接觸電性耦接第二組接觸的對(duì)應(yīng)接觸。其后，在第一晶 圓和第二晶圓的間隙中填入支撐材料。接下來，薄化第二晶圓，暴露上述穿
附f
l諷叨


圖1-圖5公開本發(fā)明實(shí)施例接合第一晶圓和第二晶圓的方法。 圖6公開本發(fā)明實(shí)施例包括5個(gè)晶圓的堆疊晶圓結(jié)構(gòu)。
其中，附圖標(biāo)記說明如下 104 第一晶圓；
110 第一半導(dǎo)體襯底;
114 第一內(nèi)連接層；
118~接觸；
122~穿硅插塞；
312~邊緣/晶圓邊緣；
420 平臺(tái)；
510 研磨器；
106 第二晶圓； 112 第二半導(dǎo)體襯底； 116 第二內(nèi)連接層； 120 介電層； 310~粘著層； 410 密封層； 422 注射器； 610~晶圓；
614 晶
具體實(shí)施例方式
以下詳細(xì)討論本發(fā)明較佳實(shí)施例的制造和使用，然而，根據(jù)本發(fā)明的概 念，其可包括或運(yùn)用于更廣泛的技術(shù)范圍。須注意的是，實(shí)施例僅用以公開 本發(fā)明制造和使用的特定方法，并不用以限定本發(fā)明。
首先，請(qǐng)參照?qǐng)D1，圖中根據(jù)本發(fā)明一個(gè)實(shí)施例，將分隔的第一晶圓104 和第二晶圓106接合。第一晶圓104和第二晶圓106分別包括第一半導(dǎo)體襯 底IIO和第二半導(dǎo)體襯底112，半導(dǎo)體襯底上形成電路(未示出)。第一半導(dǎo) 體襯底IIO和第二半導(dǎo)體襯底112都可包括硅塊材、摻雜或未摻雜的半導(dǎo)體 層，或絕緣層上有硅(SOI)的有源層， 一般來說，絕緣層上有硅(SOI)包括形 成于絕緣層上的例如硅的半導(dǎo)體層，絕緣層可例如是掩埋式氧化物層(buried oxide，可簡(jiǎn)稱BOX)或氧化硅層。絕緣層設(shè)置于例如硅或玻璃的襯底上。另外，本實(shí)施例也可使用其它的襯底，例如復(fù)合層或漸進(jìn)(gradient)襯底。
形成于襯底上的電路可以適用特定功能的任何形式的電路。在一個(gè)實(shí)施 例中，電路包括形成于襯底上的電子元件，其中電子元件上設(shè)置有一層或多 層絕緣層。金屬層可形成于絕緣層間，以于電子元件間傳送電信號(hào)，電子元 件也可形成于一層或是多層介電層上。
舉例來說，電路可包括各種的N型金屬氧化物半導(dǎo)體(NMOS)或P型金 屬氧化物半導(dǎo)體(PMOS)元件，其可內(nèi)連接例如晶體管、電容器、電阻、二極 管、光二極管、融絲或類似的元件，以提供一個(gè)或多個(gè)功能結(jié)構(gòu)。上述功能 結(jié)構(gòu)包括存儲(chǔ)結(jié)構(gòu)、處理結(jié)構(gòu)、感測(cè)器、放大器、輸入/輸出電路或類似的結(jié) 構(gòu)。本領(lǐng)域技術(shù)人員可了解上述的范例僅用以公開本發(fā)明，并不用以限定本 發(fā)明，本發(fā)明可使用特定應(yīng)用的其它電路。
第一晶圓104和第二晶圓106上分別形成有第一內(nèi)連接層114和第二內(nèi) 連接層116。第一內(nèi)連接層114和第二內(nèi)連接層116都包括形成于一個(gè)或多 個(gè)介電層120的接觸118。 一般來說，介電層120可由以下材料所組成低 介電材料、氧化硅、磷玻璃、硼玻璃、氟化硅玻璃或類似的物質(zhì)。介電層120 以采用技藝所熟知的方法形成，在一個(gè)實(shí)施例中，介電層120為化學(xué)氣相沉 積的氧化物，其中前趨物使用西乙氧基硅烷(TEOS)和氧。但本發(fā)明不限于此， 本發(fā)明可采用其它的方法形成介電層。請(qǐng)注意，上述每個(gè)介電層120中，另 外還可包括多個(gè)介電層，而在介電層中能形成有蝕刻停止層。
本實(shí)施例可采用任何適合的工藝(例如光刻和蝕刻技術(shù))于介電層120中 形成接觸118。光刻技術(shù)通常包括以下步驟沉積光致抗蝕劑材料，接著對(duì) 光致抗蝕劑材料曝光和顯影，以暴露部分欲移除的介電層120。剩余的光致 抗蝕劑材料保護(hù)其下的結(jié)構(gòu)，防止后續(xù)工藝(例如蝕刻)造成刻化。在一個(gè)較 佳實(shí)施例中，本發(fā)明使用光致抗蝕劑材料產(chǎn)生圖案掩模，以定義接觸118。 蝕刻工藝可以是等向性或非等向性蝕刻工藝，本實(shí)施例較佳采用非等向性干 蝕刻工藝，在蝕刻工藝后，可移除任何剩余的光致抗蝕劑材料。本實(shí)施例可 使用單鑲嵌或雙鑲嵌工藝形成接觸118。
接觸118可由任何適合的導(dǎo)電材料形成，其以采用高導(dǎo)電性材料、低電 阻的金屬、元素金屬(elemental mental)、過渡金屬或類似的物質(zhì)較佳。更甚 者，接觸118可包括阻障層和/或粘著層，以避免擴(kuò)散，且于接觸118和介電層120間提供較佳的粘著。本實(shí)施例可使用化學(xué)機(jī)械研磨工藝，平坦化第一
晶圓104和第二晶圓106的表面。
請(qǐng)注意在圖l所示的實(shí)施例中，形成于第一晶圓104上的接觸118可連 接任何形式的半導(dǎo)體結(jié)構(gòu)(未示出)，例如晶體管、電容器、電阻或類似的半 導(dǎo)體結(jié)構(gòu)。此外，接觸118也可連接中間接觸點(diǎn)，例如金屬連接或類似的結(jié) 構(gòu)。
圖1還公開了形成于第二半導(dǎo)體襯底112中的穿硅插塞(through-silicon vias，以下可簡(jiǎn)稱TSV)122。穿硅插塞(TSV)122可由任何適合的導(dǎo)電材料形 成，其較佳是由高導(dǎo)電材料、低電阻的金屬、元素金屬(elemental mental)、 過渡金屬或類似的物質(zhì)所組成。在一個(gè)實(shí)施例中，穿硅插塞填入銅、鎢或類 似的物質(zhì)。穿硅插塞122電性耦接第二晶圓106上的對(duì)應(yīng)的接觸118，在以 下的描述中，第二晶圓106將會(huì)進(jìn)行薄化，因此暴露出穿硅插塞122。據(jù)此， 在第二晶圓106的另一側(cè)形成第一晶圓104的電接觸。
圖2公開本發(fā)明一個(gè)實(shí)施例在進(jìn)行接合步驟后，第一晶圓104和第二晶 圓106的剖面圖。接合步驟可使用任何特殊應(yīng)用的接合工藝和材料。舉例來 說，可進(jìn)行直接接合、金屬擴(kuò)散接合、陽極接合、氧化擴(kuò)散接合或類似的接 合方法。在一個(gè)實(shí)施例中，接合材料采用導(dǎo)電金屬或金屬合金，例如Cu、 W、 CuSn、 AuSn、 InAu、 PbSn或類似的物質(zhì)作為接合材料，以直接將第一晶圓 104的接觸接合至第二晶圓106的對(duì)應(yīng)接觸。在另一實(shí)施例中，接合材料使 用聚合物，例如苯并環(huán)丁烯(BCB)、環(huán)氧化物、有機(jī)膠(organicglue)或類似的 物質(zhì)。在此實(shí)施例中，接合材料接合第一晶圓104和/或第二晶圓106的介電 層120。
圖3公開本發(fā)明一個(gè)實(shí)施例在進(jìn)行上述接合步驟后，第一晶圓104和第 二晶圓106的示意圖，其顯示較大的區(qū)域。在圖3中，接合工藝以粘著層310 表示。然而，本領(lǐng)域技術(shù)人員可了解此為接合步驟簡(jiǎn)潔的表示方式，且實(shí)際 上的接合機(jī)制可依應(yīng)用、材料、形狀、尺寸和類似的要素變化。
圖3也公開第一晶圓104和第二晶圓106的邊緣312為非正交、斜面或 圓形的。因此，第二晶圓106的邊緣312并未被第一晶圓104的邊緣支撐， 而在第二晶圓106進(jìn)行薄化工藝時(shí)，可能產(chǎn)生破裂。
圖4a公開本發(fā)明一個(gè)實(shí)施例在晶圓邊緣312形成密封層410后，圖3的第一晶圓104和第二晶圓106的示意圖，且較佳密封層410包括真空中固 化形成的高耐熱材料。為方便說明，密封層410公開為單一層，但其可為包 含不同材料的層。密封層410的組成材料可包括聚合物、苯并環(huán)丁烯(BCB)、 旋轉(zhuǎn)玻璃、氧化硅、氮化硅、氮氧化硅、其它有機(jī)材料、其它含硅材料、其 它高熱穩(wěn)定聚合物和/或類似的物質(zhì)。
密封層410可由任何適合的方法形成，例如注射法、散布法、印刷法或 其它涂布方法。在圖4b的實(shí)施例中，第一晶圓104和第二晶圓106彼此接 合，且放置于旋轉(zhuǎn)平臺(tái)420上。固定的注射器422放在適當(dāng)位置，如此在平 臺(tái)420旋轉(zhuǎn)時(shí)，可沿著第一晶圓104和第二晶圓106間的邊緣312形成密封 層410。第一晶圓104和第二晶圓106的旋轉(zhuǎn)可幫助沿著晶圓邊緣312，形 成密封層410且使其平滑。
如圖4a所示，在一個(gè)實(shí)施例中，密封層410大體上延伸至第一晶圓104 和第二晶圓106的最外緣。然而，本領(lǐng)域技術(shù)人員可了解密封層410的功能 之一是在后續(xù)薄化工藝中，提供第二晶圓106結(jié)構(gòu)支撐，因此，密封層410 延伸至第一晶圓104和第二晶圓106的最外緣并非必須，其依晶圓邊緣312 的形狀、晶圓厚度、薄化量、欲形成輪廓、材料和類似的因素決定。在一個(gè) 實(shí)施例中，形成密封層410時(shí)，可進(jìn)行固化工藝，移除任何氣泡(可于真空 中進(jìn)行)。
圖5公開本發(fā)明一個(gè)實(shí)施例在進(jìn)行薄化工藝后，第一晶圓104和第二晶 圓106的剖面圖。在圖5的實(shí)施例中，薄化工藝包括研磨工藝，使用研磨器 510減少第二晶圓106的厚度。本領(lǐng)域技術(shù)人員可了解本發(fā)明可采用其它薄 化工藝，例如包括濕式磨光(如化學(xué)機(jī)械研磨CMP)和干式磨光的研磨工藝、 等離子蝕刻工藝、濕蝕刻工藝或類似的技術(shù)。
請(qǐng)注意，薄化工藝暴露穿硅插塞122 (請(qǐng)參照?qǐng)D1)，因此，穿硅插塞穿 過第二晶圓106電連接位于第一晶圓104上的電路。本領(lǐng)域技術(shù)人員可了解 密封層410在薄化工藝中提供晶圓邊緣312額外的支撐，因而避免或減少破 裂或缺角，據(jù)此可提升合格率、減少成本和增加收益。
圖6公開本發(fā)明另一實(shí)施例，其將上述的工藝重復(fù)數(shù)次，以形成包括3 個(gè)或更多晶圓的堆疊晶圓結(jié)構(gòu)。在圖6所公開的實(shí)施例中，堆疊晶圓結(jié)構(gòu)包 括5個(gè)晶圓，其中晶圓104和106對(duì)應(yīng)到圖1-圖5的晶圓，晶圓610-614代表可使用以上圖l-圖5討論的類似工藝，堆疊于第二晶圓106表面額外的晶 圓。
以上提供的實(shí)施例用以描述本發(fā)明不同的技術(shù)特征，但根據(jù)本發(fā)明的概 念，其可包括或運(yùn)用于更廣泛的技術(shù)范圍。須注意的是，實(shí)施例僅用以公開 本發(fā)明工藝、裝置、組成、制造和使用的特定方法，并不用以限定本發(fā)明， 任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的變化 與修改。因此，本發(fā)明的保護(hù)范圍，當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件的制造方法，包括將第一晶圓接合至第二晶圓，其中在接合后，所述第一晶圓和所述第二晶圓間的外緣的未填滿區(qū)域定義第一間隙；在所述第一間隙中提供密封層，所述密封層至少部分填滿所述第一間隙；及在提供所述密封層后，薄化所述第二晶圓，其中所述薄化步驟在至少部分位于所述密封層上的第二晶圓上進(jìn)行。
2. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述薄化步驟暴露 至少部分所述密封層。
3. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述密封層延伸至 所述第一晶圓和所述第二晶圓的外緣。
4. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述薄化步驟至少 部分為研磨、濕式磨光、干式磨光、等離子蝕刻或濕蝕刻工藝。
5. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中提供所述密封層的 步驟包括提供旋轉(zhuǎn)平臺(tái)；將接合的所述第一晶圓和所述第二晶圓放置于所述旋轉(zhuǎn)平臺(tái)上； 提供固定注射器，將其放在適當(dāng)位置以沿著所述第一晶圓和所述第二晶圓間的外緣注射材料；及在接合的所述第一晶圓和所述第二晶圓旋轉(zhuǎn)時(shí)，以所述固定注射器注射形成所述密封層。
6. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中所述第二晶圓包括 多個(gè)深插塞，電性耦接至所述第一晶圓上的對(duì)應(yīng)的電接觸，所述薄化工藝至 少部分暴露所述多個(gè)深插塞。
7. —種半導(dǎo)體元件的制造方法，包括 提供第一晶圓，所述第一晶圓具有非垂直的邊緣； 提供第二晶圓，所述第二晶圓具有非垂直的邊緣；將所述第一晶圓和所述第二晶圓接合，以于所述第一晶圓和所述第二晶 圓的非垂直邊緣間形成第一間隙；在至少部分所述第一間隙中提供支撐材料；及薄化所述第一晶圓，使至少位于所述支撐材料上的部分所述第一晶圓薄化。
8. 如權(quán)利要求7所述的半導(dǎo)體元件的制造方法，其中所述支撐材料延伸 至所述第一晶圓和所述第二晶圓的外緣。
9. 如權(quán)利要求7所述的半導(dǎo)體元件的制造方法，還包括在薄化所述第一晶圓后，將第三晶圓接合至所述第一晶圓，其中所述第 三晶圓和所述第一 晶圓的外緣有第二間隙；在至少部分所述第二間隙中提供另一支撐材料；及 薄化所述第三晶圓，使至少位于所述另一支撐材料上的部分所述第三晶 圓薄化。
10. —種半導(dǎo)體元件的制造方法，包括 提供第一晶圓，具有第一組接觸；提供第二晶圓，具有第二組接觸，所述第二組接觸耦接至多個(gè)穿硅插塞， 所述些穿硅插塞延伸至少部分穿過所述第二晶圓；將所述第一晶圓接合至所述第二晶圓，以使所述第一組接觸電性耦接所 述第二組接觸的對(duì)應(yīng)接觸；在所述第一 晶圓和所述第二晶圓的間隙中填入支撐材料；及薄化所述第二晶圓，暴露所述多個(gè)穿硅插塞。
全文摘要
一種半導(dǎo)體元件的制造方法。首先，將第一晶圓接合至第二晶圓。接著，沿著第一晶圓和第二晶圓間的外緣的未填滿區(qū)域填入填充材料，其中填充材料在薄化和傳送工藝中，沿著邊緣提供支撐，以減少碎裂或缺角，可對(duì)填充材料進(jìn)行固化，以減少施加填充材料產(chǎn)生的氣泡。接著，可通過研磨工藝、等離子蝕刻工藝、濕蝕刻工藝或類似的技術(shù)薄化第二晶圓。在一些實(shí)施例中，可重復(fù)上述步驟數(shù)次，以形成包括三個(gè)或更多晶圓的堆疊晶圓結(jié)構(gòu)。根據(jù)本發(fā)明的半導(dǎo)體元件制造方法能夠避免或減少破裂或缺角，據(jù)此可提升合格率、減少成本和增加收益。
文檔編號(hào)H01L21/02GK101295653SQ20071014175
公開日2008年10月29日 申請(qǐng)日期2007年8月21日 優(yōu)先權(quán)日2007年4月25日
發(fā)明者余振華, 吳文進(jìn), 楊固峰, 邱文智 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司