技術(shù)編號：7234181
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種半導(dǎo)體元件結(jié)構(gòu)，特別涉及將多個晶圓接合，以形成堆 疊晶圓結(jié)構(gòu)的技術(shù)。背景技術(shù)用于電子元件的半導(dǎo)體芯片包括接合于載體或襯底的半導(dǎo)體裸片。為增加半導(dǎo)體芯片的密度和功能，現(xiàn)在致力于發(fā)展三維集成電路(3D-IC)。 一般來 說，三維集成電路包括多個彼此堆疊的半導(dǎo)體裸片，例如半導(dǎo)體裸片堆疊于 另一半導(dǎo)體裸片的頂部。電連接結(jié)構(gòu)將堆疊半導(dǎo)體裸片的接觸墊，電性耦接 至外部連接。堆疊的半導(dǎo)體裸片可有不同的功能，或其僅用于增加單一功能 (例如存儲)的密度。一般來...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。