專利名稱：半導(dǎo)體封裝、及系統(tǒng)級封裝模塊的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路封裝，特別是涉及一種系統(tǒng)級封裝(System-In-Package， SIP)，以減少接合線污染及其造成的合格率損失。
技術(shù)背景隨著便攜式電子元件變得越來越小，必須縮小電子元件的半導(dǎo)體封裝的 尺寸。為了達(dá)到上述目的，廣泛的使用系統(tǒng)級封裝技術(shù)，其理由是因為系統(tǒng) 級封裝技術(shù)可增加半導(dǎo)體封裝的容量。系統(tǒng)級封裝包括多個芯片，其可堆疊 或是彼此通過焊錫凸塊(solder bump)和/或接合線連接。圖1揭示一種公知包括接合線的倒裝基礎(chǔ)系統(tǒng)級封裝。封裝體10包括 分別具有第一表面30和第二表面40的基底20。多個焊錫球110位于第一表 面30。多個焊錫凸塊60電性連接基底20的第二表面40和大尺寸芯片50的 有源表面，其中大尺寸芯片可為數(shù)字元件。 一個例如模擬元件的小尺寸芯片 80堆疊于大尺寸芯片50的背部表面，接合線90電性連接小尺寸芯片80和 基底上的接合墊95。為提供大尺寸芯片50和基底20間的機(jī)械強(qiáng)化，通常會在大尺寸芯片50 和基底20的間隙填入例如光致抗蝕劑的填充材料70，若未將此間隙填充， 當(dāng)封裝體10在高溫條件下，可能會造成其疲勞破裂或電性失效。然而，公 知的填充工藝具有以下缺點(diǎn)在線接合工藝之前，填充的光致抗蝕劑很可能 會不規(guī)則地流向鄰近的接合墊，造成接合墊的污染，且接合線90和接合墊 95難以正確的接合，而造成合格率損失。因此，封裝的設(shè)計者通常會將接合 墊距離大尺寸芯片50邊緣間的最小距離大于0.3mm，以避免填充材料溢到 接合墊95上。然而，設(shè)計者又必須使封裝尺寸減小，再加上上述設(shè)計限制 條件，使得設(shè)計者在設(shè)計上沒有足夠的彈性。圖1顯示一個系統(tǒng)級封裝的剖面圖，其中填充材料70沒有溢流到接合 墊95上，圖2A和圖2B顯示系統(tǒng)級封裝的溢流問題120的范例，其中如圖2A所示，在一個倒裝基礎(chǔ)系統(tǒng)級封裝中，填充材料70溢流至接合墊95上， 如圖2B所示，在一個線接合系統(tǒng)級封裝中，粘性材料75溢流至接合墊95 上。發(fā)明內(nèi)容根據(jù)上述問題，本發(fā)明的目的為提供一種改進(jìn)的系統(tǒng)級封裝，以最小化 接合線的污染和合格率的損失。另外，本發(fā)明的另一目的為提供一種方法， 避免公知系統(tǒng)級封裝的可靠度的相關(guān)問題。本發(fā)明提供一種半導(dǎo)體封裝，包括以下元件，基底，具有第一表面和相 對第一表面的第二表面，且一組接合線栓位于基底第二表面的接合墊上。第 一半導(dǎo)體芯片，具有第一表面和相對第一表面的第二表面，其中第一半導(dǎo)體 芯片的第一表面通過焊錫凸塊貼合基底的第二表面。填充材料，設(shè)置于第一 半導(dǎo)體芯片和基底間，其中填充材料將焊錫凸塊封定。第二半導(dǎo)體芯片，具 有第一表面和相對第一表面的第二表面，其中第二半導(dǎo)體芯片的第一表面貼 合第一半導(dǎo)體芯片的第二表面。 一組接合線，電性耦接第二半導(dǎo)體芯片和基 底上的該組接合線栓。如上所述的半導(dǎo)體封裝，其中該填充材料通過毛細(xì)動作填入該第一半導(dǎo) 體芯片和該基底的間隙，且該填充材料不溢流覆蓋和/或重疊該組接合線栓的 頂部表面。如上所述的半導(dǎo)體封裝，其中該第一半導(dǎo)體芯片邊緣和該組接合線栓中 的一個接合線栓的距離大體上介于0.1mm 0.2mm。如上所述的半導(dǎo)體封裝，其中該組接合線栓中的一個接合線栓的高度大 體上介于10拜 30阿。本發(fā)明提供一種半導(dǎo)體封裝，包括以下元件，基底，具有第一表面和相 對第一表面的第二表面。多個接合線栓位于基底第二表面的接合墊上，其中 上述接合線栓包括第一組接合線栓和第二組接合線栓。第一半導(dǎo)體芯片，具 有第一表面和相對第一表面的第二表面，其中第一半導(dǎo)體芯片的第一表面通 過粘著物貼合基底的第二表面。第二半導(dǎo)體芯片，具有第一表面和相對第一 表面的第二表面，其中第二半導(dǎo)體芯片的第一表面貼合第一半導(dǎo)體芯片的第 二表面。第一組接合線，電性耦接第一半導(dǎo)體芯片和基底上的第一組接合線栓。第二組接合線，電性耦接第二半導(dǎo)體芯片和基底上的第二組接合線栓。如上所述的半導(dǎo)體封裝，其中該粘著物不溢流覆蓋和重疊該多個接合線 栓的頂部表面。如上所述的半導(dǎo)體封裝，其中該多個接合線栓中的一個接合線栓的高度大體上介于10,~30,。如上所述的半導(dǎo)體封裝，還包括封裝體，封裝該第一和該第二半導(dǎo)體芯 片、該第一和第二組接合線和該第一和第二組接合線栓。本發(fā)明提供一種系統(tǒng)級封裝模塊的制造方法，包括以下步驟。首先，提 供基底，具有第一表面和相對第一表面的第二表面，形成一組接合線栓于基 底的第二表面的接合墊上。接著，提供第一半導(dǎo)體芯片，具有第一表面和相 對第一表面的第二表面，其中第一半導(dǎo)體芯片的第一表面通過焊錫凸塊，貼 合基底的第二表面，將填充材料填充于第一半導(dǎo)體芯片和基底間，并將焊錫 凸塊封定。然后，提供第二半導(dǎo)體芯片，具有第一表面和相對第一表面的第 二表面，其中第二半導(dǎo)體芯片的第一表面貼合第一半導(dǎo)體芯片的第二表面。 接下來，線接合第二半導(dǎo)體芯片和基底上的接合線栓。如上所述的系統(tǒng)級封裝模塊的制造方法，其中該填充材料通過毛細(xì)動作 填入該第一半導(dǎo)體芯片和該基底的間隙，且該填充材料不溢流覆蓋和重疊該 組接合線栓的頂部表面。本發(fā)明提供一種系統(tǒng)級封裝模塊的制造方法，包括以下步驟。首先，提 供基底，具有第一表面和相對第一表面的第二表面，形成第一組接合線栓和 第二組接合線栓于基底的第二表面的接合墊上。其后，提供第一半導(dǎo)體芯片， 具有第一表面和相對第一表面的第二表面，其中第一半導(dǎo)體芯片的第一表面 通過粘著物，貼合基底的第二表面。接下來，提供第二半導(dǎo)體芯片，具有第 一表面和相對第一表面的第二表面，其中第二半導(dǎo)體芯片的第一表面貼合第 一半導(dǎo)體芯片的第二表面。然后，利用第一組接合線，線接合第一半導(dǎo)體芯 片和基底上的第一組接合線栓。接著，利用第二組接合線，線接合第二半導(dǎo) 體芯片和基底上的第二組接合線栓。如上所述的系統(tǒng)級封裝模塊的制造方法，其中該粘著物不溢流覆蓋和重 疊該多個接合線栓的頂部表面。本發(fā)明可通過接合線栓的設(shè)置，避免當(dāng)填充物或粘著物溢流至鄰近的接合墊時，產(chǎn)生污染或不適當(dāng)?shù)木€接合，而造成合格率損失的問題。設(shè)計者可 不考慮貼合基底的大芯片邊緣和接合墊的距離問題，從而設(shè)計較小尺寸的封 裝。


圖1顯示一個公知包括接合線的倒裝基礎(chǔ)系統(tǒng)級封裝的剖面圖。圖2A-2B顯示公知系統(tǒng)級封裝的剖面圖，揭示公知系統(tǒng)級封裝工藝的缺點(diǎn)。圖3顯示本發(fā)明一個實施例系統(tǒng)級封裝的剖面圖。圖4顯示本發(fā)明一個實施例中，應(yīng)用于系統(tǒng)級封裝的接合線栓的詳細(xì)圖示。圖5顯示本發(fā)明另一個實施例系統(tǒng)級封裝的剖面圖。其中，附圖標(biāo)記說明如下 10 封裝體；20 基底； 30 第一表面；40 第二表面； 50 大尺寸芯片；55 第一半導(dǎo)體芯片； 60~焊錫凸塊；70 填充材料； 75 粘性材料；80 小尺寸芯片； 85 第二半導(dǎo)體芯片；90 接合線； 95 接合墊； 100~封裝體； 110 焊錫球；120 溢流問題； 130 接合線栓。
具體實施方式
以下詳細(xì)討論本發(fā)明較佳實施例的制造和使用，然而，根據(jù)本發(fā)明的概 念，其可包括或運(yùn)用于更廣泛的技術(shù)范圍。須注意的是，實施例僅用以揭示 本發(fā)明制造和使用的特定方法，并不用以限定本發(fā)明。在一些范例中，并未 詳細(xì)描述熟知的結(jié)構(gòu)和制造工藝，以避免模糊本發(fā)明。 '圖3顯示本發(fā)明一個實施例系統(tǒng)級封裝的剖面圖，如圖所示，封裝體IO 包括分別具有第一表面30和第二表面40的基底20，其中基底20可以是導(dǎo)線架(lead frame)、印刷電路板(PCB)，或是其它熟知的封裝基底。多個焊錫 球110可設(shè)置于基底20的第一表面30，以耦接其它基底(未顯示)?；?0 的第二表面有一組接合線栓130(bondwire stud)，其中接合線栓130可采用傳 統(tǒng)的線接合或凸塊工藝，形成于基底20上，且接合線栓可包括金、銅、鋁、 上述的合金，或是其它熟知的導(dǎo)電材料。接合線栓130在貼合芯片于基底20 之前，形成于基底的接合墊(有時稱為接合線手指)上。根據(jù)此方法，即使例 如環(huán)氧化物的填充，或是粘性材料溢流至接合墊上，只要接合線栓的頂部表 面是暴露的，且其上有足夠的接合線區(qū)域，接合線即可恰當(dāng)?shù)慕雍现两雍暇€ 栓130。當(dāng)然，接合線栓130的尺寸依照設(shè)計需求，在本發(fā)明的一個實施例 中，接合線栓130的高度介于10nm 3(^m之間。在本發(fā)明的另一個實施例 中，第一半導(dǎo)體芯片55的邊緣至一組中的一個接合線栓130的距離約為 0.1mm 0.2mm。圖4顯示本發(fā)明一個實施例中，應(yīng)用于系統(tǒng)級封裝的接合線 栓的區(qū)域B的詳細(xì)圖示。在于基底20的第二表面40上形成一組接合線栓130之后，將第一半導(dǎo) 體芯片55以倒裝的方式，貼合于基底20上方，以減少封裝剖面尺寸。第一 半導(dǎo)體芯片55具有第一表面和相對第一表面的第二表面，其中第一半導(dǎo)體 芯片55的第一表面，經(jīng)由多個焊錫凸塊60貼合基底20的第二表面40。焊 錫凸塊60可以是焊錫、金、銅、導(dǎo)電有機(jī)材料，或是其它熟知的導(dǎo)電材料 所組成。在另一個實施例中，可應(yīng)用線接合(如圖5所示)、自動膠帶接合 (tape-automatic bonding, TAB)，或其它熟知的封裝技術(shù)電性連接第一半導(dǎo)體 芯片55和基底20。接著，將一填充材料70填充于第一半導(dǎo)體芯片55和基底20之間，以 封裝悍錫凸塊，使整個結(jié)構(gòu)堅固，且增加封裝的可靠度，并緩沖例如熱循環(huán) 的環(huán)境因素所產(chǎn)生的熱應(yīng)力。固定劑量的填充材料70(例如樹脂)直接填充入 第一半導(dǎo)體芯片55和基底20的間隙中。之后，填充的樹脂會通過毛細(xì)動作 填滿整個間隙，樹脂可接觸接合線栓130，但是其不覆蓋或是重疊接合線栓 130的頂部表面。在第一半導(dǎo)體芯片55和基底20的間隙中形成填充材料之后，，第二半 導(dǎo)體芯片85經(jīng)由例如環(huán)氧化物的粘性材料，貼合于第一半導(dǎo)體芯片'55的背 部表面。通過傳統(tǒng)的線接合工藝，接合線電性耦接第二半導(dǎo)體芯片85和基底20上的接合線栓130。之后，封裝體100(例如熱固性環(huán)氧化物、填充硅土、粘性聚合物，或其它熟知的材料或上述的組合)將第一和第二半導(dǎo)體芯片、接合線90和接合線栓封裝，以避免因水氣或其它環(huán)境的污染造成損壞。在本發(fā)明的另一個實施例中，如圖5所示，第一半導(dǎo)體芯片55經(jīng)由粘 性材料75(例如環(huán)氧化物)貼合基底20，且其它的接合線經(jīng)由其它的接合線栓 電性連接第一半導(dǎo)體芯片和基底。本發(fā)明上述實施例的系統(tǒng)級封裝可提供芯片設(shè)計者以下好處第一、本 發(fā)明可通過接合線栓，避免當(dāng)填充物或粘著物溢流至鄰近的接合墊時，產(chǎn)生 污染或不適當(dāng)?shù)木€接合，而造成合格率損失的問題。第二、設(shè)計者在設(shè)計芯 片時，因不需考慮貼合基底的大芯片邊緣和接合墊的距離至少大于0.3mm， 有較大的設(shè)計彈性。因此，設(shè)計者可不考慮上述問題，設(shè)計較小尺寸的封裝。 雖然本發(fā)明己以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何 本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動 與潤飾。因此，本發(fā)明的保護(hù)范圍，當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體封裝，包括基底，具有第一表面和相對該第一表面的第二表面，一組接合線栓位于該基底的第二表面的接合墊上；第一半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其中該第一半導(dǎo)體芯片的第一表面通過焊錫凸塊貼合該基底的第二表面；填充材料，設(shè)置于該第一半導(dǎo)體芯片和該基底間，其中填充材料將該焊錫凸塊封定；第二半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其中該第二半導(dǎo)體芯片的第一表面貼合該第一半導(dǎo)體芯片的第二表面；及一組接合線，電性耦接該第二半導(dǎo)體芯片和該基底上的該組接合線栓。
2. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中該填充材料通過毛細(xì)動作填入 該第一半導(dǎo)體芯片和該基底的間隙，且該填充材料不溢流覆蓋和/或重疊該組 接合線栓的頂部表面。
3. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中該第一半導(dǎo)體芯片邊緣和該組 接合線栓中的一個接合線栓的距離大體上介于0.1mm 0.2mm。
4. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中該組接合線栓中的一個接合線 栓的高度大體上介于10pm~3(^m。
5. —種半導(dǎo)體封裝，包括基底，具有第一表面和相對該第一表面的第二表面，多個接合線栓位于 該基底的第二表面的接合墊上，其中該多個接合線栓包括第一組接合線栓和 第二組接合線栓；第一半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其中該 第一半導(dǎo)體芯片的第一表面通過粘著物貼合該基底的第二表面；第二半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其中該 第二半導(dǎo)體芯片的第一表面貼合該第一半導(dǎo)體芯片的第二表面；及第一組接合線，電性耦接該第一半導(dǎo)體芯片和該基底上的該第一組接合 線栓；及第二組接合線，電性耦接該第二半導(dǎo)體芯片和該基底上的第二組接合線栓。
6. 如權(quán)利要求5所述的半導(dǎo)體封裝，其中該粘著物不溢流覆蓋和重疊該 多個接合線栓的頂部表面。
7. 如權(quán)利要求5所述的半導(dǎo)體封裝，其中該多個接合線栓中的一個接合 線栓的高度大體上介于10pm~3(Vm。
8. 如權(quán)利要求5所述的半導(dǎo)體封裝，還包括封裝體，封裝該第一和該第 二半導(dǎo)體芯片、該第一和第二組接合線和該第一和第二組接合線栓。
9. 一種系統(tǒng)級封裝模塊的制造方法，包括 提供基底，具有第一表面和相對該第一表面的第二表面； 形成一組接合線栓于該基底的第二表面的接合墊上； 提供第一半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其中該第一半導(dǎo)體芯片的第一表面通過焊錫凸塊貼合該基底的第二表面；將填充材料填充于該第一半導(dǎo)體芯片和該基底間，并將該焊錫凸塊封定；提供第二半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其 中該第二半導(dǎo)體芯片的第一表面貼合該第一半導(dǎo)體芯片的第二表面；及 線接合該第二半導(dǎo)體芯片和該基底上的接合線栓。
10. 如權(quán)利要求9所述的系統(tǒng)級封裝模塊的制造方法，其中該填充材料 通過毛細(xì)動作填入該第一半導(dǎo)體芯片和該基底的間隙，且該填充材料不溢流 覆蓋和重疊該組接合線栓的頂部表面。
11. 一種系統(tǒng)級封裝模塊的制造方法，包括 提供基底，具有第一表面和相對該第一表面的第二表面； 形成第一組接合線栓和第二組接合線栓于該基底的第二表面的接合墊上；提供第一半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其 中該第一半導(dǎo)體芯片的第一表面通過粘著物貼合該基底的第二表面；提供第二半導(dǎo)體芯片，具有第一表面和相對該第一表面的第二表面，其 中該第二半導(dǎo)體芯片的第一表面貼合該第一半導(dǎo)體芯片的第二表面；利用第一組接合線，線接合該第一半導(dǎo)體芯片和該基底上的該第一組接 合線栓；及利用第二組接合線，線接合該第二半導(dǎo)體芯片和該基底上的該第二組接 合線栓。
12.如權(quán)利要求11所述的系統(tǒng)級封裝模塊的制造方法，其中該粘著物不 溢流覆蓋和重疊該多個接合線栓的頂部表面。
全文摘要
一種半導(dǎo)體封裝、及系統(tǒng)級封裝模塊的制造方法。在一個實施例中，系統(tǒng)級封裝包括具有第一表面和相對第一表面的第二表面的基底，且一組接合線栓位于基底第二表面的接合墊上。第一半導(dǎo)體芯片具有第一表面和相對第一表面的第二表面，其中第一半導(dǎo)體芯片的第一表面通過焊錫凸塊貼合基底的第二表面。填充材料設(shè)置于第一半導(dǎo)體芯片和基底間，其中填充材料將焊錫凸塊封定。第二半導(dǎo)體芯片具有第一表面和相對第一表面的第二表面，其中第二半導(dǎo)體芯片的第一表面貼合第一半導(dǎo)體芯片的第二表面。一組接合線電性耦接第二半導(dǎo)體芯片和基底上的接合線栓。本發(fā)明可避免因填充物或粘著物溢流至鄰近的接合墊時造成的合格率的損失，從而可設(shè)計出較小尺寸的封裝。
文檔編號H01L25/00GK101221946SQ20071012736
公開日2008年7月16日 申請日期2007年7月2日 優(yōu)先權(quán)日2007年1月11日
發(fā)明者劉憶臺, 曹佩華, 林亮臣, 江浩然, 牛保剛 申請人:臺灣積體電路制造股份有限公司