專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
技術(shù)背景針對便攜設(shè)備與家庭用設(shè)備等電子設(shè)備，開發(fā)了一種用于將控制電路 與多個電力用晶體管(半導(dǎo)體元件)集成于同一半導(dǎo)體基板上的技術(shù)。圖22是表示專利文獻1所記載的現(xiàn)有縱型MOS晶體管的構(gòu)造的概略 剖面圖。在單晶硅基板32上形成有外延層33，在基板32與外延層33之間按 照夾持其交界面的方式形成有嵌入層38。嵌入層38上的外延層33被用作 柵電極48及源極區(qū)域45的形成區(qū)域。在外延層33中通過二重擴散形成 有溝道層44和源極區(qū)域45。在外延層33中從其表面朝向下方以等間隔形成有柵電極48形成用的 多個溝槽46。溝槽46以貫通源極區(qū)域45及溝道層44但不到達嵌入層38 的深度形成。各溝槽46的內(nèi)面以柵極絕緣膜47被覆其近似整個面。按照 覆蓋該柵極絕緣膜47的方式在溝槽46的內(nèi)部填充有柵電極48。柵電極 48由多晶硅形成。柵極絕緣膜47由硅氧化膜形成。并且，在外延層33中以達到嵌入層38的深度形成有溝槽39。溝槽 39的內(nèi)側(cè)面由硅氧化膜18被覆，在溝槽39的內(nèi)部埋設(shè)有由多晶硅構(gòu)成的 引出層41。在外延層33上形成有絕緣層49。在該絕緣層49中形成有接觸孔49a、 49b，在接觸孔49a、 49b內(nèi)分別形成有漏電極50和源電極51。漏電極50 與引出層41連接，源電極51與源極區(qū)域45連接。溝槽46內(nèi)的柵電極48 基于柵極絕緣膜47及絕緣層49與源電極51絕緣。源電極51形成為一并 覆蓋多個(圖中為3個)柵電極48。 一般而言，為了在這樣的半導(dǎo)體裝置中驅(qū)動大的負載，晶體管的總柵 極長度長為幾毫米，使得柵極區(qū)域在半導(dǎo)體基板上占據(jù)的面積大。因此，為了實現(xiàn)半導(dǎo)體裝置的小型化，柵電極48之間的尺寸微細化成為不可或缺的條件。專利文獻1:特開2003—303960號公報如果縮小柵電極48之間的尺寸，則源極區(qū)域45的面積也縮小。結(jié)果， 需要使與源極區(qū)域45連接的接觸孔49a的直徑微細化。由于為了在源極 區(qū)域45中流過期望的電流，接觸孔49a的直徑需要確保一定面積，所以， 無法使其小于一定值。另外，如果相對位于柵電極48之間的源極區(qū)域45產(chǎn)生了接觸孔49a 的位置錯移，則會產(chǎn)生源電極51與源極區(qū)域45之間的斷線不良或源電極 51與柵電極48之間的短路不良。因此，針對接觸孔49a的直徑而言，需 要將源極區(qū)域51 (柵電極48之間的寬度)的尺寸擴大被稱作延長區(qū)域的 量。從而，在現(xiàn)有的晶體管結(jié)構(gòu)中，使電極之間的尺寸微細化存在著一定 的界限。發(fā)明內(nèi)容本發(fā)明鑒于這種情況而提出，其目的在于，提供一種可以減少柵電極 之間的尺寸的半導(dǎo)體裝置。本發(fā)明的第一觀點提供一種半導(dǎo)體裝置，其特征在于，具備半導(dǎo)體 基板；埋設(shè)于上述半導(dǎo)體基板的多個柵電極；在所述多個柵電極的每個之 上設(shè)置的第一絕緣層；在所述半導(dǎo)體基板的表面形成的導(dǎo)電層；和設(shè)置在 所述導(dǎo)電層上的導(dǎo)體層。本發(fā)明的第二觀點提供一種半導(dǎo)體裝置的制造方法，其特征在于，具 備準備半導(dǎo)體基板的工序；在所述半導(dǎo)體基板中埋設(shè)多個柵電極的工序;在所述多個柵電極的每個之上設(shè)置第一絕緣層的工序；在所述半導(dǎo)體基板 的表面形成導(dǎo)電層的工序；和在所述導(dǎo)電層上設(shè)置導(dǎo)體層的工序。根據(jù)本發(fā)明，能夠縮小柵電極之間的尺寸，使得半導(dǎo)體裝置小型化。


圖1是本發(fā)明的第一實施方式所涉及的半導(dǎo)體裝置的概略剖面圖。 圖2是沿著圖1中的X—X線的半導(dǎo)體裝置的概略俯視圖。圖3是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖4是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖5是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖6是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖7是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖8是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖9是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖IO是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖11是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖12是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖13是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖14是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖15是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖16 (a)是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖， (b)是沿著(a)中的16B —16B線的剖面圖。圖17是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖18是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖19是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖20是用于說明圖1的半導(dǎo)體裝置的制造工藝的概略剖面圖。 圖21是本發(fā)明的第二實施方式所涉及的半導(dǎo)體裝置的概略剖面圖。 圖22是表示現(xiàn)有縱型MOS晶體管的構(gòu)造的概略剖面圖。 圖中1一P型單晶硅基板，3—N型嵌入擴散層，4一元件分離擴散層， 5—N型外延硅層，6—元件分離擴散層，7—LOCOS層，9a 9c一溝槽， 10a 10c—柵極絕緣膜，11a llc一柵電極，12a 12c—硅氧化膜，13 — N型源極擴散層，14一P型主體用擴散層，15 —導(dǎo)體層，16—硅氧化膜， 17 —溝槽，18 —硅氧化膜，19一引出層，20 —絕緣層，21a、 21b—接觸孔， 22a、 22b—接觸柱，23a—源電極，23b—漏電極。
具體實施方式
下面，參照附圖對本發(fā)明第一實施方式的半導(dǎo)體裝置進行說明。圖1是第一實施方式的半導(dǎo)體裝置的概略剖面圖，圖2是對應(yīng)的半導(dǎo) 體裝置的概略俯視圖。圖1相當于沿著圖2中的X—X線的剖面。第一實施方式的半導(dǎo)體裝置如圖1所示，具有縱型MOS晶體管的構(gòu) 造。在P型單晶硅基板1上層疊有N型嵌入擴散層3，在該嵌入擴散層3 之上層疊有N型外延硅層5。外延硅層5被圍繞嵌入擴散層3的元件分離 擴散層4、和元件分離擴散層6劃分。本發(fā)明的"半導(dǎo)體基板"在第一實 施方式中由硅基板1和外延硅層5構(gòu)成。外延硅層5中形成有從其表面到達嵌入擴散層3的溝槽17。溝槽17 的內(nèi)側(cè)面被墊圈狀的硅氧化膜18被覆，該硅氧化膜設(shè)置的目的在于防止 其他區(qū)域的多晶硅中含有的雜質(zhì)擴散和確保與周圍的外延硅層5的絕緣耐 壓。在該溝槽17的內(nèi)部填充有由導(dǎo)入了大量的N型雜質(zhì)，例如磷(P)的 多晶硅構(gòu)成的引出層19。因此，引出層19被形成作為高濃度的N型區(qū)域。 引出層19如圖2所示，在被元件分離層7圍繞的形成區(qū)域S內(nèi)的規(guī)定位 置，相對規(guī)定數(shù)量的柵電極以一個比例設(shè)置。元件分離層7例如由LOCOS 形成。在第一實施方式中，相對三個柵電極Ua llc設(shè)置了一個引出層 19。如圖1所示，在外延硅層5中以二重擴散形成有N型源極擴散層13 及P型主體用擴散層(溝道層)14。在外延硅層5中，從其表面朝向下方 形成有溝槽9a 9c。溝槽9a 9c以貫通源極擴散層13及主體用擴散層14 但沒有到達嵌入擴散層3的深度形成。溝槽9a 9c分別被柵極絕緣膜 10a 10c覆蓋其近似整個面。在溝槽9a 9c的內(nèi)部，按照覆蓋柵極絕緣 膜10a 10c的方式填充有柵電極11a llc。柵電極11a llc以導(dǎo)入了大 量N型雜質(zhì)，例如磷(P)的多晶硅形成，柵極絕緣膜10a 10c由硅氧化 膜形成。在柵電極11a llc之上，通過以自匹配方式氧化柵電極11a llc (多晶硅)形成了硅氧化膜12a 12c。硅氧化膜12a 12c的上面與源極 擴散層13的上面大致相同。如圖2所示，柵電極11a llc并列延伸設(shè)置， 將源極擴散層13劃分為多個區(qū)域。在第一實施方式中，源極擴散層13構(gòu) 成本發(fā)明的"導(dǎo)電層"，硅氧化膜12a 12c分別構(gòu)成本發(fā)明的"第一絕
緣層"，柵極絕緣膜10a 10c分別構(gòu)成本發(fā)明的"第二絕緣層"。如圖1所示，在主體用擴散層14、源極擴散層13以及硅氧化膜12a 12c之上以面狀形成有導(dǎo)體層15。導(dǎo)體層15由導(dǎo)入了大量N型雜質(zhì)、例 如磷(P)的多晶硅形成。該導(dǎo)體層15與源極擴散層13直接連接。在第 一實施方式中，主體用擴散層14構(gòu)成本發(fā)明的"擴散層"，導(dǎo)體層15構(gòu) 成本發(fā)明的"導(dǎo)體層"。如圖1所示，在導(dǎo)體層15及外延硅層5之上形成有硅氧化膜16，在 其上形成有絕緣層20。硅氧化膜16及絕緣層20中，在與導(dǎo)體層15及引 出層19分別對應(yīng)的規(guī)定位置形成有接觸孔21a、 21b。在接觸孔21a、 21b 的內(nèi)部分別形成有接觸柱22a、 22b。而且，在絕緣層20之上形成有與接 觸柱22a連接的源電極23a和與接觸柱22b連接的漏電極23b。源電極23a 形成為統(tǒng)一連接被柵電極11a llc劃分的多個源極擴散層13。在第一實 施方式中，絕緣層20構(gòu)成本發(fā)明的"第三絕緣層"，接觸孔21a構(gòu)成本 發(fā)明的"連接孔"，源電極23a構(gòu)成本發(fā)明的"電極層"。接著，對第一實施方式的半導(dǎo)體裝置的制造方法進行說明。 圖3 圖20是用于說明圖1的半導(dǎo)體裝置制造工藝的概略剖面圖。 如圖3所示，在硅基板1的上面形成熱氧化膜2，除去熱氧化膜2的 規(guī)定區(qū)域。如圖4所示，從圖中的由箭頭表示的方向?qū)R(Sb)旋涂于被除去了 熱氧化膜2的區(qū)域。接著，通過對硅基板1實施熱處理，形成嵌入擴散層如圖5所示，在除去了熱氧化膜2之后，如圖中的虛線所示，形成對 嵌入擴散層3的上面進行被覆的掩模。然后，從圖中的由箭頭表示的方向 在硅基板1的上面離子注入硼(B)，通過熱處理使被注入的硼活性化。 由此，形成圍繞嵌入擴散層3的元件分離擴散層4。如圖6所示，在嵌入層3的上方形成外延硅層5。接著，形成與圖5 同樣的抗蝕掩模(未圖示)，在外延硅層5的上面離子注入硼(B)，基 于熱處理使該被注入的硼活性化。由此，形成了到達元件分離擴散層4的 元件分離擴散層6。如圖7所示，在元件分離擴散層6的上方以矩形框狀(參照圖2)形 成LOCOS層7。由此，半導(dǎo)體元件的形成區(qū)域S被由LOCOS層7及元 件分離擴散層4、 6構(gòu)成的元件分離層劃分。如圖8所示，形成硅氮化膜8，在其上形成溝槽9a 9c形成用的抗蝕 掩模(圖中的虛線)。然后，基于蝕刻按順序除去硅氮化膜8及外延硅層 5，形成溝槽9a 9c。如圖2所示，溝槽9a 9c在形成區(qū)域S內(nèi)以均等的 間隔被并列延伸設(shè)置。并且如圖1所示，溝槽9a 9c以貫通在后續(xù)工序 中形成的源極擴散層13和主體用擴散層14雙方、且不到達嵌入擴散層3 的規(guī)定深度來形成。然后，除去抗蝕掩模及硅氮化膜8。如圖IO所示，對溝槽9a 9c的內(nèi)部以及外延硅層5的上面實施熱氧 化，形成硅氧化膜10 (在溝槽9a 9c內(nèi)作為柵極絕緣膜10a 10c發(fā)揮功 能)。如圖11所示，在溝槽9a 9c的內(nèi)部以及外延硅層5的上方堆積多晶 硅，并向該多晶硅進行磷(P)的摻雜。然后，通過對多晶硅進行蝕刻， 在溝槽9a 9c的內(nèi)部形成柵電極11a llc。如圖12所示，以自匹配方式對由多晶硅構(gòu)成的柵電極lla llc進行 熱氧化，在其表面形成硅氧化膜12a 12c。由于在溝槽9a 9c的內(nèi)部填 充了柵電極11a llc之后對其表面實施氧化，所以，硅氧化膜12a 12c 沿著溝槽9a 9c以均等的間隔并列形成。如圖13所示，形成在源極形成區(qū)域開口的抗蝕掩模(圖中的虛線)。 然后，向外延硅層5的上面離子注入砷(As)。進而，在比該砷(As)注 入的位置深的位置離子注入硼(B)。之后，除去抗蝕掩模，并基于熱處 理使砷及硼活性化。由此，在外延硅層5中形成源極擴散層13及主體用 擴散層14。另外，在離子注入時，硅氧化膜10作為保護外延硅層5的表 面的膜而發(fā)揮功能。如圖14所示，除去外延硅層5上的硅氧化膜10。此時，硅氧化膜12a 12c表面的一部分也同時被除去。由此，硅氧化膜12a 12c的上面成為與 源極擴散層13的上面近似相同。如圖15所示，在外延硅層5之上形成導(dǎo)體層15形成用的多晶硅，并 向該多晶硅進行磷(P)的摻雜。如圖16 (a)所示，形成在導(dǎo)體層15的形成區(qū)域之外開口的抗蝕掩模 (圖中的虛線)，并對導(dǎo)體層15進行蝕刻。之后，除去抗蝕掩模。由此，在主體用擴散層14、源極擴散層13及硅氧化膜12a 12c的上方以面狀形 成導(dǎo)體層15。如上所述，硅氧化膜12a 12c的上面與源極擴散層13的上 面形成為近似相同。因此，使得導(dǎo)體層15的上面平坦地形成。結(jié)果，可 抑制在后續(xù)工序中形成的源電極23a的制造偏差，提高源電極23a與導(dǎo)體 層15的連接可靠性。導(dǎo)體層15被配置成覆蓋源極擴散層13和主體用擴散層14。但是，導(dǎo) 體層15未配置在外延硅層5上。其理由在于，源極擴散層13會經(jīng)由導(dǎo)體 層15與外延硅層5短路。如果增大導(dǎo)體層15的面積，則可以增大在后續(xù) 工序中形成的源電極23a和接觸柱22a的接觸面積，減少源電極23a的連 接電阻。因此，優(yōu)選導(dǎo)體層15實質(zhì)上以與主體用擴散層14相同的面積形 成。圖16 (b)是沿著圖16 (a)中的16B — 16B線的剖面圖。導(dǎo)體層15 按照對圖16 (b)中以雙點劃線表示的區(qū)域進行蝕刻的方式被加工。因此， 導(dǎo)體層15未被配置在外延硅層5上及柵電極lla上。從而，能夠防止經(jīng) 由導(dǎo)體層15的源極擴散層13與外延硅層5的短路、及經(jīng)由導(dǎo)體層15的 柵電極lla與源極擴散層13的短路。在圖16 (b)的實例中，為了進行布 線，柵電極lla從溝槽9a的一端(圖中右側(cè))露出在外延硅層5的上方。 另外，柵電極11a也可以從溝槽9a的兩端露出在外延硅層5的上方。如圖17所示，在包括導(dǎo)體層15的外延硅層5上形成硅氧化膜16，在 硅氧化膜16之上形成溝槽17形成用的抗蝕掩模(圖中的虛線)。然后， 通過蝕刻按順序除去硅氧化膜16及外延硅層5，形成溝槽17。之后，除 去抗蝕掩模。溝槽17相對規(guī)定數(shù)量的柵電極以一個比例形成在形成區(qū)域S 內(nèi)。而且，溝槽17具有到達嵌入擴散層3的深度。如圖18所示，在硅氧化膜16的上方及溝槽17的內(nèi)部堆積硅氧化膜， 并對堆積后的硅氧化膜的整個面進行蝕刻。由此，在溝槽17的內(nèi)側(cè)面形 成墊圈狀的硅氧化膜18。 gp，溝槽17的內(nèi)側(cè)面由硅氧化膜18被覆，溝槽 17底部的硅氧化膜被除去。該硅氧化膜18在防止后續(xù)工序中形成的引出 層19 (參照圖1)的多晶硅所包含的雜質(zhì)擴散的同時，還確保與周圍的外 延硅層5的絕緣耐壓。
如圖19所示，在溝槽17的內(nèi)部和外延硅層5的上方堆積多晶硅，并向該多晶硅進行磷(p)的摻雜。然后，通過對多晶硅進行蝕刻，在溝槽17的內(nèi)部形成引出層19。該引出層19通過溝槽17的底部與嵌入擴散層3 電連接。如圖20所示，在外延硅層5的上方遍布其整個面形成絕緣層20。然 后，如圖中的虛線所示，在導(dǎo)體層15及引出層19的規(guī)定區(qū)域形成接觸孔 21a、 21b形成用的抗蝕掩模。此時，由于即使在抗蝕掩模中產(chǎn)生了位置偏 移，導(dǎo)體層15也會被設(shè)置成面狀，所以，可吸收該影響。接著，通過蝕 刻順次除去絕緣層20及硅氧化膜16而形成接觸孔21a、 21b。之后，除去 抗蝕掩模。最后，如圖1所示，通過在接觸孔21a、 21b的內(nèi)部堆積鎢(W)， 并對該鎢實施過蝕刻(etchback)，在接觸孔21a、 21b的內(nèi)部分別形成接 觸柱22a、 22b然后，在該接觸柱22a、 22b上形成成為源電極23a及漏電 極23b的金屬布線。第一實施方式的半導(dǎo)體裝置具有以下的優(yōu)點。(1) 源電極23a與源極擴散層13的連接通過它們之間的導(dǎo)體層15 而進行。由此，即使將源極擴散層13的尺寸(溝槽9a 9c之間的間隔) 縮小，也不會產(chǎn)生源極區(qū)域45與接觸孔49a的位置偏移問題。從而，可 以實現(xiàn)半導(dǎo)體裝置的小型化。而且，可以增加源電極23a與接觸柱22a的接觸面積。在現(xiàn)有技術(shù)(圖 22)中，經(jīng)由了接觸孔49a的源極區(qū)域45和源電極51的連接面積因源極 區(qū)域45的尺寸(即，接觸孔49a的尺寸)而被限制。與之相對，在第一 實施方式的半導(dǎo)體裝置中，由于導(dǎo)體層15在源極擴散層13上形成為面狀， 所以，可不依賴于源極擴散層13的尺寸，設(shè)定接觸孔21a的數(shù)量與尺寸。 結(jié)果，與現(xiàn)有技術(shù)相比，可以降低源電極23a與導(dǎo)體層15之間的連接電 阻。(2) 還可以按照覆蓋主體用擴散層14的方式設(shè)置導(dǎo)體層15。該情況 下，由于還可以在形成源極擴散層13的區(qū)域之外的區(qū)域設(shè)置接觸孔21a， 所以，可提高設(shè)計自由度。(3) 在第一實施方式中，由多晶硅形成導(dǎo)體層15，利用外延層5形
成主體用擴散層14及源極擴散層13。因此，可以適當?shù)鼐S持半導(dǎo)體元件的特性，同時通過導(dǎo)體層15降低源電極23a的連接電阻。 (第二實施例)圖21是本發(fā)明的第二實施方式所涉及的半導(dǎo)體裝置。在圖21中，僅 在柵電極lla、 lib之間及柵電極llb、 lie之間形成有源極擴散層13及 主體用擴散層14。該情況下，導(dǎo)體層15形成在源極擴散層13上及硅氧化 膜12a 12c上，未被配置在外延硅層5上。該情況下也可以得到與上述 (1)同樣的效果。另外，本發(fā)明的實施方式不限定于第一及第二實施方式，也可以如下 所述進行變更。本發(fā)明的"導(dǎo)體層"可替代多晶硅層而采用金屬層。該情況下，作為 金屬材料可采用鈦、鎢、鈷、鉭、鉑、鎳、鉬以及這些金屬的硅化物。由 于金屬與多晶硅相比其熱容量小，所以，能夠以比采用多晶硅低的溫度形 成導(dǎo)體層15。因此，可抑制源極擴散層13與主體用擴散層14的形成狀態(tài) 因形成導(dǎo)體層15時的熱而發(fā)生變化。并且，以金屬材料形成導(dǎo)體層15， 可以增大對導(dǎo)體層15實施蝕刻時相對外延層5的選擇比。從而，可減輕 外延硅層5所受到的損傷。第一及第二實施方式(圖l、圖21)中，在柵電極之間以及與柵電極 鄰接的位置設(shè)置了接觸孔21a。但是，例如也可以在柵電極上或其邊界上 設(shè)置接觸孔21a。并且，可將接觸孔21a的排列形成為鋸齒狀，也可以使 接觸孔21a的尺寸比源極擴散層13的尺寸大。該情況下，也可以發(fā)揮與 上述(1) 、 (2)同樣的效果。在第一實施方式(圖16 (a))中，與主體用擴散層14一致地形成了 導(dǎo)體層15。但是，例如也可以與源極擴散層13—致地形成導(dǎo)體層15。該 情況下，也可以發(fā)揮與上述(1)同樣的效果。在第一實施方式(圖16 (a))中，使硅氧化膜12a 12c的上面與源 極擴散層13的上面近似相同。但是，也可以使硅氧化膜12a 12c的上面 比源極擴散層13的上面高或低。因此，可以是凸面或凹面。該情況下， 可以發(fā)揮與上述(1) 、 (2)同樣的效果。另外，導(dǎo)體層也可以在柵電極(硅氧化膜12a 12c)上分離，結(jié)果，可以構(gòu)成多個導(dǎo)體層。該情況下， 如果導(dǎo)體層的表面積比源極擴散層13的表面積大，則可良好地形成接觸。
權(quán)利要求
1、一種半導(dǎo)體裝置，其特征在于，具備半導(dǎo)體基板；埋設(shè)于所述半導(dǎo)體基板中的多個柵電極；在所述多個柵電極的每個之上設(shè)置的第一絕緣層；在所述半導(dǎo)體基板的表面形成的導(dǎo)電層；和設(shè)置于所述導(dǎo)電層上的導(dǎo)體層。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還具備 在所述各柵電極與所述半導(dǎo)體基板之間配置的第二絕緣層， 所述導(dǎo)電層與所述第二絕緣層鄰接形成， 所述導(dǎo)體層設(shè)置在所述導(dǎo)電層上及所述第一絕緣層上。
3、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，還具備 與所述導(dǎo)電層鄰接、形成于所述半導(dǎo)體基板的擴散層， 所述導(dǎo)體層設(shè)置在所述導(dǎo)電層上及所述擴散層上。
4、 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 所述第一絕緣層的上面、所述導(dǎo)電層的上面以及所述擴散層的上面大致相同。
5、 根據(jù)權(quán)利要求1 4中任意一項所述的半導(dǎo)體裝置，其特征在于， 所述半導(dǎo)體基板是硅基板，所述導(dǎo)體層由多晶硅形成。
6、 根據(jù)權(quán)利要求1 4中任意一項所述的半導(dǎo)體裝置，其特征在于， 所述半導(dǎo)體基板是硅基板， 所述導(dǎo)體層由金屬材料形成。
7、 根據(jù)權(quán)利要求1 6中任意一項所述的半導(dǎo)體裝置，其特征在于， 所述導(dǎo)體層為面狀。
8、 根據(jù)權(quán)利要求1 6中任意一項所述的半導(dǎo)體裝置，其特征在于， 還具備設(shè)置在所述導(dǎo)體層的上方、具有連接孔的第三絕緣層；和 設(shè)置在所述第三絕緣層上，經(jīng)由所述連接孔與所述導(dǎo)體層連接的電極
9、 一種半導(dǎo)體裝置的制造方法，其特征在于，包括 準備半導(dǎo)體基板的工序；在所述半導(dǎo)體基板中埋設(shè)多個柵電極的工序； 在所述多個柵電極的各個上設(shè)置第一絕緣層的工序； 在所述半導(dǎo)體基板的表面形成導(dǎo)電層的工序；禾口 在所述導(dǎo)電層上設(shè)置導(dǎo)體層的工序。
10、 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于， 還具備設(shè)置在所述各柵電極與所述半導(dǎo)體基板之間配置的第二絕緣層的工序，形成所述導(dǎo)電層的工序包括與所述第二絕緣層鄰接形成所述導(dǎo)電層的 工序，設(shè)置所述導(dǎo)體層的工序包括在所述導(dǎo)電層上及所述第一絕緣層上設(shè)置 所述導(dǎo)體層的工序。
11、 根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于， 還具備在所述半導(dǎo)體基板中形成與所述導(dǎo)電層鄰接的擴散層的工序， 設(shè)置所述導(dǎo)體層的工序包括在所述導(dǎo)電層上及所述擴散層上設(shè)置所述導(dǎo)體層的工序。
12、 根據(jù)權(quán)利要求9 11中任意一項所述的半導(dǎo)體裝置的制造方法， 其特征在于，還包括在所述導(dǎo)體層的上方設(shè)置第三絕緣層的工序； 在所述第三絕緣層中形成連接孔的工序；和在所述第三絕緣層上設(shè)置經(jīng)由所述連接孔與所述導(dǎo)體層連接的電極層 的工序。
全文摘要
一種半導(dǎo)體裝置，具備半導(dǎo)體基板(5)；埋設(shè)于半導(dǎo)體基板(5)中的多個柵電極(11a～11c)；在多個柵電極(11a～11c)的每個之上設(shè)置的第一絕緣層(12a～12c)；在半導(dǎo)體基板(5)的表面形成的導(dǎo)電層(13)；和設(shè)置于導(dǎo)電層(13)上的導(dǎo)體層(15)。由此，可提供一種能夠降低柵電極之間尺寸的半導(dǎo)體裝置。
文檔編號H01L21/8234GK101118905SQ20071012630
公開日2008年2月6日 申請日期2007年6月29日 優(yōu)先權(quán)日2006年7月31日
發(fā)明者山岡義和, 島田聰, 田部智規(guī), 藤田和范 申請人:三洋電機株式會社