專利名稱：三維雙鰭型溝道雙柵多功能場效應晶體管及其制備方法
技術領域：
本發(fā)明屬于超大規(guī)模集成電路(ULSI)中的金屬氧化物半導體場效應晶體管(MetalOxide Semiconductor Field Effect Transistor-MOSFET)技術領域，具體涉及一種三維雙鰭型溝道雙柵多功能場效應晶體管及其制備方法。
背景技術：
隨著超大規(guī)模集成電路的廣泛應用和高速發(fā)展，基于MOSFET，系統(tǒng)芯片(System OnChip-SOC)技術越來越引起人們的極大的興趣。系統(tǒng)芯片就是將整個系統(tǒng)集成在一個或盡量少的幾個集成電路芯片上，每個芯片由原來的單一功能、變成現(xiàn)在可以集成兩種或多種的功能。SOC技術可以克服多芯片的板級集成出現(xiàn)的各種問題(如芯片之間的延時、印刷電路板的可靠性)，在提高系統(tǒng)性能、降低功耗、易于組裝方面具有突出優(yōu)勢。
SOC技術的發(fā)展需要同時集成多種不同功能的器件單元或者模塊在同一個芯片上，譬如一種適于高性能應用的SOC技術可能需要集成基于SOI襯底的高性能MOSFET邏輯器件、以及基于體硅襯底MOSFET結構的快閃存儲器(Flash Memory，可簡稱閃存)和DRAM(動態(tài)隨機訪問存儲器)，分別如圖1(a)、(b)和(c)所示。但是，由于這三種器件結構的差別較大，在同一芯片上實現(xiàn)這些器件需要增加較多的制備工藝，將導致成品率變差、成本增加。同時，版圖面積相對于各獨立芯片上的版圖面積之和，并沒有優(yōu)勢。因此現(xiàn)有的SOC技術雖然提高了系統(tǒng)性能，卻沒有增加集成密度、增加了單位芯片面積的成本。
針對這一點，基于MOSFET，從器件結構及其制備方法出發(fā)，人們提出了適于SOC應用的多功能器件(multi-functional device)的概念，采用新型結構的器件，在同一個器件上實現(xiàn)多種功能。如文獻1(C.Oh，S.Kim，N.Kim，et al.，“A Novel Multi-FunctionalSilicon-On-ONO(SOONO)MOSFETs for SoC applicationsElectrical Characterization forHigh Performance Transistor and Embeded Memory Applications”，in Proc.of VLSI Dig.Tech.，p.16，2006)所示，基于MOSFET，提出了可以實現(xiàn)邏輯器件、閃存、DRAM三種器件功能的多功能場效應晶體管，如圖2所示。由于這種多功能場效應晶體管可以同時具備邏輯器件和閃存兩種器件功能、或以無電容MOSFET結構實現(xiàn)DRAM器件功能，因此可以提高將近一倍的集成密度，可以顯著減小單位芯片面積的成本。這種多功能器件在SOC技術應用中有著廣闊的前景。
文獻1所示的一種SOONO結構MOSFET多功能器件，相當于一種平面雙柵器件?？梢跃邆淙缦氯N功能。(1)高性能MOSFET邏輯器件的功能，由源、漏、溝道、柵氧和前柵(FG)構成器件，工作電壓1.0V～1.2V(伏特)，背柵(BG)當作襯底電極為0V。(2)快閃存儲器的功能，由源、漏、溝道、背柵和背柵ONO堆棧結構(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構成器件，前柵當作襯底電極為0V；源0V，漏3V，背柵6V，以溝道熱電子注入編程；漏3V，背柵-4V，以帶帶隧穿熱空穴注入實現(xiàn)擦除；源加小電壓，漏0V，反向讀取。(3)DRAM的功能，由源、漏、溝道、柵氧和前柵構成器件，背柵加負電壓；前柵1V、漏加較高電壓2V，熱電子在溝道的漏端發(fā)生碰撞離化，產(chǎn)生的空穴在溝道背面積累，存儲”1”；前柵1V，漏加負偏壓，空穴被掃入漏，存儲”0”；讀取時，漏0.2V。這種無電容式DRAM，相比于常規(guī)1T1C(一個場效應晶體管加上一個電容)的DRAM，結構簡單、等比例縮小能力強、與MOSFET工藝完全兼容。
但是，文獻1所示的這種SOONO結構MOSFET多功能器件，基于平面雙柵器件，存在如下問題(1)由于器件結構和制備工藝引起的背柵ONO堆棧結構太厚(分別為1.4nm、42nm、1.4nm，總厚度達到約45nm)，使得閾值窗口小(2.5V)、編程/擦除時的背柵電壓較高(達到6V/-4V)、編程/擦除時間較長(達到0.5ms/0.5ms)、應用薄隧穿氧化層(1.4nm)使得保持特性變差、同時太厚的氮化硅陷阱層使得注入電荷的再分布影響到器件的可靠性；(2)背柵完全覆蓋溝道和源、漏，在擦除時的帶帶隧穿熱空穴會注入到背柵與漏的覆蓋區(qū)域，影響到器件的直流特性和可靠性。
同時，文獻1所示的這種SOONO結構MOSFET多功能器件，基于平面雙柵器件，其集成密度仍然有待于進一步提高；這種器件結構，在高密度、三維集成的系統(tǒng)芯片(SOC)的應用中也將受到限制。
發(fā)明內容
針對上述文獻1的SOONO結構多功能MOSFET的問題，為了實現(xiàn)優(yōu)化的多功能器件特性、提高集成密度，本發(fā)明從器件結構方面提出創(chuàng)新，提出了一種三維雙鰭型溝道雙柵多功能場效應晶體管及其制備方法。
一種三維雙鰭型溝道雙柵多功能場效應晶體管及其制備方法，該場效應晶體管基于雙SOI襯底(D-SOI)，雙SOI襯底的背面硅的上面是埋氧層，埋氧層的上面有上下兩層硅膜—頂層硅膜和底層硅膜，兩層硅膜的中間是二氧化硅隔離層；上下兩層硅膜的溝道的截面(沿著溝道的垂直方向的剖面)各有兩個相同的長方形的鰭型Fin，是一種三維雙鰭型溝道，也可稱為兩層雙鰭型溝道；上層的雙鰭型溝道與其對應的下層的雙鰭型溝道自對準、且寬度相同；每個雙鰭型溝道的外側為柵氧和共同的前柵(多晶硅或金屬材料)，內側為背柵ONO堆棧結構和共同的背柵(多晶硅或金屬材料)，形成雙柵結構；背柵ONO堆棧結構包括隧穿氧化層、作為電荷存儲層的氮化硅陷阱層、阻擋氧化層三層；上層的雙鰭型溝道的兩端連接上層的共同的源和漏，下層的雙鰭型溝道的兩端連接下層的共同的源和漏；前柵和背柵自對準、對上下兩層的源和漏的覆蓋很??；上層的源和下層的源連接不同的電極，上層的漏和下層的漏連接同一電極。
所述的三維雙鰭型溝道，其上層為兩個寬度W為30nm～60nm、高度H為40nm～80nm的長方形(W≤H)，其下層為兩個寬度W為30nm～60nm、高度2H為80nm～160nm的長方形(即為H的兩倍)。
所述上層的雙鰭型溝道的摻雜都為p-型，上層的源和漏的摻雜為n+型；所述下層的雙鰭型溝道的摻雜為n-型，下層的源和漏的摻雜為p+型。
所述的柵氧的厚度為1nm～3nm。
所述的隧穿氧化層的厚度為2nm～4nm、氮化硅陷阱層的厚度為4nm～5nm、阻擋氧化層的厚度為4nm～6nm，即背柵ONO堆棧結構的總厚度為10～15nm。
本發(fā)明的另一目的在于，提供一種制備三維雙鰭型溝道雙柵多功能場效應晶體管的方法，包括以下步驟1)以常規(guī)的SOI襯底，采用注入和退火、或剝離和鍵合，制備出雙SOI襯底埋氧層上有上下兩層硅膜—頂層硅膜和底層硅膜，兩層硅膜中間為二氧化硅隔離層。
2)在雙層SOI襯底上，作上層的p-溝道和下層的n-溝道的摻雜注入；熱氧化二氧化硅，再淀積氮化硅、二氧化硅、氮化硅和二氧化硅等四層，形成多層硬掩膜。M1存儲器版光刻，刻蝕二氧化硅和氮化硅；M2有源區(qū)版光刻，再刻蝕二氧化硅、氮化硅和二氧化硅。
3)刻蝕硅，刻蝕二氧化硅，再刻蝕硅；熱氧化生成柵氧；淀積多晶硅或濺射金屬作為柵材料，平坦化。
4)刻蝕一部分柵材料；在剩下的柵材料上生成一薄層二氧化硅；濕法橫向腐蝕氮化硅。
5)淀積二氧化硅、平坦化。濕法去掉頂層氮化硅；然后刻蝕二氧化硅、氮化硅和二氧化硅三層；接著刻蝕硅和二氧化硅，再刻蝕硅。
6)熱氧化隧穿氧化層；淀積氮化硅陷阱層；高溫淀積阻擋氧化層。淀積多晶硅或金屬作為柵材料。平坦化。
7)腐蝕二氧化硅。M3柵版光刻。不同的雜質注入，形成n+源和n+漏，以及p+源和p+漏。然后刻蝕柵材料。
8)M4(p+源漏)版光刻；刻蝕氮化硅和二氧化硅；刻蝕硅；刻蝕二氧化硅。形成下層的p+源和p+漏可以引出接觸孔的區(qū)域。
9)淀積低氧；退火激活雜質，同時致密低氧。M5接觸孔版光刻，刻蝕引線孔；濺射金屬，形成金屬線；合金。
所述的步驟1)中，頂層硅膜厚度為40nm～80nm，這個尺寸定義了三維雙鰭型溝道中的上層雙鰭型溝道的高度H；底層硅膜厚度為80nm～160nm，這個尺寸定義了三維堆棧結構雙鰭型溝道中的下層雙鰭型溝道的高度2H；底層硅膜厚度是頂層硅膜厚度的兩倍。
所述的步驟3)中，熱氧化的柵氧的厚度為1nm～3nm。
所述的步驟4)中，濕法橫向腐蝕氮化硅的尺寸為30nm～60nm，這個尺寸定義了雙鰭型溝道的寬度W。
其中，本發(fā)明的三維雙鰭型溝道雙柵多功能場效應晶體管的一些關鍵結構參數(shù)，如上層的雙鰭型溝道的寬度W和高度H、下層的雙鰭型溝道的寬度W和高度2H、背柵ONO堆棧結構的各層厚度、柵氧厚度、背柵和前柵的材料、溝道和源漏的摻雜濃度和分布，都可以根據(jù)設計需要作出調整。本發(fā)明的制備方法，采用常規(guī)制備工藝，如氧化、淀積、刻蝕、腐蝕、注入、退火和平坦化等，通過新的工藝集成(Process Integration)，在常規(guī)SOI襯底形成的雙SOI襯底上，可以自對準實現(xiàn)三維雙鰭型溝道雙柵多功能場效應晶體管。
本發(fā)明的三維雙鰭型溝道雙柵多功能場效應晶體管，具有如下六種的器件功能(1)高性能nMOSFET邏輯器件的功能nMOSFET器件由上層的n+源、n+漏、上層的雙鰭型溝道、雙鰭型溝道外測的柵氧和前柵構成，工作電壓1.0V～1.2V，背柵為0V，下層的p+源浮置。
(2)高性能pMOSFET邏輯器件的功能pMOSFET器件由下層的p+源、p+漏、下層的雙鰭型溝道、雙鰭型溝道外測的柵氧和前柵構成，工作電壓-1.0V～-1.2V，背柵為0V，上層的n+源浮置。
(3)高性能CMOS邏輯器件的功能CMOS器件由nMOSFET和pMOSFET兩個器件串聯(lián)組成，上層的n+源的引出電極接0V，下層的p+源的引出電極接電源電壓(1.0V～1.2V)，上層的n+漏和下層的p+漏連接同一電極當作輸出電極，背柵為0V，前柵的引出電極當作輸入電極，形成一個CMOS器件。
(4)基于nMOSFET的快閃存儲器(閃存)的功能基于nMOSFET，由上層的n+漏和n+源、上層的雙鰭型溝道、雙鰭型溝道內側的背柵和背柵ONO堆棧結構(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構成器件，前柵為0V，下層的p+源浮置；n+源0V，n+漏3V，背柵4V，以溝道熱電子注入編程；n+漏3V，背柵-4V，以帶帶隧穿熱空穴注入實現(xiàn)擦除；n+源加小電壓，n+漏0V，反向讀取。
(5)基于pMOSFET的閃存的功能基于pMOSFET，由下層的p+漏和p+源、下層的雙鰭型溝道、雙鰭型溝道內側的背柵和背柵ONO堆棧結構(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構成器件，前柵為0V，上層的n+源浮置；p+源0V，p+漏-3V，背柵4V，以溝道熱空穴注入編程；p+漏3V，p+背柵-4V，以帶帶隧穿熱電子注入實現(xiàn)擦除；p+源加負的小電壓，p+漏0V，反向讀取。
(6)無電容式DRAM的功能由上層的n+漏和n+源、上層的雙鰭型溝道、柵氧和前柵構成器件，背柵加負電壓，下層的p+源浮置；前柵1V、n+漏加較高電壓2V，熱電子在溝道的漏端發(fā)生碰撞離化，產(chǎn)生的空穴在溝道背面積累，存儲”1”；前柵1V，n+漏加負偏壓，空穴被掃入漏，存儲”0”；讀取時，n+漏0.2V。
相對于文獻1的基于平面雙柵結構的多功能MOSFET，本發(fā)明提出的三維雙鰭型溝道雙柵多功能場效應晶體管的技術效果在于(1)如上所述，該器件可以具備六種不同的器件功能；(2)三維雙鰭型溝道是一個立體結構，在一個器件的版圖上，就可以實現(xiàn)上層nMOSFET器件和下層pMOSFET器件的三維堆棧結構，而且上層nMOSFET器件和下層pMOSFET器件還可以分別存儲至少一位數(shù)據(jù)，因而可以極大的提高集成密度，至少提高兩倍；(3)三維雙鰭型溝道，可以增大作為邏輯器件的開態(tài)驅動電流、和作為閃存器件的讀取電流，優(yōu)化直流特性；(4)背柵ONO堆棧結構的各層厚度可以根據(jù)設計需要定義；采用合適厚度(2nm～4nm)的隧穿氧化層，以改善存儲數(shù)據(jù)的保持特性；采用合適厚度(4nm～5nm)的氮化硅陷阱層，抑制存儲電荷在氮化硅層的再分布、改善可靠性；(5)背柵ONO堆棧結構的總厚度不受工藝限制，可以達到10nm～15nm(而文獻1中的ONO堆棧結構的厚度約45nm)，使得編程/擦除時的背柵壓降低、同時提高編程/擦除速度；(6)背柵與前柵自對準，由柵版定義，對于上下兩層的源和漏的覆蓋很小，可以改善多功能器件的直流特性和可靠性。
因此，本發(fā)明所提出的三維雙鰭型溝道雙柵多功能場效應晶體管，在高密度、三維集成和高可靠性的高性能SOC應用中，有著明顯優(yōu)勢和廣泛的應用前景。
圖1為高性能SOC應用中需要集成的三種器件的剖面示意圖，其中圖1(a)為基于SOI襯底的高性能MOSFET邏輯器件，其中圖1(b)為基于體硅襯底MOSFET結構的快閃存儲器(Flash Memory，可簡稱閃存)，其中圖1(c)為1T1C(一個場效應晶體管加上一個電容)的DRAM(動態(tài)隨機訪問存儲器)。
圖1(a)-(c)中，相同的標號表示相同的部件101-SOI襯底的背面硅102-SOI襯底的埋氧層103-多晶硅柵 104-柵氧105-溝道(SOI頂層硅)106-n+源107-n+漏108-體硅襯底 109-閃存的溝道110-阻擋氧化層 111-氮化硅陷阱層112-隧穿氧化層113-溝道(體硅襯底) 114-DRAM的電容圖2為文獻1的SOONO結構多功能場效應晶體管的版圖和結構示意圖其中，圖2(a)為該器件的版圖示意圖，M1為有源區(qū)版，M2為Stripe版(去除SiGe犧牲層)，M3為柵版，M4為深槽隔離的版圖，M5為接觸孔；圖2(b)為該器件的沿溝道的垂直方向(A1A2方向)的剖面結構示意圖；圖2(c)為該器件的沿溝道方向(B1B2方向)的剖面結構示意圖。
圖2(b)和(c)中，相同的標號表示相同的部件201-體硅襯底(p-摻雜) 202-STI隔離的場區(qū)的二氧化硅203-背柵(n+硅) 204-阻擋氧化層 205-氮化硅陷阱層 206-隧穿氧化層207-前柵(多晶硅) 208-柵氧209-p-溝道 210-n+源211-n+漏 212-低氧(LTO)213-n+源的引出電極 214-前柵的引出電極 215-n+漏的引出電極圖3為本發(fā)明所提供的三維雙鰭型溝道雙柵多功能場效應晶體管的版圖和結構示意圖其中，圖3(a)為該器件的版圖示意圖，M1為存儲器版，M2為有源區(qū)版，M3為柵版，M4為p+源漏版，M5為接觸孔版，深色的部分為三維雙鰭型溝道；圖3(b)為該器件的沿溝道的垂直方向(A1A2方向)的剖面結構示意圖，圖3(c)為該器件的沿溝道方向(B1B2方向)的剖面結構示意圖。
圖3(b)和(c)中，相同的標號表示相同的部件301-SOI襯底的背面硅 302-雙SOI襯底的埋氧層303-三維雙鰭型溝道的下層的雙鰭型溝道(n-摻雜)304-二氧化硅隔離層305-三維雙鰭型溝道的上層的雙鰭型溝道(p-摻雜)306-上層的雙鰭型溝道的柵氧 307-下層的雙鰭型溝道的柵氧308-前柵(多晶硅或金屬材料)309-上層的雙鰭型溝道的隧穿氧化層310-下層的雙鰭型溝道的隧穿氧化層311-氮化硅陷阱層(作為電荷存儲層)312-阻擋氧化層313-背柵(多晶硅或金屬材料) 314-n+漏315-n+源
316-p+漏317-p+源318-淀積的低氧(LTO)319-前柵的引出電極 320-背柵的引出電極321-上層n+漏和下層p+漏的共同的引出電極322-上層n+源的引出電極 323-下層p+源的引出電極圖4(a)-(j)是本發(fā)明一實施例的三維雙鰭型溝道雙柵多功能場效應晶體管的制備方法的工藝流程及其各步驟所對應結構的示意圖。
圖4(a)-(j)中，相同的標號表示相同的部件401-雙SOI襯底的背面硅 402-雙SOI襯底的埋氧層403-SOI襯底的底層硅膜(n-摻雜)404-雙SOI襯底的兩層硅膜之間的二氧化硅隔離層405-雙SOI襯底的頂層硅膜(p-摻雜)406-熱氧化的二氧化硅層 407-第一次淀積的氮化硅層(作為硬掩膜)408-第一次淀積的二氧化硅層(作為硬掩膜)409-第二次淀積的氮化硅層(作為硬掩膜)410-第二次淀積的二氧化硅層(作為硬掩膜)411-上層的雙鰭型溝道的柵氧 412-下層的雙鰭型溝道的柵氧413-前柵(多晶硅)414-前柵多晶硅的表面的氧化物415-濕法橫向腐蝕氮化硅的尺寸(定義了雙鰭型溝道的寬度W)416-淀積的掩膜二氧化硅417-上層的雙鰭型溝道(p-摻雜)418-上層的雙鰭型溝道(n-摻雜)419-上層的雙鰭型溝道的隧穿氧化層420-下層的雙鰭型溝道的隧穿氧化層421-氮化硅陷阱層(作為電荷存儲層)422-阻擋氧化層423-背柵(多晶硅) 424-n+漏425-n+源426-p+漏 427-p+源428-淀積的低氧(LTO)429-前柵的引出電極 430-背柵的引出電極431-上層n+漏和下層p+漏的共同的引出電極432-上層n+源的引出電極 433-下層p+源的引出電極具體實施方式
以下結合附圖詳細描述本發(fā)明所提供的三維雙鰭型溝道雙柵多功能場效應晶體管及其制備方法，但不構成對本發(fā)明的限制。
如圖3(a)-(c)所示，為本實施例的三維雙鰭型溝道雙柵多功能場效應晶體管。該器件基于雙SOI襯底。圖3(a)為該器件的版圖示意圖，M1為存儲器版，M2為有源區(qū)版，M3為柵版，M4為p+源漏版，M5為接觸孔版，深色的部分為三維雙鰭型溝道；圖3(b)為該器件的沿溝道的垂直方向(A1A2方向)的剖面結構示意圖，圖3(c)為該器件的沿溝道方向(B1B2方向)的剖面結構示意圖。從沿溝道的垂直方向的剖面結構看，該場效應晶體管基于雙SOI襯底；三維雙鰭型溝道的上層的雙鰭型溝道305，其寬度W為40nm、高度H為50nm；三維雙鰭型溝道的下層的雙鰭型溝道303，其寬度W為40nm、高度H為100nm；上層的雙鰭型溝道305與其對應的下層的雙鰭型溝道303自對準、且寬度相同；每個雙鰭型溝道的外側為1nm～3nm的柵氧306、307和共同的前柵308，內側為背柵ONO堆棧結構和共同的背柵312，形成雙柵結構；背柵ONO堆棧結構包括2nm～4nm的隧穿氧化層309和310、4nm～5nm的氮化硅陷阱層311、4nm～6nm的阻擋氧化層312三層；上層的雙鰭型溝道305的兩端連接上層的共同的n+源315和n+漏314，下層的雙鰭型溝道303的兩端連接下層的共同的p+源317和p+漏316；前柵308和背柵312自對準、對上下兩層的源和漏的覆蓋很?。簧蠈拥膎+源315和下層的p+源317連接不同的電極，上層的n+漏和下層的p+漏連接同一電極321。
本發(fā)明的三維雙鰭型溝道雙柵多功能場效應晶體管，具有如下六種的器件功能(1)高性能nMOSFET邏輯器件的功能nMOSFET器件由上層的n+源、n+漏、上層的雙鰭型溝道、雙鰭型溝道外測的柵氧和前柵構成，工作電壓1.0V～1.2V，背柵為0V。
(2)高性能pMOSFET邏輯器件的功能pMOSFET器件由下層的p+源、p+漏、下層的雙鰭型溝道、雙鰭型溝道外測的柵氧和前柵構成，工作電壓-1.0V～-1.2V，背柵為0V。
(3)高性能CMOS邏輯器件的功能CMOS器件由nMOSFET和pMOSFET兩個器件串聯(lián)組成，上層的n+源的引出電極接0V，下層的p+源的引出電極接電源電壓(1.0V～1.2V)，上層的n+漏和下層的p+漏連接同一電極當作輸出電極，背柵為0V，前柵的引出電極當作輸入電極，形成一個CMOS器件。
(4)基于nMOSFET的快閃存儲器(閃存)的功能基于nMOSFET，由上層的n+漏和n+源、上層的雙鰭型溝道、雙鰭型溝道內側的背柵和背柵ONO堆棧結構(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構成器件，前柵為0V，下層的p+源浮置；n+源0V，n+漏3V，背柵4V，以溝道熱電子注入編程；n+漏3V，背柵-4V，以帶帶隧穿熱空穴注入實現(xiàn)擦除；n+源加小電壓，n+漏0V，反向讀取。
(5)基于pMOSFET的閃存的功能基于pMOSFET，由下層的p+漏和p+源、下層的雙鰭型溝道、雙鰭型溝道內側的背柵和背柵ONO堆棧結構(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構成器件，前柵為0V，上層的n+源浮置；p+源0V，p+漏-3V，背柵4V，以溝道熱空穴注入編程；p+漏3V，p+背柵-4V，以帶帶隧穿熱電子注入實現(xiàn)擦除；p+源加負的小電壓，p+漏0V，反向讀取。
(6)無電容式DRAM的功能由上層的n+漏和n+源、上層的雙鰭型溝道、柵氧和前柵構成器件，背柵加負電壓，下層的p+源浮置；前柵1V、n+漏加較高電壓2V，熱電子在溝道的漏端發(fā)生碰撞離化，產(chǎn)生的空穴在溝道背面積累，存儲”1”；前柵1V，n+漏加負偏壓，空穴被掃入漏，存儲”0”；讀取時，n+漏0.2V。
因此，本發(fā)明所提出的三維雙鰭型溝道雙柵多功能場效應晶體管，在高密度、三維集成和高可靠性的高性能SOC應用中，有著明顯優(yōu)勢和廣泛的應用前景。
本發(fā)明制備三維雙鰭型溝道雙柵多功能場效應晶體管的方法，包括如下步驟步驟1以常規(guī)的SOI襯底，采用注入和退火、或剝離和鍵合，制備出雙SOI襯底埋氧層上有上下兩層硅膜—頂層硅膜和底層硅膜，兩層硅膜中間為二氧化硅隔離層。
步驟2在雙層SOI襯底上，作上層的p-溝道和下層的n-溝道的摻雜注入；熱氧化二氧化硅，再淀積氮化硅、二氧化硅、氮化硅和二氧化硅等四層，形成多層硬掩膜。M1存儲器版光刻，刻蝕二氧化硅和氮化硅；M2有源區(qū)版光刻，再刻蝕二氧化硅、氮化硅和二氧化硅。
步驟3刻蝕硅，刻蝕二氧化硅，再刻蝕硅；熱氧化生成柵氧；淀積多晶硅或濺射金屬作為柵材料，平坦化。
步驟4刻蝕一部分柵材料；在剩下的柵材料上生成一薄層二氧化硅；濕法橫向腐蝕氮化硅。
步驟5淀積二氧化硅、平坦化。濕法去掉頂層氮化硅；然后刻蝕二氧化硅、氮化硅和二氧化硅三層；接著刻蝕硅和二氧化硅，再刻蝕硅。
步驟6熱氧化隧穿氧化層；淀積氮化硅陷阱層；高溫淀積阻擋氧化層。淀積多晶硅或金屬作為柵材料。平坦化。
步驟7腐蝕二氧化硅。M3柵版光刻。不同的雜質注入，形成n+源和n+漏，以及p+源和p+漏。然后刻蝕柵材料。
步驟8M4(p+源漏)版光刻；刻蝕氮化硅和二氧化硅；刻蝕硅；刻蝕二氧化硅。形成下層的p+源和p+漏可以引出接觸孔的區(qū)域。
步驟9淀積低氧；退火激活雜質，同時致密低氧。M5接觸孔版光刻，刻蝕引線孔；濺射金屬，形成金屬線；合金。
如圖4所示為本發(fā)明所提出的一種三維雙鰭型溝道雙柵多功能場效應晶體管的制備方法。圖4(a)-(j)所示的各器件結構與該制備方法中的各步驟對應。
以下結合各附圖對該制備方法進行詳細說明步驟1以常規(guī)的SOI襯底，采用注入和退火、或剝離和鍵合，制備出雙SOI襯底埋氧層上有上下兩層硅膜—頂層硅膜和底層硅膜，兩層硅膜中間為二氧化硅隔離層。頂層硅膜厚度為50nm，定義了三維雙鰭型溝道中的上層雙鰭型溝道的高度；底層硅膜厚度為100nm，定義了三維堆棧結構雙鰭型溝道中的下層雙鰭型溝道的高度。
步驟2在雙層SOI襯底上，作上層的p-溝道和下層的n-溝道的摻雜注入；熱氧化二氧化硅，再低壓化學汽相淀積(LPCVD)氮化硅、二氧化硅、氮化硅和二氧化硅等四層，形成多層硬掩膜。M1存儲器版光刻，刻蝕二氧化硅和氮化硅；M2有源區(qū)版光刻，再刻蝕二氧化硅、氮化硅和二氧化硅。形成如圖4(a)所示的結構(沿A1A2方向的剖面結構)，其對應的沿B1B2方向的剖面結構如圖4(b)所示。
步驟3刻蝕硅50nm，刻蝕二氧化硅，再刻蝕硅100nm，露出三維雙鰭型溝道的外側；熱氧化生成1nm～3nm的柵氧；淀積多晶硅作為柵材料，注入、退火，平坦化。形成如圖4(c)所示的結構(沿A1A2方向的剖面結構)。
步驟4刻蝕一部分多晶硅；剩下的多晶硅上熱氧化生成一薄層二氧化硅；濕法橫向腐蝕氮化硅40nm，定義了雙鰭型溝道的寬度W。形成如圖4(d)所示的結構(沿A1A2方向的剖面結構)。
步驟5淀積二氧化硅、平坦化。形成如圖4(e)所示的結構(沿A1A2方向的剖面結構)。濕法去掉頂層氮化硅；然后刻蝕二氧化硅、氮化硅和二氧化硅三層；接著刻蝕硅50nm和二氧化硅，再刻蝕硅100nm。形成三維雙鰭型溝道的結構，并露出三維雙鰭型溝道的內側，如圖4(f)所示的結構(沿A1A2方向的剖面結構)。
步驟6熱氧化隧穿氧化層3nm；淀積氮化硅陷阱層4nm；高溫淀積阻擋氧化層5nm。淀積多晶硅，并注入、退火，平坦化。形成如圖4(g)所示的剖面結構(沿A1A2方向)。
步驟7腐蝕二氧化硅。M3柵版光刻。不同的雜質注入，形成n+源和n+漏，以及p+源和p+漏。然后刻蝕柵材料。形成如圖4(h)所示的剖面結構(沿B1B2方向)。
步驟8M4(p+源漏)版光刻；刻蝕氮化硅和二氧化硅；刻蝕硅；刻蝕二氧化硅。形成下層的p+源和p+漏可以引出接觸孔的區(qū)域。
步驟9淀積低氧；退火激活雜質，同時致密低氧。M5接觸孔版光刻，刻蝕引線孔；濺射金屬，形成金屬線；合金。形成如圖4(i)所示的結構(沿A1A2方向的剖面結構)，其對應的沿B1B2方向的剖面結構如圖4(j)所示。
步驟10進一步進行常規(guī)后續(xù)工藝，如鈍化等。
最后得到可以用于測試的三維雙鰭型溝道雙柵多功能場效應晶體管，上層的雙鰭型溝道的剖面結構的寬40nm高50nm、下層的雙鰭型溝道的剖面的寬40nm高100nm。
以上通過詳細實施例描述了本發(fā)明所提供的三維雙鰭型溝道雙柵多功能場效應晶體管及其制備方法，本領域的技術人員應當理解，在不脫離本發(fā)明實質的范圍內，可以對本發(fā)明的器件結構做一定的變形或修改；其制備方法也不限于實施例中所公開的內容。
權利要求
1.一種三維雙鰭型溝道雙柵多功能場效應晶體管，該場效應晶體管基于雙SOI襯底，雙SOI襯底的背面硅的上面是埋氧層，埋氧層的上面有上下兩層硅膜，兩層硅膜的中間是二氧化硅隔離層，其特征在于上下兩層硅膜的截面各有兩個相同的長方形的鰭型Fin，形成兩層雙鰭型溝道，即為三維雙鰭型溝道；上層的雙鰭型溝道與其對應的下層的雙鰭型溝道自對準、且寬度相同；每個雙鰭型溝道的外側為柵氧和共同的前柵，內側為背柵ONO堆棧結構和共同的背柵，形成雙柵結構；背柵ONO堆棧結構包括隧穿氧化層、作為電荷存儲層的氮化硅陷阱層、阻擋氧化層三層；上層的雙鰭型溝道的兩端連接上層的共同的源和漏，下層的雙鰭型溝道的兩端連接下層的共同的源和漏；前柵和背柵自對準、對上下兩層的源和漏的覆蓋很??；上層的源和下層的源連接不同的電極，上層的漏和下層的漏連接同一電極。
2.如權利要求1所述的三維雙鰭型溝道雙柵多功能場效應晶體管，其特征在于，所述上層的兩個長方形鰭型Fin的寬度W范圍為30nm～60nm，其高度H范圍為40nm～80nm；所述下層的兩個長方形鰭型Fin的寬度為W，其范圍為30nm～60nm，高度為2H，其范圍為80nm～160nm。
3.如權利要求1所述的三維雙鰭型溝道雙柵多功能場效應晶體管，其特征在于，所述上層的雙鰭型溝道的摻雜都為p-型，其源和漏的摻雜為n+型，所述下層的雙鰭型溝道的摻雜為n-型，其源和漏的摻雜為p+型。
4.如權利要求1所述的三維雙鰭型溝道雙柵多功能場效應晶體管，其特征在于，所述的柵氧的厚度為1nm～3nm。
5.如權利要求1所述的三維雙鰭型溝道雙柵多功能場效應晶體管，其特征在于，所述的隧穿氧化層的厚度為2nm～4nm、氮化硅陷阱層的厚度為4nm～5nm、阻擋氧化層的厚度為4nm～6nm，即背柵ONO堆棧結構的總厚度為10～15nm。
6.一種制備如權利要求1所述的三維雙鰭型溝道雙柵多功能場效應晶體管的方法，其特征在于，包括以下步驟1)以常規(guī)的SOI襯底，采用注入和退火、或剝離和鍵合，制備出雙SOI襯底埋氧層上有兩層硅膜，頂層硅膜和底層硅膜，兩層硅膜中間為二氧化硅隔離層；2)在雙SOI襯底上，作上層的p-溝道和下層的n-溝道的摻雜注入；熱氧化二氧化硅，再淀積氮化硅、二氧化硅、氮化硅和二氧化硅等四層，形成多層硬掩膜；存儲器版光刻，刻蝕二氧化硅和氮化硅；有源區(qū)版光刻，再刻蝕二氧化硅、氮化硅和二氧化硅；3)刻蝕硅，刻蝕二氧化硅，再刻蝕硅；熱氧化生成柵氧；淀積多晶硅或濺射金屬作為柵材料，平坦化；4)刻蝕一部分柵材料；在剩下的柵材料上生成一薄層二氧化硅；濕法橫向腐蝕氮化硅；5)淀積二氧化硅、平坦化，濕法去掉頂層氮化硅；然后刻蝕二氧化硅、氮化硅和二氧化硅三層；接著刻蝕硅和二氧化硅，再刻蝕硅；6)熱氧化隧穿氧化層；淀積氮化硅陷阱層；高溫淀積阻擋氧化層，淀積多晶硅或金屬作為柵材料，平坦化；7)腐蝕二氧化硅，柵版光刻，不同的雜質注入，形成n+源和n+漏，以及p+源和p+漏，然后刻蝕柵材料；8)p+源漏版光刻；刻蝕氮化硅和二氧化硅；刻蝕硅；刻蝕二氧化硅，形成下層的p+源和p+漏引出接觸孔的區(qū)域；9)淀積低氧；退火激活雜質，同時致密低氧，接觸孔版光刻，刻蝕引線孔；濺射金屬，形成金屬線；合金。
7.如權利要求6所述的制備方法，其特征在于，所述的步驟1)中，頂層硅膜厚度為40nm～80nm，底層硅膜厚度為80nm～160nm，底層硅膜厚度是頂層硅膜厚度的兩倍。
8.如權利要求6所述的制備方法，其特征在于，所述的步驟3)中，熱氧化的柵氧的厚度為1nm～3nm。
9.如權利要求6所述的制備方法，其特征在于，所述的步驟4)中，濕法橫向腐蝕氮化硅的尺寸為30nm～60nm。
全文摘要
本發(fā)明提供了一種三維雙鰭型溝道雙柵多功能場效應晶體管及其制備方法，該場效應晶體管基于雙SOI襯底，上下兩層硅膜的溝道的截面各有兩個相同的長方形的鰭型Fin，上層的雙鰭型溝道與其對應的下層的雙鰭型溝道自對準、且寬度相同；每個雙鰭型溝道的外側為柵氧和共同的前柵，內側為隧穿氧化層、氮化硅陷阱層、阻擋氧化層和共同的背柵，形成雙柵結構；上層的雙鰭型溝道的兩端連接上層的共同的n+源和n+漏，下層的雙鰭型溝道的兩端連接下層的共同的p+源和p+漏；前柵和背柵自對準、對上下兩層的源和漏的覆蓋很小；上層n+源和下層p+源連接不同的電極，上層n+漏和下層n+漏連接同一電極。本發(fā)明的場效應晶體管具有高性能nMOSFET、pMOSFET和CMOS邏輯器件功能。
文檔編號H01L21/02GK101079434SQ20071011882
公開日2007年11月28日 申請日期2007年6月12日 優(yōu)先權日2007年6月12日
發(fā)明者周發(fā)龍, 吳大可, 黃如, 王潤聲, 張興, 王陽元 申請人:北京大學