專(zhuān)利名稱(chēng)：一種雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路(ULSI)中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MetalOxide Semiconductor Field Effect Transistor-MOSFET)技術(shù)領(lǐng)域，具體涉及一種雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管及其制備方法。
背景技術(shù)：
隨著超大規(guī)模集成電路的廣泛應(yīng)用和高速發(fā)展，基于MOSFET，系統(tǒng)芯片(System OnChip-SOC)技術(shù)越來(lái)越引起人們的極大的興趣。系統(tǒng)芯片就是將整個(gè)系統(tǒng)集成在一個(gè)或盡量少的幾個(gè)集成電路芯片上，每個(gè)芯片由原來(lái)的單一功能、變成現(xiàn)在可以集成兩種或多種的功能。SOC技術(shù)可以克服多芯片的板級(jí)集成出現(xiàn)的各種問(wèn)題(如芯片之間的延時(shí)、印刷電路板的可靠性)，在提高系統(tǒng)性能、降低功耗、易于組裝方面具有突出優(yōu)勢(shì)。
SOC技術(shù)的發(fā)展需要同時(shí)集成多種不同功能的器件單元或者模塊在同一個(gè)芯片上，譬如一種適于高性能應(yīng)用的SOC技術(shù)可能需要集成基于SOI襯底的高性能MOSFET邏輯器件、以及基于體硅襯底MOSFET結(jié)構(gòu)的快閃存儲(chǔ)器(Flash Memory，可簡(jiǎn)稱(chēng)閃存)和DRAM(動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器)，分別如圖1(a)、(b)和(c)所示。但是，由于這三種器件結(jié)構(gòu)的差別較大，在同一芯片上實(shí)現(xiàn)這些器件需要增加較多的制備工藝，將導(dǎo)致成品率變差、成本增加。同時(shí)，版圖面積相對(duì)于各獨(dú)立芯片上的版圖面積之和，并沒(méi)有優(yōu)勢(shì)。因此現(xiàn)有的SOC技術(shù)雖然提高了系統(tǒng)性能，卻沒(méi)有增加集成密度、增加了單位芯片面積的成本。
針對(duì)這一點(diǎn)，基于MOSFET，從器件結(jié)構(gòu)及其制備方法出發(fā)，人們提出了適于SOC應(yīng)用的多功能器件(multi-functional device)的概念，采用新型結(jié)構(gòu)的器件，在同一個(gè)器件上實(shí)現(xiàn)多種功能。如文獻(xiàn)1(C.Oh，S.Kim，N.Kim，et al.，“A Novel Multi-FunctionalSilicon-On-ONO(SOONO)MOSFETs for SoC applicationsElectrical Characterization forHigh Performance Transistor and Embeded Memory Applications”，in Proc.of VLSI Dig.Tech.，p.16，2006)所示，基于MOSFET，提出了可以實(shí)現(xiàn)邏輯器件、閃存、DRAM三種器件功能的多功能場(chǎng)效應(yīng)晶體管，如圖2所示。由于這種多功能場(chǎng)效應(yīng)晶體管可以同時(shí)具備邏輯器件和閃存兩種器件功能、或以無(wú)電容MOSFET結(jié)構(gòu)實(shí)現(xiàn)DRAM器件功能，因此可以提高將近一倍的集成密度，可以顯著減小單位芯片面積的成本。這種多功能器件在SOC技術(shù)應(yīng)用中有著廣闊的前景。
文獻(xiàn)1所示的一種SOONO結(jié)構(gòu)MOSFET多功能器件，相當(dāng)于一種平面雙柵器件?？梢跃邆淙缦氯N功能。(1)高性能MOSFET邏輯器件的功能，由源、漏、溝道、柵氧和前柵(FG)構(gòu)成器件，工作電壓1.0V～1.2V(伏特)，背柵(BG)當(dāng)作襯底電極為0V。(2)快閃存儲(chǔ)器的功能，由源、漏、溝道、背柵和背柵ONO堆棧結(jié)構(gòu)(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構(gòu)成器件，前柵當(dāng)作襯底電極為0V；源0V，漏3V，背柵6V，以溝道熱電子注入編程；漏3V，背柵-4V，以帶帶隧穿熱空穴注入實(shí)現(xiàn)擦除；源加小電壓，漏0V，反向讀取。(3)DRAM的功能，由源、漏、溝道、柵氧和前柵構(gòu)成器件，背柵加負(fù)電壓；前柵1V、漏加較高電壓2V，熱電子在溝道的漏端發(fā)生碰撞離化，產(chǎn)生的空穴在溝道背面積累，存儲(chǔ)”1”；前柵1V，漏加負(fù)偏壓，空穴被掃入漏，存儲(chǔ)”0”；讀取時(shí)，漏0.2V。這種無(wú)電容式DRAM，相比于常規(guī)1T1C(一個(gè)場(chǎng)效應(yīng)晶體管加上一個(gè)電容)的DRAM，結(jié)構(gòu)簡(jiǎn)單、等比例縮小能力強(qiáng)、與MOSFET工藝完全兼容。
但是，文獻(xiàn)1所示的這種SOONO結(jié)構(gòu)MOSFET多功能器件，基于平面雙柵器件，存在如下問(wèn)題(1)由于器件結(jié)構(gòu)和制備工藝引起的背柵ONO堆棧結(jié)構(gòu)太厚(分別為1.4nm、42nm、1.4nm，總厚度達(dá)到約45nm)，使得閾值窗口小(2.5V)、編程/擦除時(shí)的背柵電壓較高(達(dá)到6V/-4V)、編程/擦除時(shí)間較長(zhǎng)(達(dá)到0.5ms/0.5ms)、應(yīng)用薄隧穿氧化層(1.4nm)使得保持特性變差、同時(shí)太厚的氮化硅陷阱層使得注入電荷的再分布影響到器件的可靠性；(2)相對(duì)常規(guī)MOSFET的制備方法，需要增加兩塊版圖一塊Stripe版(去除SiGe犧牲層)，一塊是深槽隔離版圖、用來(lái)隔離不同的背柵；(3)背柵完全覆蓋溝道和源、漏，在擦除時(shí)的帶帶隧穿熱空穴會(huì)注入到背柵與漏的覆蓋區(qū)域，影響到器件的直流特性和可靠性。(4)作為犧牲層的SiGe層和作為溝道的硅層，都是外延生長(zhǎng)的，工藝成本較高。

發(fā)明內(nèi)容
針對(duì)上述文獻(xiàn)1的SOONO結(jié)構(gòu)多功能MOSFET的問(wèn)題，為了實(shí)現(xiàn)優(yōu)化的多功能器件特性、提高集成密度，本發(fā)明從器件結(jié)構(gòu)方面提出創(chuàng)新，提出了一種雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管。
一種雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管基于體硅襯底，溝道為兩個(gè)完全相同的截面(沿著溝道的垂直方向的剖面)為長(zhǎng)方形的鰭型Fin，形成雙鰭型溝道；每個(gè)鰭型溝道的外側(cè)為柵氧和前柵(多晶硅或金屬材料)，內(nèi)側(cè)為隧穿氧化層、作為電荷存儲(chǔ)層的氮化硅陷阱層、阻擋氧化層和背柵(多晶硅或金屬材料)，形成雙柵結(jié)構(gòu)；雙鰭型溝道的兩端連接共同的n+源和n+漏，前柵和背柵自對(duì)準(zhǔn)、對(duì)n+源和n+漏的覆蓋很??；雙鰭型溝道的正下方和體硅襯底之間有一層厚的二氧化硅絕緣層，而n+源和n+漏都與體硅襯底相連，形成雙鰭型溝道即體在絕緣層上的結(jié)構(gòu)(Body-On-Insulator，BOI)。
所述的雙鰭型溝道的截面為，寬度W為30nm～60nm、高度H為50nm～100nm的長(zhǎng)方形(W小于H)。
所述的雙鰭型溝道的正下方和體硅襯底之間的二氧化硅絕緣層的厚度為150nm～250nm。
所述的柵氧的厚度為1nm～2nm。
所述的隧穿氧化層的厚度為2nm～4nm、氮化硅陷阱層的厚度為4nm～5nm、阻擋氧化層的厚度為4nm～6nm，即背柵ONO堆棧結(jié)構(gòu)的總厚度為10～16nm。
所述的源和漏的結(jié)深可以大于雙鰭型溝道的高度，以減小源、漏的寄生串聯(lián)電阻。
本發(fā)明的另一目的在于，提供一種制備雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的方法，包括以下步驟1)體硅襯底上，熱氧化二氧化硅，再淀積氮化硅、二氧化硅、氮化硅和二氧化硅四層結(jié)構(gòu)；2)存儲(chǔ)器版光刻，刻蝕二氧化硅和氮化硅；3)有源區(qū)版光刻，刻蝕二氧化硅、氮化硅和二氧化硅；刻蝕場(chǎng)區(qū)的硅；4)淀積二氧化硅、刻蝕形成側(cè)墻；再次刻蝕場(chǎng)區(qū)的硅；各向同性刻蝕硅，使得溝道下的硅都被刻空；去掉側(cè)墻；濕法腐蝕氮化硅；5)淀積二氧化硅；平坦化；6)去氮化硅，刻蝕二氧化硅、氮化硅和二氧化硅；刻蝕硅，形成雙鰭型溝道；7)熱氧化隧穿氧化層、淀積氮化硅陷阱層、淀積阻擋氧化層，形成背柵ONO堆棧結(jié)構(gòu)，淀積或?yàn)R射背柵材料，形成背柵；8)腐蝕場(chǎng)區(qū)的二氧化硅，露出雙鰭型溝道的外側(cè)壁；柵氧化，淀積或?yàn)R射前柵材料，形成前柵；9)柵版光刻，使前柵和背柵自對(duì)準(zhǔn)；雜質(zhì)注入，形成n+源和漏；退火激活雜質(zhì)。
所述的步驟3)中，刻蝕場(chǎng)區(qū)的硅50nm～100nm，刻蝕的尺寸自對(duì)準(zhǔn)定義了雙鰭型溝道的高度H。
所述的步驟4)中，濕法腐蝕氮化硅30nm～60nm，橫向腐蝕的尺寸自對(duì)準(zhǔn)地定義了雙鰭型溝道的寬度W。
其中，本發(fā)明的BOI結(jié)構(gòu)的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的一些關(guān)鍵結(jié)構(gòu)參數(shù)，如雙鰭型溝道的寬W和高H、BOI結(jié)構(gòu)的二氧化硅絕緣層的厚度、柵長(zhǎng)LG、背柵ONO堆棧結(jié)構(gòu)的各層厚度、柵氧厚度、背柵和前柵的材料、溝道和源漏的摻雜濃度和分布，都可以根據(jù)設(shè)計(jì)需要作出調(diào)整。本發(fā)明的制備方法，采用常規(guī)MOSFET制備的工藝，如氧化、淀積、刻蝕和腐蝕等，通過(guò)新的工藝集成(Process Integration)，在體硅襯底上可以自對(duì)準(zhǔn)實(shí)現(xiàn)BOI結(jié)構(gòu)(體在絕緣層上)的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管。該制備方法與現(xiàn)有的常規(guī)MOSFET技術(shù)完全兼容，不需要高成本的外延等工藝，在實(shí)現(xiàn)優(yōu)化的多功能器件特性的同時(shí)，可以減小工藝制備成本。
本發(fā)明的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，同樣具有如下三種功能。(1)高性能MOSFET邏輯器件的功能，由源、漏、雙鰭型溝道、雙鰭型溝道外測(cè)的柵氧和前柵構(gòu)成器件，工作電壓1.0V～1.2V，背柵為0V。(2)快閃存儲(chǔ)器的功能，由源、漏、雙鰭型溝道、雙鰭型溝道內(nèi)側(cè)的背柵和背柵ONO堆棧結(jié)構(gòu)(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構(gòu)成器件，前柵為0V；源0V，漏3V，背柵4V，以溝道熱電子注入編程；漏3V，背柵-4V，以帶帶隧穿熱空穴注入實(shí)現(xiàn)擦除；源加小電壓，漏0V，反向讀取。(3)無(wú)電容式DRAM的功能，由源、漏、雙鰭型溝道、柵氧和前柵構(gòu)成器件，背柵加負(fù)電壓；前柵1V、漏加較高電壓2V，熱電子在溝道的漏端發(fā)生碰撞離化，產(chǎn)生的空穴在溝道背面積累，存儲(chǔ)”1”；前柵1V，漏加負(fù)偏壓，空穴被掃入漏，存儲(chǔ)”0”；讀取時(shí)，漏0.2V。
相對(duì)于文獻(xiàn)1的基于平面雙柵結(jié)構(gòu)的多功能MOSFET，本發(fā)明提出的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的技術(shù)效果在于(1)雙鰭型溝道，可以增大作為邏輯器件的開(kāi)態(tài)驅(qū)動(dòng)電流、和作為閃存器件的讀取電流，優(yōu)化直流特性；(2)背柵ONO堆棧結(jié)構(gòu)的各層厚度可以根據(jù)設(shè)計(jì)需要定義；采用合適厚度(2nm～4nm)的隧穿氧化層，以改善存儲(chǔ)數(shù)據(jù)的保持特性；采用合適厚度(4nm～5nm)的氮化硅陷阱層，抑制存儲(chǔ)電荷在氮化硅層的再分布、改善可靠性；(3)背柵ONO堆棧結(jié)構(gòu)的總厚度不受工藝限制，可以達(dá)到10nm～16nm(而文獻(xiàn)1中的ONO堆棧結(jié)構(gòu)的厚度約45nm)，使得編程/擦除時(shí)的背柵壓降低、同時(shí)提高編程/擦除速度；(4)背柵與前柵自對(duì)準(zhǔn)，都是由柵版定義，對(duì)于源和漏的覆蓋很小，可以改善多功能器件的直流特性和可靠性；(5)相對(duì)常規(guī)MOSFET的制備方法，只需要增加一塊存儲(chǔ)器版，也不需要外延生長(zhǎng)工藝，可以減小工藝成本；(6)基于體硅襯底的體在絕緣層上(BOI)的結(jié)構(gòu)，可以采用較大的源和漏結(jié)深，以減小源漏的寄生串聯(lián)電阻，同時(shí)BOI結(jié)構(gòu)也可以減小柵寄生電容；(7)同時(shí)雙鰭型溝道是一個(gè)立體結(jié)構(gòu)，在同樣版圖的條件下可以器件的有效溝道寬度提高至少一倍，即就是說(shuō)，在有效溝道寬度的條件下可以使得版圖面積減小近50％，因而可以提高集成密度。
因此，本發(fā)明所提出的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，在高可靠性和高密度的高性能SOC應(yīng)用中，有著明顯優(yōu)勢(shì)和廣泛的應(yīng)用前景。


圖1為高性能SOC應(yīng)用中需要集成的三種器件的剖面示意圖，其中圖1(a)為基于SOI襯底的高性能MOSFET邏輯器件，其中圖1(b)為基于體硅襯底MOSFET結(jié)構(gòu)的快閃存儲(chǔ)(Flash Memory，可簡(jiǎn)稱(chēng)閃存)，其中圖1(c)為1T1C(一個(gè)場(chǎng)效應(yīng)晶體管加上一個(gè)電容)的DRAM(動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器)。
圖1(a)-(c)中，相同的標(biāo)號(hào)表示相同的部件101-SOI襯底的背面硅 102-SOI襯底的埋氧層103-多晶硅柵104-柵氧105-溝道(SOI頂層硅) 106-n+源107-n+漏108-體硅襯底109-閃存的溝道110-阻擋氧化層 111-氮化硅陷阱層112-隧穿氧化層113-溝道(體硅襯底) 114-DRAM的電容圖2為文獻(xiàn)1的SOONO結(jié)構(gòu)多功能場(chǎng)效應(yīng)晶體管的版圖和結(jié)構(gòu)示意圖其中，圖2(a)為該器件的版圖示意圖，M1為有源區(qū)版，M2為Stripe版(去除SiGe犧牲層)，M3為柵版，M4為深槽隔離的版圖；圖2(b)為該器件的沿溝道的垂直方向(A1A2方向)的剖面結(jié)構(gòu)示意圖；圖2(c)為該器件的沿溝道方向(B1B2方向)的剖面結(jié)構(gòu)示意圖。
圖2(b)和(c)中，相同的標(biāo)號(hào)表示相同的部件201-體硅襯底(p-摻雜)202-STI隔離的場(chǎng)區(qū)的二氧化硅203-背柵(n+硅) 204-阻擋氧化層 205-氮化硅陷阱層206-隧穿氧化層207-多晶硅柵208-柵氧209-溝道210-n+源211-n+漏圖3為本發(fā)明所提供的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的版圖和結(jié)構(gòu)示意圖其中，圖3(a)為該器件的版圖示意圖，M1為存儲(chǔ)器版，M2為有源區(qū)版，M3為柵版，深色的部分為雙鰭型溝道；圖3(b)為該器件的沿溝道的垂直方向(A1A2方向)的剖面結(jié)構(gòu)示意圖，可以看到溝道為雙鰭型的結(jié)構(gòu)，雙鰭型溝道的外測(cè)為柵氧和前柵、內(nèi)側(cè)為背柵ONO堆棧結(jié)構(gòu)和背柵，同時(shí)雙鰭型溝道的正下方有一層厚的二氧化硅絕緣層；圖3(c)為該器件的沿溝道方向(B1B2方向)的剖面結(jié)構(gòu)示意圖，可以看到溝道的位置為BOI結(jié)構(gòu)，而源和漏仍然與體硅襯底相連。
圖3(b)和(c)中，相同的標(biāo)號(hào)表示相同的部件301-體硅襯底(p-摻雜)302-STI隔離的場(chǎng)區(qū)的二氧化硅303-雙鰭型溝道正下方和體硅襯底之間的二氧化硅絕緣層
304-雙鰭型溝道305-前柵 306-柵氧307-背柵 308-隧穿氧化層309-氮化硅陷阱層310-阻擋氧化層311-二氧化硅硬掩膜312-n+源 313-n+漏圖4(a)-(j)是本發(fā)明一實(shí)施例的基于體硅襯底的體在絕緣層上(BOI結(jié)構(gòu))的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的制備方法的工藝流程及其各步驟所對(duì)應(yīng)結(jié)構(gòu)的示意圖。
圖4(a)-(j)中，相同的標(biāo)號(hào)表示相同的部件401-體硅襯底(p-摻雜) 402-作硬掩膜的第一層SiO2403-作硬掩膜的第一層Si3N4層 404-作硬掩膜的第二層SiO2層406-作硬掩膜的第二層Si3N4層 406-作硬掩膜的第三層SiO2層407-雙鰭型溝道的高度H 408-溝道正下方的硅被刻空的部分409-雙鰭型溝道的寬度W 410-STI隔離的場(chǎng)區(qū)的二氧化硅411-雙鰭型溝道正下方和體硅襯底之間的二氧化硅絕緣層412-雙鰭型溝道413-隧穿氧化層414-氮化硅陷阱層415-阻擋氧化層416-背柵417-柵氧 418-前柵419-n+源 420-n+漏具體實(shí)施方式
以下結(jié)合附圖詳細(xì)描述本發(fā)明所提供的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管及其制備方法，但不構(gòu)成對(duì)本發(fā)明的限制。
如圖3(a)-(c)所示，為本實(shí)施例的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管。該器件基于體硅襯底。如圖3(a)所示為該器件的版圖，M1存儲(chǔ)器版，M2有源區(qū)版，M3柵版，深色位置為雙鰭型溝道。如圖3(b)和(c)分別為該器件的沿溝道的垂直方向(A1A2方向)和沿溝道方向(B1B2方向)的剖面結(jié)構(gòu)。從沿溝道的垂直方向的剖面結(jié)構(gòu)看，該場(chǎng)效應(yīng)晶體管基于體硅襯底301，溝道為兩個(gè)完全相同的截面為長(zhǎng)方形的鰭型Fin，其寬度W為40nm、高度H為80nm，形成雙鰭型溝道304；每個(gè)鰭型溝道的外側(cè)為1.5nm的柵氧306和多晶硅的前柵305，內(nèi)側(cè)為3nm的隧穿氧化層308、作為4nm的氮化硅陷阱層309、5nm的阻擋氧化層310和多晶硅的背柵307，形成雙柵結(jié)構(gòu)；雙鰭型溝道304的兩端連接共同的n+源312和n+漏313；前柵305和背柵307自對(duì)準(zhǔn)，且對(duì)n+源312和n+漏313的覆蓋很小；雙鰭型溝道304的正下方和體硅襯底之間有一層厚200nm的二氧化硅絕緣層303，而結(jié)深100nm的n+源312和n+漏313都與體硅襯底301相連，形成雙鰭型溝道304即體在絕緣層上的結(jié)構(gòu)(Body-On-Insulator，BOI)。
本發(fā)明的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，同樣具有如下三種功能。(1)高性能MOSFET邏輯器件的功能，由源、漏、雙鰭型溝道、雙鰭型溝道外測(cè)的柵氧和前柵構(gòu)成器件，工作電壓1.2V，背柵為0V。(2)快閃存儲(chǔ)器的功能，由源、漏、雙鰭型溝道、雙鰭型溝道內(nèi)側(cè)的背柵和背柵ONO堆棧結(jié)構(gòu)(包括隧穿氧化層、氮化硅陷阱層、阻擋氧化層)構(gòu)成器件，前柵為0V；源0V，漏3V，背柵4V，以溝道熱電子注入編程；漏3V，背柵-4V，以帶帶隧穿熱空穴注入實(shí)現(xiàn)擦除；源加小電壓，漏0V，反向讀取。(3)無(wú)電容式DRAM的功能，由源、漏、雙鰭型溝道、柵氧和前柵構(gòu)成器件，背柵加負(fù)電壓；前柵1V、漏加較高電壓2V，熱電子在溝道的漏端發(fā)生碰撞離化，產(chǎn)生的空穴在溝道背面積累，存儲(chǔ)”1”；前柵1V，漏加負(fù)偏壓，空穴被掃入漏，存儲(chǔ)”0”；讀取時(shí)，漏0.2V。
本發(fā)明所提出的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，在高可靠性和高密度的高性能SOC應(yīng)用中，有著明顯優(yōu)勢(shì)和廣泛的應(yīng)用前景。
本發(fā)明制備雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的方法，包括如下步驟步驟1體硅襯底上，熱氧化二氧化硅(SiO2)5nm～10nm，再淀積如下四層結(jié)構(gòu)10nm～20nm的氮化硅(Si3N4)，20～40nm的SiO2，80nm～150nm的Si3N4和50nm～100nm的SiO2。
步驟2M1存儲(chǔ)器版光刻，刻蝕SiO2和Si3N4。
步驟3M2有源區(qū)版光刻，刻蝕SiO2/Si3N4/SiO2；刻蝕場(chǎng)區(qū)的硅50nm～100nm，刻蝕的尺寸自對(duì)準(zhǔn)定義了雙鰭型溝道的高度H。
步驟4淀積SiO2、刻蝕形成側(cè)墻；再次刻蝕場(chǎng)區(qū)的硅；各向同性刻蝕硅，使得溝道下的硅都被刻空；去掉側(cè)墻；濕法腐蝕Si3N430nm～60nm(濕法腐蝕是各向同性的)，橫向腐蝕的尺寸自對(duì)準(zhǔn)地定義了雙鰭型溝道的寬度W。
步驟5淀積SiO2600nm～800nm；化學(xué)機(jī)械拋光(CMP)平坦化。
步驟6去Si3N4，刻蝕SiO2、Si3N4和SiO2；再刻蝕硅，形成雙鰭型溝道。
步驟7熱氧化隧穿氧化層2nm～4nm、淀積電荷存儲(chǔ)層的氮化硅陷阱層4nm～5nm、高溫淀積阻擋氧化層4nm～6nm，形成背柵ONO堆棧結(jié)構(gòu)。淀積多晶硅(并摻雜、激活)或?yàn)R射金屬作為背柵材料，CMP平坦化，形成背柵。
步驟8腐蝕場(chǎng)區(qū)的二氧化硅，露出雙鰭型溝道的外側(cè)壁；柵氧化1nm～2nm；淀積多晶硅(并摻雜、激活)或?yàn)R射金屬作為前柵材料，CMP平坦化，形成前柵。
步驟9M3柵版光刻，刻蝕多晶硅或金屬，形成自對(duì)準(zhǔn)的前柵和背柵；砷注入，形成n+源和漏；去Si3N4；退火激活雜質(zhì)。
如圖4所示為本發(fā)明所提出的一種雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的制備方法。圖4(a)-(j)所示的各器件結(jié)構(gòu)與該制備方法中的各步驟對(duì)應(yīng)。
以下結(jié)合各附圖對(duì)該制備方法進(jìn)行詳細(xì)說(shuō)明步驟1體硅襯底上，熱氧化二氧化硅(SiO2)5nm，再淀積如下四層結(jié)構(gòu)15nm的氮化硅(Si3N4)，30nm的SiO2，150nm的Si3N4和80nm的SiO2。如圖4(a)所示(沿A1A2方向)。
步驟2M1存儲(chǔ)器版光刻，刻蝕SiO2和Si3N4，如圖4(b)所示(沿B1B2方向)。
步驟3M2有源區(qū)版光刻，刻蝕SiO2/Si3N4/SiO2；刻蝕場(chǎng)區(qū)的硅80nm，刻蝕的尺寸自對(duì)準(zhǔn)定義了雙鰭型溝道的高度H，如圖4(c)所示(沿A1A2方向)。圖4(d)為B1B2方向的剖面結(jié)構(gòu)示意圖。
步驟4淀積SiO2、刻蝕形成側(cè)墻；再次刻蝕場(chǎng)區(qū)的硅；各向同性刻蝕硅，使得溝道下的硅都被刻空；去掉側(cè)墻；濕法腐蝕Si3N440nm，橫向腐蝕的尺寸自對(duì)準(zhǔn)地定義了雙鰭型溝道的寬度W，如圖4(e)所示。
步驟5淀積SiO2800nm；以Si3N4作為停止層，化學(xué)機(jī)械拋光(CMP)平坦化，如圖4(f)所示(沿B1B2方向)。
步驟6去Si3N4，刻蝕SiO2、Si3N4和SiO2；再刻蝕硅，形成雙鰭型溝道，如圖4(g)所示。
步驟7熱氧化隧穿氧化層3nm、淀積電荷存儲(chǔ)層的氮化硅陷阱層4nm、高溫淀積阻擋氧化層5mm，形成背柵ONO堆棧結(jié)構(gòu)。淀積多晶硅(并摻雜、激活)作為背柵材料，CMP平坦化，形成背柵。如圖4(h)所示。
步驟8腐蝕場(chǎng)區(qū)的二氧化硅，露出雙鰭型溝道的外側(cè)壁；柵氧化1.5nm；淀積多晶硅(并摻雜、激活)或?yàn)R射金屬作為前柵材料，CMP平坦化，形成前柵。如圖4(i)所示。
步驟9M3柵版光刻，刻蝕多晶硅，形成自對(duì)準(zhǔn)的前柵和背柵；砷注入，形成n+源和漏；去Si3N4；退火激活雜質(zhì)。如圖4(j)所示(B1B2方向)。
步驟10進(jìn)一步進(jìn)行常規(guī)后續(xù)工藝，淀積低氧層，刻蝕引線孔，淀積金屬，光刻、刻蝕形成金屬線，合金，鈍化。
最后得到可以用于測(cè)試的體在絕緣層上(BOI結(jié)構(gòu))的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，雙鰭型溝道的剖面結(jié)構(gòu)的寬40nm高80nm。
以上通過(guò)詳細(xì)實(shí)施例描述了本發(fā)明所提供的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管及其制備方法，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi)，可以對(duì)本發(fā)明的器件結(jié)構(gòu)做一定的變形或修改；其制備方法也不限于實(shí)施例中所公開(kāi)的內(nèi)容。
權(quán)利要求
1.一種雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管基于體硅襯底，其特征在于溝道為兩個(gè)完全相同的截面為長(zhǎng)方形的鰭型Fin，形成雙鰭型溝道；每個(gè)鰭型溝道的外側(cè)為柵氧和前柵，內(nèi)側(cè)為隧穿氧化層、作為電荷存儲(chǔ)層的氮化硅陷阱層、阻擋氧化層和背柵，形成雙柵結(jié)構(gòu)；雙鰭型溝道的兩端連接共同的n+源和n+漏，前柵和背柵自對(duì)準(zhǔn)、對(duì)n+源和n+漏的覆蓋很??；雙鰭型溝道的正下方和體硅襯底之間有一層厚的二氧化硅絕緣層，而n+源和n+漏都與體硅襯底相連，形成雙鰭型溝道，即體在絕緣層上的結(jié)構(gòu)。
2.如權(quán)利要求1所述的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，其特征在于，所述的雙鰭型溝道，其截面為寬度W為30nm～60nm、高度H為50nm～100nm的長(zhǎng)方形，W小于H。
3.如權(quán)利要求1所述的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，其特征在于，所述的雙鰭型溝道的正下方和體硅襯底之間的二氧化硅絕緣層的厚度為150nm～250nm。
4.如權(quán)利要求1所述的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，其特征在于，所述的柵氧的厚度為1nm～2nm。
5.如權(quán)利要求1所述的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管，其特征在于，所述的隧穿氧化層的厚度為2nm～4nm、氮化硅陷阱層的厚度為4nm～5nm、阻擋氧化層的厚度為4nm～6nm，即背柵ONO堆棧結(jié)構(gòu)的總厚度為10～16nm。
6.一種制備如權(quán)利要求1所述的雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管的方法，其特征在于，包括以下步驟1)體硅襯底上，熱氧化二氧化硅，再淀積氮化硅、二氧化硅、氮化硅和二氧化硅四層結(jié)構(gòu)；2)存儲(chǔ)器版光刻，刻蝕二氧化硅和氮化硅；3)有源區(qū)版光刻，刻蝕二氧化硅、氮化硅和二氧化硅；刻蝕場(chǎng)區(qū)的硅；4)淀積二氧化硅、刻蝕形成側(cè)墻；再次刻蝕場(chǎng)區(qū)的硅；各向同性刻蝕硅，使得溝道下的硅都被刻空；去掉側(cè)墻；濕法腐蝕氮化硅；5)淀積二氧化硅；平坦化；6)去氮化硅，刻蝕二氧化硅、氮化硅和二氧化硅；刻蝕硅，形成雙鰭型溝道；7)熱氧化隧穿氧化層、淀積氮化硅陷阱層、淀積阻擋氧化層，形成背柵ONO堆棧結(jié)構(gòu)，淀積或?yàn)R射背柵材料，形成背柵；8)腐蝕場(chǎng)區(qū)的二氧化硅，露出雙鰭型溝道的外側(cè)壁；柵氧化，淀積或?yàn)R射前柵材料，形成前柵；9)柵版光刻，使前柵和背柵自對(duì)準(zhǔn)；雜質(zhì)注入，形成n+源和漏；退火激活雜質(zhì)。
7.如權(quán)利要求6所述的制備方法，其特征在于，所述的步驟3)中，刻蝕場(chǎng)區(qū)的硅50nm～100nm。
8.如權(quán)利要求6或7所述的制備方法，其特征在于，所述的步驟4)中，濕法腐蝕氮化硅30nm～60nm。
全文摘要
本發(fā)明提供了一種雙鰭型溝道雙柵多功能場(chǎng)效應(yīng)晶體管及其制備方法，屬于超大規(guī)模集成電路中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管技術(shù)領(lǐng)域。該場(chǎng)效應(yīng)晶體管基于體硅襯底；溝道為兩個(gè)完全相同的截面為長(zhǎng)方形的鰭型Fin，形成雙鰭型溝道；每個(gè)鰭型溝道的外側(cè)為柵氧和前柵，內(nèi)側(cè)為隧穿氧化層、氮化硅陷阱層、阻擋氧化層和背柵，形成雙柵結(jié)構(gòu)；雙鰭型溝道的兩端連接共同的n+源和n+漏，前柵和背柵自對(duì)準(zhǔn)、對(duì)n+源和n+漏的覆蓋很?。浑p鰭型溝道的正下方和體硅襯底之間有一層厚的二氧化硅絕緣層，而n+源和n+漏都與體硅襯底相連，形成雙鰭型溝道即體在絕緣層上的結(jié)構(gòu)。本發(fā)明具有高性能MOSFET邏輯器件的功能，快閃存儲(chǔ)器的功能，無(wú)電容式DRAM的功能。
文檔編號(hào)H01L21/28GK101068029SQ20071010596
公開(kāi)日2007年11月7日 申請(qǐng)日期2007年6月5日 優(yōu)先權(quán)日2007年6月5日
發(fā)明者周發(fā)龍, 吳大可, 黃如, 王潤(rùn)聲, 張興, 王陽(yáng)元 申請(qǐng)人:北京大學(xué)