電子元件與cmos圖像傳感器的芯片級封裝及制造方法

文檔序號：7231761閱讀：179來源：國知局

專利名稱：電子元件與cmos圖像傳感器的芯片級封裝及制造方法
技術(shù)領域：
本發(fā)明涉及一種電子元件的芯片級封裝，特別是涉及一種CMOS圖像傳感器的芯片級封裝(CIS-CSP)及其制造方法。
背景技術(shù)：
互補型金屬氧化物半導體圖像傳感器(CMOS image sensor)已廣泛使用于許多應用領域，例如靜態(tài)數(shù)字相機(digital still camera, DSC)。上述應用領域主要利用一主動像素陣列或圖像感測胞(image sensor cell)陣列，包括發(fā)光二極管元件，以將入射的圖像光能轉(zhuǎn)換成數(shù)字數(shù)據(jù)。傳統(tǒng)電子元件的芯片級封裝(chip scale package,簡稱CSP)設計用于在例如封裝基板、模塊基板或印刷電路板(PCB)之類的承載基板上進行覆晶式接合(flipchipbonding)工藝。在進行覆晶接合(flipchipbonding)工藝步驟時，需將焊接凸塊、焊接栓或其它于封裝對象上的終端接觸(terminal contact)接合于承載基板上的匹配接觸墊上。接合后的終端接觸可提供封裝對象與承載基板之間的物理連接及電連接。美國專利第US 6,971,090號專利揭示一種芯片級半導體圖像感測元件封裝，形成上述封裝的制造方法以及含上述封裝的系統(tǒng)。然而，其所揭示以焊線或巻帶式接合工藝用于接合基板與晶粒(die)之間的接觸墊接合方式，導致復雜性增加且可靠度降低。為了解決公知技術(shù)的接觸墊接合問題，業(yè)界發(fā)展一種殼式半導體元件芯片級封裝的技術(shù)。例如，美國專利早期公開第US 2001/0018236號揭示一種半導體元件的芯片級封裝的技術(shù)。于基板接觸墊與晶粒的接觸之間提供一 T-型連線，且上述T-型連線以保護層與外界隔絕。然而，晶片級組裝切割成多個集成電路元件封裝的步驟之后，會露出T-型連線的切割表面，進而導致易發(fā)生腐蝕或剝離的弱點。更有甚者，會導致集成電路元件封裝無法通過例如高溫/高濕度等可靠度測試。圖la與圖lb為示出了傳統(tǒng)切割晶片級組裝的芯片封裝的分解步驟的剖面圖。請參閱圖la，一透明基板10做為一芯片級封裝的承載結(jié)構(gòu)包括一 CMOS圖像傳感器晶粒20，其具有黏結(jié)于其上的一晶粒電路。上述CMOS 圖像傳感器晶粒20包括一具有微透鏡陣列22的感測區(qū)域，做為一圖像感測面。一保護層24設置于該微透鏡陣列22上。一間隙子15設置于透明基板 IO與CMOS圖像傳感器晶粒20之間，以定義出一空穴18。一封膠層30形成于基板上，將CMOS圖像傳感器晶粒20密封。一光學結(jié)構(gòu)35設置于封膠層30上，以強化該晶粒級封裝結(jié)構(gòu)。一T-型連線40自晶粒電路延伸至該芯片級封裝上的多個終端接觸。一緩沖層50設置于T-型連線結(jié)構(gòu)40上。上述 T-型連線結(jié)構(gòu)40連接基板上的鍵結(jié)接觸(bonding contact,未示出)與晶粒的鍵結(jié)接觸25，并且其表面由一保護層60與外界隔絕。一球柵陣列(ball grid army) 70形成于晶粒級封裝的終端接觸上。請參閱圖lb，上述晶片級組裝后的結(jié)構(gòu)1后續(xù)經(jīng)過切割步驟分成多個封裝的集成電路元件1A與1B。于切割步驟后，T-型連線40的一端暴露于外界，導致易遭受到腐蝕及剝離等可靠度問題發(fā)生。腐蝕及剝離等可靠度問題乃由于露出的T-型連線40受到濕氣穿透造成。因此，傳統(tǒng)集成電路元件封裝在切割后往往無法通過高溫/高濕度測試等可靠度測試而失效。有鑒于此，業(yè)界亟需一種集成電路元件封裝的封裝設計，將露出的T-型連線與外界隔絕，以避免濕氣穿透所造成的損害。發(fā)明內(nèi)容有鑒于此，為解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明實施例提供一種電子元件的芯片級封裝，包括一基板結(jié)構(gòu)，做為該芯片級封裝的承載結(jié)構(gòu)，且包括一第一切割斷面及一第二切割斷面；一半導體晶粒，具有黏著于該基板結(jié)構(gòu)上的一晶粒電路；一封膠層，位于該基板結(jié)構(gòu)上，將該半導體晶粒封 ?。?一電連接，其自該芯片電路延伸至該芯片級封裝于該封膠層上的多個接觸終端，且該電連接的部分表面裸露于該第一切割斷面；以及一絕緣結(jié)構(gòu)，其設置于該第一切割斷面上以保護該裸露出的電連接部分且該絕緣結(jié)構(gòu)與該第二切割斷面共平面。本發(fā)明的一實施方式在于提供一種CMOS圖像傳感器的芯片級封裝，包括一透明基板結(jié)構(gòu)，其做為該芯片級封裝的承載結(jié)構(gòu)，且包括一第一切割斷面及一第二切割斷面；一CMOS圖像傳感器晶粒，其具有黏著于該透明基板結(jié)構(gòu)上的一晶粒電路；一封膠層，其位于該基板結(jié)構(gòu)上，將該CMOS圖像傳感器晶粒封住；一電連接，其自該晶粒電路延伸至該芯片級封裝于該封膠層上的多個接觸終端，且該電連接的部分表面裸露于該第一切割斷面；以及一絕緣結(jié)構(gòu)，其設置于該第一切割斷面上以保護該裸露出的電連接部分且該絕緣結(jié)構(gòu)與該第二切割斷面共平面。本發(fā)明的另一實施方式在于提供一種CMOS圖像傳感器的芯片級封裝的制造方法，包括提供一透明基板結(jié)構(gòu)，該透明基板結(jié)構(gòu)上鑲有兩鄰近的 CMOS圖像傳感器，一封膠層于該基板結(jié)構(gòu)上，將該CMOS圖像傳感器晶粒封住，其中一電連接自該晶粒電路延伸至該芯片級封裝于該封膠層上的多個接觸終端；切割該透明基板結(jié)構(gòu)至一預定深度，以形成一溝槽，并將兩CMOS 圖像傳感器對應的該電連接斷離并露出該電連接的表面；填入一絕緣結(jié)構(gòu)于該溝槽中，以保護該露出的電連接表面；以及切割該透明基板結(jié)構(gòu)以分離兩對應的CMOS圖像傳感器。為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖作詳細說明。

圖la 圖lb為示意傳統(tǒng)切割晶片級組裝的芯片封裝的分解步驟的剖面圖；以及圖2a 圖2d為示意根據(jù)本發(fā)明實施例的CMOS圖像傳感器的芯片級封裝制造方法的各步驟的剖面示意圖。其中，附圖標記說明如下1 晶片級構(gòu)裝 1A、 1B 相鄰的芯片級封裝10 透明基板 15 間隙子18 空穴 20 CMOS圖像傳感器晶粒22 微透鏡陣列 24~保護層30~封膠層 35 光學結(jié)構(gòu)40 T-型連線 60 保護層50 緩沖層80 金屬硅化物層100 晶片級構(gòu)裝；105 溝槽105b 第二切割斷面 115 間隙子120 CMOS圖像傳感器晶粒124~保護層135 光學結(jié)構(gòu)125 晶粒的鍵結(jié)接觸160 第一保護層180~絕緣結(jié)構(gòu)wl 第一切割寬度70 球柵陣列100P PMOS元件區(qū)域。100A、 100B 相鄰的芯片級封裝105a 第一切割斷面110 透明基板118~空穴122 微透鏡陣列B0 封膠層140 T-型連線結(jié)構(gòu)150 緩沖層170~球柵陣列d 第一切割深度w2 第二切割寬度。
具體實施方式
有鑒于此，本發(fā)明提供一種CMOS圖像傳感器的芯片級封裝及其制造方法，在第一切割步驟后立即填入隔絕材料，使得在第二切割步驟之后，集成電路晶粒封裝的連線不致裸露在外，確保其可靠度，增加元件的壽命及效能。圖2a 圖2d圖為示出了根據(jù)本發(fā)明實施例的CMOS圖像傳感器的芯片級封裝制造方法的各步驟的剖面示意圖。請參閱圖2a，一晶片級構(gòu)裝100包括兩相鄰的芯片級封裝(CSP) 100A與100B。提供一透明基板110做為一芯片級封裝的承載結(jié)構(gòu)。透明基板110的材料包括鏡片級玻璃或石英。一半導體晶粒其上具有黏結(jié)于透明基板110上的一晶粒電路。例如，一CMOS圖像傳感器晶粒120以覆晶(flip chip)的方式，封裝鍵結(jié)于透明基板110上。上述 CMOS圖像傳感器晶粒120包括一具有微透鏡陣列122的感測區(qū)域，做為一圖像感測面。一保護層124設置于該微透鏡陣列122上。一間隙子115，例如空穴墻或凸起結(jié)構(gòu)，設置于透明基板110與CMOS圖像傳感器晶粒120 之間，以定義出一空穴118。接著，在基板上形成一封膠層130，例如環(huán)氧樹脂，將CMOS圖像傳感器晶粒120密封。一光學結(jié)構(gòu)135例如玻璃設置于封膠層130上，以強化該晶粒級封裝結(jié)構(gòu)。一T-型連線結(jié)構(gòu)140自晶粒電路延伸至該芯片級封裝上多個終端接觸。上述T-型連線結(jié)構(gòu)140連接基板上的鍵結(jié)接觸(未示出)與晶粒的鍵結(jié)接觸125。一緩沖層150設置于T-型連線結(jié) 構(gòu)140上。T-型連線結(jié)構(gòu)140的表面由一第一保護層160覆蓋而與外界隔絕。 T-型連線結(jié)構(gòu)140包括一水平部與晶粒的鍵結(jié)接觸125接合，以及一傾斜部連接至晶粒級封裝的終端接觸。此外，本發(fā)明實施例的晶片級構(gòu)裝結(jié)構(gòu)100 及方法仍包括其它構(gòu)件及工藝步驟，應為本發(fā)明所屬技術(shù)領域技術(shù)人員所理解，為求簡明之故，在此省略相關(guān)細節(jié)的揭示。雖然上述實施例以CMOS圖像傳感器的芯片級封裝為范例說明，然非用以限定本發(fā)明，其它電子元件的芯片級封裝，包括集成電路元件、光電元件(optoelectronic device)、微機電元件(micro-elec加mechanical device)、或表面聲波元件(surface acoustic wave device)均可應用于本發(fā)明的實施例中。一球柵陣列(ball grid array) 170形成于晶粒級封裝的終端接觸上。例如一焊球屏蔽層(未示出)形成于晶粒級封裝上，露出預留的終端接觸區(qū)域。接著，形成焊球陣列于露出的終端接觸區(qū)域上。請參閱圖2b，將上述晶片級組裝后的結(jié)構(gòu)100沿一切割線切割至一特定深度d，在該透明基板110中形成一溝槽105。使相鄰的CMOS圖像傳感器晶粒120分離且露出T-型連線140的表面105a。于是，晶片級組裝后的結(jié)構(gòu) 100由一切割鋸切割出的第一寬度為wl。因此，溝槽105的深度d的范圍大約為20微米至20微米，以及溝槽105的寬度wl的范圍大約為100微米至 150微米。請參閱圖2c，涂布一絕緣結(jié)構(gòu)180填入該溝槽105以保護該裸露的T-型連線140的表面105a。絕緣結(jié)構(gòu)180可由化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、濺鍍法、印刷法，噴墨法、浸鍍法或旋轉(zhuǎn)涂布法(spin coating) 形成并填入溝槽105中。絕緣結(jié)構(gòu)180的材料包括環(huán)氧樹脂、聚亞酰胺、樹脂、氧化硅、金屬氧化物或氮化硅。請參閱圖2d，接著再將晶片級組裝后的結(jié)構(gòu)100沿切割線切割，各別分離成CMOS圖像傳感器封裝100A與100B。此切割步驟采用較薄的切割鋸，定義成第二寬度w2。第二切割步驟的切割鋸的寬度w2應小于100微米。有鑒于此，本發(fā)明上述實施例提供一種CMOS圖像傳感器的芯片級封裝，包括一透明基板110做為該芯片級封裝的承載結(jié)構(gòu)。透明基板110包括一第一切割斷面105a及一第二切割斷面105b，所述第一及第二切割斷面之間具有一高度差。一 CMOS圖像傳感器晶粒120具有一晶粒電路黏著于該透明基板110上。一封膠層130于透明基板110上，將該CMOS圖像傳感器晶粒120封住。一電連接自該晶粒電路延伸至該芯片級封裝于該封膠層上的多個接觸終端，其具有一水平部與晶粒的鍵結(jié)接觸125接合，以及一傾斜部連接至晶粒級封裝的終端接觸。且該電連接的部分表面裸露于該第一切割斷面 105a。一絕緣結(jié)構(gòu)180設置于該第一切割斷面105a上以保護該裸露出的電連接140部分且該絕緣結(jié)構(gòu)與該第二切割斷面105b共平面。以上所述的僅為本發(fā)明的較佳可行實施例，所述實施例并非用以限制本發(fā)明的專利保護范圍，因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應包含在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1. 一種電子元件的芯片級封裝，包括一基板結(jié)構(gòu)，其做為該芯片級封裝的承載結(jié)構(gòu)，且包括一第一切割斷面及一第二切割斷面；一半導體晶粒，其具有黏著于該基板結(jié)構(gòu)上的一晶粒電路；一封膠層，位于該基板結(jié)構(gòu)上，將該半導體晶粒封?。灰浑娺B接，其自該芯片電路延伸至該芯片級封裝在該封膠層上的多個接觸終端，且該電連接的部分表面裸露于該第一切割斷面；以及一絕緣結(jié)構(gòu)，設置于該第一切割斷面上以保護該裸露出的電連接部分，且該絕緣結(jié)構(gòu)與該第二切割斷面共平面。
2. 如權(quán)利要求l所述的電子元件的芯片級封裝，其特征在于，該基板結(jié) 構(gòu)為包括鏡片級玻璃或石英在內(nèi)的透明基板結(jié)構(gòu)。
3. 如權(quán)利要求l所述的電子元件的芯片級封裝，其特征在于，該半導體晶粒包括一互補式金屬氧化物半導體圖像感測裝置。
4. 如權(quán)利要求l所述的電子元件的芯片級封裝，其特征在于，該電連接包括連接該晶粒接觸的一水平部分以及連接該芯片級封裝的所述多個接觸終端的一傾斜部分。
5. 如權(quán)利要求l所述的電子元件的芯片級封裝，其特征在于，該絕緣結(jié) 構(gòu)包括環(huán)氧樹脂、聚亞酰胺、樹脂、氧化硅、金屬氧化物或氮化硅。
6. 如權(quán)利要求1所述的電子元件的芯片級封裝，還包括一位于該第一切割斷面與該第二切割斷面之間的高度差。
7. —種CMOS圖像傳感器的芯片級封裝的制造方法，包括提供一透明基板結(jié)構(gòu)，該透明基板結(jié)構(gòu)上鑲有兩鄰近的CMOS圖像傳感器，一封膠層位于該基板結(jié)構(gòu)上，將該CMOS圖像傳感器晶粒封住，其中一電連接自該芯片電路延伸至該芯片級封裝于該封膠層上的多個接觸終端；切割該透明基板結(jié)構(gòu)至一預定深度以形成一溝槽，并將兩CMOS圖像傳感器對應的該電連接斷離并露出該電連接的表面；將一絕緣結(jié)構(gòu)填入該溝槽中，以保護該露出的電連接表面；以及切割該透明基板結(jié)構(gòu)以分離兩對應的CMOS圖像傳感器。
8. 如權(quán)利要求7所述的CMOS圖像傳感器的芯片級封裝的制造方法，其特征在于，該預定深度的范圍為100-150微米。
9. 如權(quán)利要求7所述的CMOS圖像傳感器的芯片級封裝的制造方法，其特征在于，該切割所述透明基板結(jié)構(gòu)至一預定深度的步驟包括以具有一第一寬度的晶粒切割鋸切割。
10. 如權(quán)利要求9所述的CMOS圖像傳感器的芯片級封裝的制造方法，其特征在于，該第一寬度的范圍為100-150微米。
11. 如權(quán)利要求7所述的CMOS圖像傳感器的芯片級封裝的制造方法，其特征在于，該填入一絕緣結(jié)構(gòu)于該溝槽中的步驟包括濺鍍法、印刷法、涂布法或旋轉(zhuǎn)涂布法。
12. 如權(quán)利要求7所述的CMOS圖像傳感器的芯片級封裝的制造方法，其特征在于，切割該透明基板結(jié)構(gòu)以分離兩對應的CMOS圖像傳感器的步驟包括以具有一第二寬度的晶粒切割鋸切割。
13. 如權(quán)利要求12所述的CMOS圖像傳感器的芯片級封裝的制造方法，其特征在于，該第二寬度的范圍小于100微米。
全文摘要
本發(fā)明提供一種電子元件與CMOS圖像傳感器的芯片級封裝及其制造方法。上述CMOS圖像傳感器包括一透明基板結(jié)構(gòu)做為該芯片級封裝的承載結(jié)構(gòu)，且具有一第一切割斷面及一第二切割斷面。一CMOS圖像傳感器晶粒具有黏著于該透明基板結(jié)構(gòu)上的一晶粒電路。一封膠層于該基板結(jié)構(gòu)上，將該CMOS圖像傳感器晶粒封住。一電連接自該晶粒電路延伸至該芯片級封裝于該封膠層上的多個接觸終端，且該電連接的部分表面裸露于該第一切割斷面。一絕緣結(jié)構(gòu)設置于該第一切割斷面上以保護該裸露出的電連接部分且該絕緣結(jié)構(gòu)與該第二切割斷面共平面。
文檔編號H01L27/146GK101217156SQ20071010651
公開日2008年7月9日申請日期2007年6月1日優(yōu)先權(quán)日2007年1月4日
發(fā)明者劉芳昌, 林孜翰, 林孜穎, 王凱芝申請人:采鈺科技股份有限公司

完整全部詳細技術(shù)資料下載