專利名稱：半導體裝置及半導體裝置的制造方法
技術領域：
本發(fā)明涉及半導體裝置及該半導體裝置的制造方法，特別涉及使用薄膜晶體管的半導體裝置的制造方法。
背景技術：
近年來，由于因特網(wǎng)的普及，IT(信息技術)摻透于全世界，而帶來巨大變革。特別是最近，如被稱為隨時隨地(ubiquitous)信息社會那樣，隨時隨地都可訪問信息網(wǎng)絡的環(huán)境的籌備逐漸完善。在這種環(huán)境中，個體識別技術嶄露頭角，該個體識別技術是通過給各個對象物賦予ID(個體識別號碼)，來明確該對象物的履歷，并用于生產(chǎn)、管理等的技術。
目前，組合了使用單晶Si襯底來制造的超小型IC芯片和無線通訊用天線的小型半導體裝置(也稱為RFID(射頻識別技術)標簽、ID標簽、IC標簽、無線標簽、無線芯片、電子標簽)引人注目。該半導體裝置可以通過使用無線通訊裝置(以下稱為讀取/寫入器)，而以無線方式寫入數(shù)據(jù)或讀取數(shù)據(jù)。
作為這種半導體裝置的應用領域，例如可以舉出流通業(yè)中的商品管理。目前，利用條碼的商品管理是主流，但是，由于條碼是通過光學讀取的，所以在存在屏蔽物時無法讀取數(shù)據(jù)。而對于上述半導體裝置而言，由于以無線方式讀取數(shù)據(jù)，所以即使在存在屏蔽物時也可以讀取數(shù)據(jù)。因此，能夠實現(xiàn)商品管理的效率化、低成本化等的RFID標簽等半導體裝置作為代替條碼的技術而被期待。另外，該半導體裝置還被期待廣泛應用到IC卡、帶有IC標簽的標記、車票、飛機票、自動結賬等上(例如，參考專利文件1、專利文件2)。
另外，在將RFID等半導體裝置設置在各種各樣的商品上時，希望廉價提供該半導體裝置，但是，由于單晶Si襯底的價格高，所以在使用單晶Si襯底來制造半導體裝置的情況下，低成本化是有限的。而且，目前，Si襯底被應用到各種各樣的領域，因此，若大量地使用Si襯底，則有Si襯底供不應求的擔憂。其結果，在使用單晶Si襯底的情況下，其低成本化更加困難。
另一方面，正在對使用形成在玻璃襯底或塑料襯底上的半導體薄膜來形成半導體裝置的技術進行研究開發(fā)，以便廉價提供半導體裝置。如果使用這種襯底，由于對其面積或形狀沒有大的限制，所以當例如使用一邊長度為一米以上的矩形襯底時，期待比使用圓形硅襯底時高的生產(chǎn)性和低的制造成本。
另外，在使用半導體薄膜制造半導體裝置的情況下，為了提高該半導體裝置的信號處理速度等而使用具有結晶性的半導體薄膜，但是，有如下問題處理速度或通訊距離等依賴于形成在襯底上的半導體薄膜的結晶狀態(tài)或使用該半導體薄膜來形成的電路的布局等。然而今后，對這種半導體裝置越加要求低成本化、處理速度的高速化、以及通訊距離的擴大。
日本專利申請公開2002-366917號公報[專利文獻2]日本專利申請公開2002-123805號公報發(fā)明內(nèi)容本發(fā)明的目的在于提供一種半導體裝置及該半導體裝置的制造方法，該半導體裝置即使在使用形成在襯底上的半導體薄膜的情況下也可以實現(xiàn)信號處理的高速化且能確保一定的通訊距離。
本發(fā)明的技術方案之一的半導體裝置具有電容部，該電容部具有第一布線、第二布線、以及分別由多個電容元件構成的多個區(qū)塊。多個電容元件的每一個具有半導體膜，該半導體膜具有第一雜質(zhì)區(qū)和中間夾著第一雜質(zhì)區(qū)相離而設置的第二雜質(zhì)區(qū)；以及中間夾著絕緣膜設置在第一雜質(zhì)區(qū)上方的導電膜，其中電容由第一雜質(zhì)區(qū)、絕緣膜、以及導電膜形成，導電膜與第一布線電連接，第二雜質(zhì)區(qū)與第二布線電連接，并且多個電容元件彼此并聯(lián)連接。這里所說的區(qū)塊是指將多個電容元件集中而設置的一個群體(一塊)，更具體地說，是指將包括在多個電容元件中的半導體膜多個集中而設置的一個群體(一塊)。
另外，本發(fā)明的技術方案之一的半導體裝置具有電容部，該電容部具有第一布線、第二布線、以及分別由多個電容元件構成的多個區(qū)塊。多個電容元件的每一個具有半導體膜，該半導體膜具有第一雜質(zhì)區(qū)和中間夾著第一雜質(zhì)區(qū)相離而設置的第二雜質(zhì)區(qū)；以及中間夾著絕緣膜設置在第一雜質(zhì)區(qū)上方的導電膜，其中電容由第一雜質(zhì)區(qū)、絕緣膜、以及導電膜形成，設置在多個電容元件的每一個中的導電膜通過第一布線彼此電連接，并且設置在多個電容元件中的第二雜質(zhì)區(qū)通過第二布線彼此電連接。
在上述結構中，本發(fā)明的半導體裝置的技術要點在于第一布線和第二布線可以設置在相同的表面上。另外，設置在多個區(qū)塊中的多個電容元件彼此可以并聯(lián)連接。另外，第一布線可以由其電阻比導電膜低的材料形成。
在上述結構中，本發(fā)明的半導體裝置的技術要點在于在多個區(qū)塊中，分別設置在不同區(qū)塊中的半導體膜之間的間隔可以是20μm以上至200μm以下。
本發(fā)明的技術方案之一的半導體裝置的制造方法包括如下工序在襯底上形成具有多個半導體膜的多個區(qū)塊；在多個半導體膜中引入第一雜質(zhì)元素，以形成第一雜質(zhì)區(qū)；覆蓋多個半導體膜地形成第一絕緣膜；中間夾著第一絕緣膜覆蓋半導體膜的一部分地將導電膜選擇性地分別形成在多個半導體膜上；將導電膜作為掩模在多個半導體膜中引入第二雜質(zhì)元素，以在與導電膜沒有重疊的區(qū)域中形成第二雜質(zhì)區(qū)；覆蓋多個半導體膜及導電膜地形成第二絕緣膜；在第二絕緣膜上形成與導電膜電連接的第一布線及與第二雜質(zhì)區(qū)電連接的第二布線；使分別形成在多個半導體膜上方的導電膜彼此電連接地設置第一布線；并且使分別形成在多個半導體膜中的第二雜質(zhì)區(qū)彼此電連接地設置第二布線。
另外，本發(fā)明的技術方案之一的半導體裝置的制造方法包括如下工序在襯底上形成半導體膜；對半導體膜照射激光束以形成晶體半導體膜；通過選擇性地蝕刻晶體半導體膜，而設置具有多個晶體半導體膜的多個區(qū)塊；在多個晶體半導體膜中引入第一雜質(zhì)元素以形成第一雜質(zhì)區(qū)；覆蓋多個晶體半導體膜地形成第一絕緣膜；中間夾著第一絕緣膜覆蓋晶體半導體膜的一部分地將半導體膜選擇性地分別形成在多個晶體半導體膜上；將導電膜作為掩模在多個晶體半導體膜中引入第二雜質(zhì)元素以在與導電膜不重疊的區(qū)域中形成第二雜質(zhì)區(qū)；覆蓋多個晶體半導體膜及導電膜地形成第二絕緣膜；在第二絕緣膜上形成與導電膜電連接的第一布線及與第二雜質(zhì)區(qū)電連接的第二布線；使分別形成在多個晶體半導體膜上方的導電膜彼此電連接地設置第一布線；并且使分別形成在多個晶體半導體膜中的第二雜質(zhì)區(qū)彼此電連接地設置第二布線。
在上述制造方法中，本發(fā)明的半導體裝置的制造方法的技術要點在于可以使包含在第一雜質(zhì)區(qū)中的雜質(zhì)元素的濃度低于包含在第二雜質(zhì)區(qū)中的雜質(zhì)元素的濃度。另外，第一布線可以由其電阻比導電膜低的材料形成。
在上述制造方法中，本發(fā)明的半導體裝置的制造方法的技術要點在于可以將設置在多個區(qū)塊的每一個中的半導體膜之間的最短間隔形成為20μm以上至200μm以下。
本發(fā)明通過使用通過激光束的照射而形成的大粒徑結晶區(qū)的半導體膜來形成電路或電容元件，而實現(xiàn)信號處理的高速化且能確保一定的通訊距離。


圖1是示出本發(fā)明的半導體裝置的一例的圖；圖2A和2B是示出本發(fā)明的半導體裝置的一例的圖；圖3是示出在本發(fā)明的半導體裝置中的電容部的一例的圖；圖4是示出在本發(fā)明的半導體裝置中的電容部的一例的圖；圖5A和5B是示出在本發(fā)明的半導體裝置中的電容部的一例的圖；圖6是示出在對半導體膜照射激光束后的半導體膜的表面的像片；圖7A至7D是示出本發(fā)明的半導體裝置的制造方法的一例的圖；圖8A至8D是示出本發(fā)明的半導體裝置的制造方法的一例的圖；圖9是示出本發(fā)明的半導體裝置的一例的圖；圖10A至10H是示出本發(fā)明的半導體裝置的使用方式的一例的圖；圖11是示出本發(fā)明的半導體裝置的一例的圖。
具體實施例方式
下面，將參照附圖詳細說明本發(fā)明的實施方式。但是，本發(fā)明不局限于以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內(nèi)容在不脫離本發(fā)明的宗旨及其范圍下可以被變換為各種各樣的形式。因此，本發(fā)明不應該被解釋為僅限定在本實施方式所記載的內(nèi)容中。另外，有時在不同附圖中使用共通的附圖標記來表示在以下說明的本發(fā)明的結構中的相同的部分。
實施方式1在本實施方式中，將參照附圖對本發(fā)明的半導體裝置進行說明。
本發(fā)明的半導體裝置100具有模擬電路部100a和數(shù)字電路部100b，模擬電路部100a和數(shù)字電路部100b被彼此分開而設置(參照圖1)。模擬電路部100a具有解調(diào)電路101、調(diào)制電路102、整流電路103、恒壓電路104、電容部105、振蕩電路106、以及復位電路107。數(shù)字電路部100b具有存儲器部、存儲器電路等。
設置在模擬電路部100a或數(shù)據(jù)電路部100b中的電路由使用形成在襯底上的半導體薄膜來制造的薄膜晶體管等構成。另外，在電容部105中設置有多個使用形成在襯底上的半導體薄膜來制造的電容元件。在下文中，將參照圖2A和2B對薄膜晶體管和電容元件的截面結構的一例進行說明。
圖2A示出了在襯底201上設置薄膜晶體管210、220、以及電容元件230的例子。這里說明薄膜晶體管210是p溝道型，薄膜晶體管220是n溝道型的情況。
薄膜晶體管210至少具有中間夾著絕緣膜202設置在襯底201上的半導體膜211、設置在該半導體膜211上且用作柵極絕緣膜的絕緣膜203、以及設置在絕緣膜203上的柵電極213。半導體膜211具有設置在柵電極213下方的溝道形成區(qū)211a和中間夾著該溝道形成區(qū)211a相離而設置的用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)211b。
另外，薄膜晶體管220也同樣地具有中間夾著絕緣膜202設置在襯底201上的半導體膜221、設置在該半導體膜221上且用作柵極絕緣膜的絕緣膜203、以及設置在絕緣膜203上的柵電極223。半導體膜221具有設置在柵電極223下方的溝道形成區(qū)221a和中間夾著該溝道形成區(qū)221a相離而設置的用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)221b。
另外，電容元件230至少具有中間夾著絕緣膜202設置在襯底201上的半導體膜231、設置在該半導體膜231上的絕緣膜203、以及設置在絕緣膜203上的導電膜233，其中由半導體膜231、絕緣膜203、以及導電膜233形成電容。半導體膜231具有設置在導電膜233下方的第一雜質(zhì)區(qū)231a和中間夾著該第一雜質(zhì)區(qū)231a相離而設置的第二雜質(zhì)區(qū)231b。這里，在電容元件230中，半導體膜231和導電膜233用作電極。
另外，覆蓋薄膜晶體管210、220、以及電容元件230地設置絕緣膜205，并且在該絕緣膜205上設置導電膜215a、215b、225a、225b、235a、235b。具體而言，導電膜215a、215b設置為分別與相離而設置在薄膜晶體管210中的用作源區(qū)的雜質(zhì)區(qū)211b和用作漏區(qū)的雜質(zhì)區(qū)211b電連接。另外，導電膜225a、225b設置為分別與相離而設置在薄膜晶體管220中的用作源區(qū)的雜質(zhì)區(qū)211b和用作漏區(qū)的雜質(zhì)區(qū)211b電連接。另外，導電膜235a、235b設置為分別與相離而設置設置在電容元件230中的第二雜質(zhì)區(qū)231b電連接，并且導電膜235a和導電膜235b設置為在絕緣膜205上彼此電連接。
另外，在上述結構中，也可以在薄膜晶體管210、220的一方或雙方設置LDD區(qū)(圖2B)。例如，在n溝道型的薄膜晶體管220中，也可以采用如下結構，即與柵電極223的側面接觸地形成絕緣膜224(也稱為側壁)，并且在該絕緣膜224下方設置用作LDD區(qū)的雜質(zhì)區(qū)221c。在此情況下，與薄膜晶體管210的柵電極213的側面接觸地形成絕緣膜214，與電容元件230的導電膜233的側面接觸地形成絕緣膜234。這里，雖然示出了在n溝道型薄膜晶體管220中設置用作LDD區(qū)的雜質(zhì)區(qū)221c的例子，然而，當然也可以在p溝道型薄膜晶體管210中設置LDD區(qū)。
另外，在本發(fā)明的半導體裝置中，使用晶體半導體膜作為形成在襯底201上的半導體膜211、221。與使用非晶半導體膜的薄膜晶體管相比，使用晶體半導體膜的薄膜晶體管具有高場效應遷移率(mobility)，從而可以提高工作速度。在本實施方式中，例如通過將非晶硅等非晶半導體膜形成于襯底上，并且對該非晶半導體膜進行激光束的照射(激光退火)使它結晶，而獲得晶體半導體膜。尤其是，在使用耐熱性不是很高的玻璃襯底等作為襯底的情況下，對半導體膜的晶化使用激光退火的方法，該方法對避免該襯底因熱而變形是非常有效的。這里所說的激光退火法是指對形成在半導體膜中的損傷層或非晶層進行退火的技術、或使形成在襯底上的非晶半導體膜結晶的技術。
一般來說，在對形成在襯底上的半導體膜照射激光束來使該半導體膜結晶的情況下，為了獲得晶化所需要的能量而將激光束的形狀整形成例如具有長邊和短邊的線狀(也包括矩形、橢圓等)，并且使該線狀激光束在短邊方向上掃描。在被激光束照射的半導體膜中，形成具有沿線狀激光束的掃描方向延伸存在的晶粒界面的大粒徑的結晶粒子。進行一次掃描而獲得的結晶區(qū)的寬度與整形成線狀的激光束的長邊的長度大致相等。因此，為了將形成在襯底上的半導體膜整體晶化，以如下方式來進行激光束的照射將線狀激光束的掃描位置以結晶區(qū)的長度向長邊方向移動，所述結晶區(qū)是通過一次掃描線狀激光束而獲得的。
另一方面，有時在形成結晶區(qū)的同時，在線狀激光束的長邊方向上的兩端因能量的衰減而形成結晶薄弱區(qū)。圖6示出了在對形成在襯底上的半導體膜照射線狀激光束而使它結晶之后的半導體膜的表面的像片。在圖6中觀察到被激光束照射的半導體膜中的結晶區(qū)的兩端部的因為能量的衰減而沒有充分結晶的區(qū)域(結晶薄弱區(qū))。另外，還觀察到該結晶薄弱區(qū)中的半導體膜的表面產(chǎn)生有凹凸。
像這樣，在通過多次掃描線狀激光束來進行半導體膜的晶化時，在激光束的掃描方向上連續(xù)形成結晶區(qū)，但是，在與掃描方向正交的方向上，在形成于半導體膜中的結晶區(qū)和結晶區(qū)之間產(chǎn)生有結晶薄弱區(qū)。在結晶薄弱區(qū)中在半導體膜的表面產(chǎn)生有凹凸。像這樣，其平整性不夠好，所以當使用該結晶薄弱區(qū)的半導體膜制造薄膜晶體管或電容元件等時，結晶薄弱區(qū)成為導致電特性的不均勻性和工作故障的原因。
因此，在本實施方式所示的半導體裝置中，使用結晶薄弱區(qū)以外的部分的半導體膜來形成薄膜晶體管或電容元件等。換句話說，使用形成有通過激光退火而獲得的大粒徑結晶粒子的區(qū)域的半導體膜，并且將電路或電容部的布局為能夠使用這樣的半導體膜形成構成上述電路的晶體管或構成電容部的電容元件。在一般情況下，由于激光束的掃描方向和形成有大粒徑結晶粒子的區(qū)域的寬度是已經(jīng)規(guī)定好的，所以將電路布置為與該寬度對應地設置薄膜晶體管。具體而言，形成有大粒徑結晶粒子的區(qū)域的寬度雖然依賴于照射的激光束的能量，但大約有200μm以上至1500μm以下，因此，在該范圍內(nèi)設置用于薄膜晶體管等的半導體薄膜。另一方面，在通過多次掃描激光束來形成大粒徑結晶粒子的區(qū)域的情況下，在通過進行第n次的激光束的掃描而形成的大粒徑結晶粒子的區(qū)域和通過第n+1次的激光束的掃描而獲得的大粒徑結晶粒子的區(qū)域之間形成寬度為3μm至10μm左右的結晶薄弱區(qū)，因此，在該結晶薄弱區(qū)以外的部分設置半導體薄膜。
另外，隨著半導體裝置的小型化，需要在限定的范圍內(nèi)形成多個電容地設置電容部。另一方面，因為構成電容元件的半導體膜也需要平整性，所以需要在結晶薄弱區(qū)以外的部分設置電容元件。在設置電容元件的情況下，可以通過將設置在電極之間的絕緣膜形成為薄而形成大電容，然而，在將薄的絕緣膜形成在平整性不好的電極(例如半導體膜)上的情況下，發(fā)生短路的可能性非常高。
因此，在構成本實施方式所示的半導體裝置的電容部中，使用結晶薄弱區(qū)以外的半導體膜作為電容元件所包括的半導體膜。另外，在結晶薄弱區(qū)中布置引導布線等半導體膜以外的構件，并且將電容元件分割成多個區(qū)塊而設置，以在形成有大粒徑結晶粒子的區(qū)域高密度地設置電容元件，以便在限定的范圍內(nèi)形成更多個電容。這里，設置分別包括多個電容元件的多個區(qū)塊。另外，區(qū)塊是指集中多個電容元件而設置的一個群體(一塊)。
接著，將參照附圖對本發(fā)明的電容部的一例進行說明。圖5A示出了圖4中的沿線A-B的截面圖，圖5B示出了圖4中的沿線C-D的截面圖。
本實施方式所示的電容部具有第一布線301、第二布線302、以及多個電容元件303。另外，將多個電容元件303分成多個區(qū)塊300a至300i而設置。換句話說，在區(qū)塊300a至300i的每一個中形成有多個電容元件303(參照圖3)。這里，在各個區(qū)塊中，將多個半導體膜形成為島狀而設置多個電容元件。這是因為如下緣故在增加電容元件中的半導體膜的面積時，若半導體膜的電阻高，則不能形成相應于半導體的面積而需要的充分的電容。
設置在每個區(qū)塊中的多個電容元件303至少具有半導體膜231，該半導體膜231具有第一雜質(zhì)區(qū)231a和中間夾著該第一雜質(zhì)區(qū)231a相離而設置的第二雜質(zhì)區(qū)231b；和中間夾著絕緣膜203設置在半導體膜231上方的導電膜233。另外，在該電容元件303中，電容器由半導體膜231、絕緣膜203、以及導電膜233形成(參照圖4、圖5A和5B)。
電容元件303中的導電膜233與第一布線301電連接，而半導體膜231中的第二雜質(zhì)區(qū)231b與第二布線302電連接。另外，設置在多個電容元件的每一個中的導電膜233彼此電連接，這里，設置在多個電容元件的每一個中的導電膜233通過第一布線301彼此電連接。換句話說，多個電容元件的每一個中的導電膜233彼此獨立而設置，并且通過第一布線彼此電連接。另外，設置在多個電容元件的每一個中的多個第二雜質(zhì)區(qū)231b通過第二布線302彼此電連接。這些多個電容元件設置為彼此并聯(lián)連接。
另外，在本實施方式所示的電容部中，假設分別設置在一個區(qū)塊中的彼此相鄰的電容元件中的半導體膜之間的間隔為r1，并且假設設置在相鄰的不同區(qū)塊中的電容元件中的半導體膜之間的最短間隔為r2，使r1＜r2地進行設置。這里，相鄰的區(qū)塊之間的間隔就是包括在不同區(qū)塊中的半導體膜之間的最短距離。
另外，這里所說的半導體膜之間的間隔是指在與激光束的掃描方向正交的方向上的半導體膜之間的間隔。這是因為形成在形成有大粒徑結晶粒子的區(qū)域之間的結晶薄弱區(qū)沿激光束的掃描方向被形成的緣故。因此，在本實施方式中，優(yōu)選將間隔r2設定為大于通過激光束的照射而形成的結晶薄弱區(qū)的寬度。這是因為如下緣故在結晶薄弱區(qū)中的半導體膜的表面的平整性不夠好，從而在使用結晶薄弱區(qū)的半導體膜形成電容元件時有可能導致短路等。另外，優(yōu)選將間隔r2設定為20μm以上至200μm以下，更優(yōu)選設定為50μm以上至100μm以下。這是因為如下緣故由于以3μm至10μm的寬度形成結晶薄弱區(qū)，所以優(yōu)選考慮工序的裕度將間隔r2設置為稍微大于結晶薄弱區(qū)的寬度，并且在使間隔r2的寬度過大時，用于設置電容元件的面積減少而不能確保足夠的電容。
另外，這里考慮到布線電阻等，所以在激光束的掃描方向上也在每個區(qū)塊中分別設置電容元件，并且在該每個區(qū)塊之間設置引導布線等。然而，在幾乎沒有布線電阻等的影響時，由于在激光束的掃描方向上連續(xù)形成有結晶區(qū)，所以可以采用不在每個區(qū)塊分別設置電容元件的結構。
另外，電容元件303優(yōu)選以與構成電路的其他薄膜晶體管相同的工序來設置，以便實現(xiàn)制造工序的簡化。例如，優(yōu)選使用薄膜晶體管的柵極絕緣膜作為電容元件303的絕緣膜203。尤其是，在將柵極絕緣膜形成為薄時，可以增大電容元件303的電容。
另外，優(yōu)選通過與用作薄膜晶體管的源區(qū)或漏區(qū)的雜質(zhì)區(qū)同時引入高濃度雜質(zhì)元素來形成半導體膜231中的第二雜質(zhì)區(qū)231b。半導體膜231中的第一雜質(zhì)區(qū)231a可以與第二雜質(zhì)區(qū)231b同樣地引入高濃度雜質(zhì)元素來設置，但是，當引入高濃度雜質(zhì)元素時，絕緣膜203有可能受損。因此，優(yōu)選通過引入其濃度比引入到第二雜質(zhì)區(qū)中的雜質(zhì)元素低的雜質(zhì)元素來形成第一雜質(zhì)區(qū)231a。換句話說，在本實施方式中，將包含在第一雜質(zhì)區(qū)231a中的雜質(zhì)元素的濃度設定為低于包含在第二雜質(zhì)區(qū)231b中的雜質(zhì)元素的濃度。在本實施方式中，若考慮將多個電容元件設置為并聯(lián)連接、或使用厚度小的絕緣膜203，在形成第一雜質(zhì)區(qū)231a時降低對絕緣膜203造成的損傷是非常有效的。
另外，在本實施方式中，將設置在區(qū)塊300a至300i的每一個中的多個電容元件303并聯(lián)連接。像這樣，通過將多個電容元件并聯(lián)連接，而可以形成大電容。另外，在像這樣將多個電容元件并聯(lián)連接時，雖然擔憂其可靠性，但在本實施方式中，通過將電容元件303的半導體膜231設置在產(chǎn)生凹凸的結晶薄弱區(qū)以外的高平整性的大粒徑結晶區(qū)，而且在將第一雜質(zhì)區(qū)231a形成在半導體膜231中時，通過對半導體膜231引入其濃度比添加到第二雜質(zhì)區(qū)中的雜質(zhì)元素低的雜質(zhì)元素而將對絕緣膜203造成的損傷抑制為最小限度。因此，提高半導體裝置的可靠性。
另外，通過與構成電路的其他薄膜晶體管的柵電極同時形成電容元件303的導電膜233，可以實現(xiàn)制造工序的簡化，所以是優(yōu)選的。另外，在此情況下，可以在多個電容元件303中共同設置相鄰的電容元件的導電膜233，然而，如上所述，借助于通過使用其電阻比導電膜233小的材料形成的第一布線301可以連接設置在多個電容元件的每一個中的導電膜233，而可以降低布線電阻且降低耗電量。
另外，在本實施方式所示的半導體裝置中，可以具有包圍分開而設置的模擬電路和數(shù)據(jù)電路地設置布線的結構。像這樣，通過包圍模擬電路和數(shù)據(jù)電路地設置布線，可以降低半導體裝置的電路中的布線電阻，而可以抑制由干擾造成的影響。另外，這里，包圍數(shù)據(jù)電路部100b的周圍地設置供應高電源電位(VDD)的布線150a和供應低電源電位(VSS)的布線150b(參照圖11)。另一方面，可以為如下結構在模擬電路部100a的周圍設置供應低電源電位(VSS)的布線150a，并且不將能夠用作接地布線的布線150b包圍模擬電路部100a?？梢詫⒌碗娫措娢?以下稱為VSS)作為GND。
另外，在經(jīng)過布線將通過天線接收的射頻信號輸入到電路中時，因為布線變長或彎曲，而產(chǎn)生信號的反射或使信號泄漏到空間，因此，射頻信號的損失增大。由此，在本實施方式所示的半導體裝置中，在天線連接部160附近設置接收射頻信號的整流電路103，以便減短傳達射頻信號的布線的長度并使它為直線。通過這樣設置整流電路，而可以降低當經(jīng)過布線時損失的射頻信號。
如上所述，通過使用通過激光束的照射形成的形成有大粒徑結晶的區(qū)域的半導體膜來形成電路或電容元件，可以制造高遷移率的薄膜晶體管，并且可以獲得具有高可靠性且大電容量的電容元件，因此，可以實現(xiàn)信號處理的高速化，并且可以確保一定的通訊距離。
本實施方式可以與本說明書的其他實施方式自由地組合來實施。
實施方式2在本實施方式中，將參照附圖對本發(fā)明的半導體裝置的制造方法的一例進行說明。
首先，在襯底401上中間夾著絕緣膜402形成半導體膜403。接著，通過對該半導體膜403照射激光束，在半導體膜403中形成大粒徑結晶區(qū)403a(圖7A)。另外，在大粒徑結晶區(qū)403a的端部形成有結晶薄弱區(qū)403b。
襯底401是選自半導體襯底如玻璃襯底、石英襯底、金屬襯底(例如不銹鋼襯底等)、陶瓷襯底、Si襯底等的襯底。另外，還可以選擇作為塑料襯底的聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯等的襯底。
通過使用CVD法或濺射法等并且使用氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等絕緣材料來形成絕緣膜402。例如，在使絕緣膜402具有雙層結構時，優(yōu)選形成氮氧化硅膜作為第一層絕緣膜，并且形成氧氮化硅膜作為第二層絕緣膜。此外，也可以形成氮化硅膜作為第一層絕緣膜，并且形成氧化硅膜作為第二層絕緣膜。像這樣，通過形成用作阻擋層的絕緣膜402，可以防止來自襯底401的Na等堿金屬或堿土金屬給形成在襯底401上的元件造成不良影響。在使用石英作為襯底401時，可以免去形成絕緣膜402。
通過CVD法等并且使用硅等的非晶半導體膜形成半導體膜403。
在通過激光束的照射進行晶化時，作為激光束的光源可以使用LD激發(fā)的連續(xù)振蕩(CW)激光(YVO4，第二高次諧波(波長為532nm))。并不需要特別限定于第二高次諧波，但是在能量效率上，第二高次諧波比更高次的高次諧波優(yōu)越。在將CW激光照射到半導體膜時，因為能量連續(xù)地供給給半導體膜，所以一旦使半導體膜成為熔化狀態(tài)，可以持續(xù)保持該熔化狀態(tài)。進而，可以通過掃描CW激光使半導體膜的固液界面移動，形成沿著讀移動方向的朝向一個方向的長的晶粒。另外，使用固體激光是因為與氣體激光等相比，固體激光的輸出的穩(wěn)定性高，可以期待穩(wěn)定的處理的緣故。另外，不局限于CW激光，也可以使用重復頻率為10MHz以上的脈沖激光。在使用高重復頻率的脈沖激光時，如果激光的脈沖間隔短于半導體膜從熔化到固化的時間，則可以使半導體膜一直處于熔化狀態(tài)，并且可以通過固液界面的移動形成由朝向一個方向的長的晶粒構成的半導體膜。也可以使用其他CW激光以及重復頻率為10MHz以上的脈沖激光。例如，作為氣體激光有如下激光Ar激光、Kr激光、以及CO2激光等。作為固體激光有如下激光YAG激光、YLF激光、YAlO3激光、GdVO4激光、KGW激光、KYW激光、變石激光、Ti藍寶石激光、Y2O3激光、以及YVO4激光等。將YAG激光、Y2O3激光、GdVO4激光、YVO4激光等也稱作陶瓷激光。作為金屬蒸氣激光，可以舉出氦鎘激光等。另外，在將激光束從激光振蕩器中以TEM00(單橫模)振蕩來發(fā)射時，可以提高在被照射面上獲得的線狀射束點的能量均勻性，因而是優(yōu)選的。另外，也可以使用脈沖振蕩的受激準分子激光。
另外，也可以在半導體膜403中預先引入低濃度的雜質(zhì)元素，以便控制其閾值電壓等。在此情況下，在半導體膜403中的之后成為溝道形成區(qū)的區(qū)域中也引入了雜質(zhì)元素。作為雜質(zhì)元素，可以使用賦予n型的雜質(zhì)元素或賦予p型的雜質(zhì)元素。作為賦予n型的雜質(zhì)元素，可以使用磷(P)或砷(As)等。作為賦予p型的雜質(zhì)元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。例如，在半導體膜403的整個表面預先引入作為雜質(zhì)元素的硼(B)，并使半導體膜403以5×1015至5×1017atoms/cm3的濃度包含硼(B)。
接著，通過選擇性地蝕刻半導體膜403，形成島狀半導體膜404a至404d、405a至405d(圖7B)。這里，通過選擇性地去除在半導體膜403中的結晶薄弱區(qū)403b，并且使用形成有大粒徑結晶區(qū)403a的半導體膜403來設置島狀半導體膜。半導體膜404a至404d構成之后形成的薄膜晶體管，而半導體膜405a至405d構成之后形成的電容元件。另外，在半導體膜404a、404b與半導體膜404c、404d之間或者在半導體膜405a、405b與半導體膜405c、405d之間產(chǎn)生有相當于結晶薄弱區(qū)大小的間隔。
接著，在覆蓋島狀半導體膜404a至404d、半導體膜405a至405d地形成絕緣膜406后，在半導體膜405a至405d中選擇性地引入雜質(zhì)元素，以形成雜質(zhì)區(qū)407(圖7C)。形成在半導體膜404a至404d上方的絕緣膜406用作薄膜晶體管的柵極絕緣膜，而形成在半導體膜405a至405d的上方的絕緣膜406用作電容元件的電介質(zhì)層。
作為雜質(zhì)元素，可以使用賦予n型的雜質(zhì)元素或賦予p型的雜質(zhì)元素。作為賦予n型的雜質(zhì)元素，可以使用磷(P)或砷(As)等。作為賦予p型的雜質(zhì)元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。
此外，半導體膜405a至405d在電容元件中用作電極。因此，優(yōu)選通過引入雜質(zhì)元素而增加半導體膜405a至405d的導電率，但是，在引入高濃度雜質(zhì)元素時絕緣膜406受損。其結果，電容元件有可能短路。因此，在引入雜質(zhì)元素時，優(yōu)選在不給絕緣膜406造成損傷的條件下引入雜質(zhì)，例如，通過在半導體膜405a至405d中引入磷(P)來形成呈現(xiàn)n型的雜質(zhì)區(qū)407。
接著，中間夾著絕緣膜406在半導體膜404a至404d的上方選擇性地形成導電膜408a至408d，并且中間夾著絕緣膜406在半導體膜405a至405d的上方選擇性地形成導電膜409a至409d。這里，在半導體膜404a至404d的上方分別形成導電膜408a至408d，并且在半導體膜405a至405d的上方分別形成導電膜409a至409d。之后，將導電膜408a至408d作為掩模在半導體膜404a至404d中引入雜質(zhì)元素，以形成雜質(zhì)區(qū)410。接著，使用抗蝕劑選擇性地覆蓋半導體膜404b、404d、以及半導體膜405a至405d，并且將導電膜408a、408c作為掩模在半導體膜404a、404c中引入雜質(zhì)元素。其結果，在半導體膜404a、404c中形成溝道形成區(qū)411a、用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)411b(圖7D)。
另外，在半導體膜404a、404c中的用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)域411b中間夾著溝道形成區(qū)411a彼此相離而設置。
導電膜408a至408d、導電膜409a至409d可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和鈮(Nb)等中的元素；以這些元素為主要成分的合金材料或化合物材料形成。此外，導電膜408a至408d、導電膜409a至409d還可以由將這些元素氮化了的金屬氮化膜形成。除此之外，導電膜還可以由以摻雜了磷等雜質(zhì)元素的多晶硅為代表的半導體材料形成。這里，作為導電膜408a至408d、導電膜409a至409d，形成按順序層疊了氮化鉭和鎢的疊層結構。
作為雜質(zhì)元素，可以使用賦予n型的雜質(zhì)元素或賦予p型的雜質(zhì)元素。作為賦予n型的雜質(zhì)元素，可以使用磷(P)或砷(As)等。作為賦予p型的雜質(zhì)元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。這里，通過引入磷(P)形成呈現(xiàn)n型的雜質(zhì)區(qū)410，并且通過引入硼(B)形成呈現(xiàn)p型的雜質(zhì)區(qū)411b。
接著，與導電膜408a至408d、導電膜409a至409d的側面接觸地形成絕緣膜412a至412d、絕緣膜413a至413d(圖8A)。絕緣膜412a至412d、絕緣膜413a至413d也稱為側壁。
作為絕緣膜412a至412d、絕緣膜413a至413d的制造方法，首先，通過等離子體CVD法或濺射法等覆蓋絕緣膜406地以單層或疊層形成如下絕緣膜包含無機材料如硅、硅的氧化物或硅的氮化物等的絕緣膜；包含有機樹脂等有機材料的絕緣膜。接著，通過以垂直方向為主體的各向異性蝕刻選擇性地蝕刻這些絕緣膜，形成與導電膜408a至408d、導電膜409a至409d的側面接觸的絕緣膜。有時在形成絕緣膜412a至412d、絕緣膜413a至413d的同時，絕緣膜406的一部分被蝕刻而去除(參照圖8A)。在絕緣膜406的一部分被去除的情況下，殘留的絕緣膜406形成在導電膜408a至408d、導電膜409a至409d、以及絕緣膜412a至412d、絕緣膜413a至413d的下方。
接著，使用抗蝕劑選擇性地覆蓋半導體膜404a、404c，將導電膜408b、408d、導電膜409a至409d、絕緣膜412b、412d、絕緣膜413a至413d作為掩模在半導體膜404b、404d、半導體膜405a至405d中引入雜質(zhì)元素。結果，在半導體膜404b、404d中形成溝道形成區(qū)414a、用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)414b、以及用作LDD區(qū)的雜質(zhì)區(qū)414c。另外，在半導體膜405a至405d中形成第一雜質(zhì)區(qū)415a和第二雜質(zhì)區(qū)415b(圖8B)。
在半導體膜404b和404d中，用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)414b和用作LDD區(qū)的雜質(zhì)區(qū)414c都中間夾著溝道形成區(qū)414a彼此相離而設置，在溝道形成區(qū)414a和用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)414b之間且絕緣膜412b、412d的下方設置用作LDD區(qū)的雜質(zhì)區(qū)414c。另外，在半導體膜405a至405d中，第二雜質(zhì)區(qū)415b中間夾著第一雜質(zhì)區(qū)415a彼此相離而設置。
作為雜質(zhì)元素，可以使用賦予n型的雜質(zhì)元素或賦予p型的雜質(zhì)元素。作為賦予n型的雜質(zhì)元素，可以使用磷(P)或砷(As)等。作為賦予p型的雜質(zhì)元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。這里，通過引入磷(P)形成呈現(xiàn)n型的雜質(zhì)區(qū)414b、414c、雜質(zhì)區(qū)域415a和415b。在本實施方式中，使包含在雜質(zhì)區(qū)414b、414c、第二雜質(zhì)區(qū)415b的雜質(zhì)元素的濃度高于第一雜質(zhì)區(qū)415a地引入雜質(zhì)元素。
接著，覆蓋半導體膜404a至404d、半導體膜405a至405d、導電膜408a至408d、導電膜409a至409d地形成絕緣膜416(圖8C)。
絕緣膜416可以通過CVD法或濺射法等并且采用如下膜以單層或疊層結構形成包含氧或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、或氮氧化硅(SiNxOy)(x＞y)等的絕緣層；包含碳如DLC(類金剛石碳)等的膜；由有機材料如環(huán)氧、聚酰亞胺、聚酰胺、聚乙烯基苯酚、苯并環(huán)丁烯和丙烯等或硅氧烷材料如硅氧烷樹脂等構成的膜。硅氧烷材料相當于包含Si-O-Si鍵的材料。硅氧烷的骨架由硅(Si)和氧(O)的鍵構成。作為取代基，使用至少包含氫的有機基(例如，烷基或芳香烴)。作為取代基，也可以使用氟基團。或者，作為取代基，也可以使用至少包含氫的有機基和氟基團。
接著，覆蓋絕緣膜416地形成絕緣膜417，并且在該絕緣膜417上形成導電膜418a至425a、418b至425b(圖8D)。
這里，導電膜418a、418b設置為與半導體膜404a中的用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)411b電連接。同樣地，導電膜419a、419b設置為與半導體膜404b中的雜質(zhì)區(qū)414b電連接，導電膜420a、420b設置為與半導體膜404c中的雜質(zhì)區(qū)411b電連接，以及導電膜421a、421b設置為與半導體膜404d中的雜質(zhì)區(qū)414b電連接。另外，導電膜422a、422b設置為與半導體膜405a中的第二雜質(zhì)區(qū)415b電連接。同樣地，導電膜423a、423b設置為與半導體膜405b中的第二雜質(zhì)區(qū)415b電連接，導電膜424a、424b設置為與半導體膜405c中的第二雜質(zhì)區(qū)415b電連接，以及導電膜425a、425b設置為與半導體膜405d中的第二雜質(zhì)區(qū)415b電連接。
另外，導電膜422a和導電膜422b在絕緣膜417上彼此電連接。此外，導電膜422a至425a、422b至425b彼此電連接。
絕緣膜417可以通過CVD法或濺射法等并且采用如下膜以單層或疊層結構形成包含氧或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)和氮氧化硅(SiNxOy)(x＞y)等的絕緣層；包含碳如DLC(類金剛石碳)等的膜；由有機材料如環(huán)氧、聚酰亞胺、聚酰胺、聚乙烯基苯酚、苯并環(huán)丁烯和丙烯等或硅氧烷材料如硅氧烷樹脂等構成的膜。在本實施方式中，在形成絕緣膜416后進行熱處理來使半導體膜404a至404d、半導體膜405a至405d激活，然后形成絕緣膜417。
導電膜418a至425a、418b至425b通過CVD法或濺射法等并且使用如下材料以單層或疊層形成選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)和硅(Si)中的元素；以這些元素為主要成分的合金材料或化合物材料。以鋁為主要成分的合金材料例如相當于以鋁為主要成分并包含鎳的材料；或以鋁為主要成分并包含鎳以及碳和硅的一方或雙方的合金材料。導電膜418a至425a、418b至425b優(yōu)選采用如下結構，例如阻擋膜、鋁硅(Al-Si)膜、以及阻擋膜的疊層結構；阻擋膜、鋁硅(Al-Si)膜、氮化鈦(TiN)膜、以及阻擋膜的疊層結構。另外，阻擋膜優(yōu)選相當于由鈦、鈦的氮化物、鉬、或鉬的氮化物構成的薄膜。由于鋁和鋁硅電阻值低并且價格低廉，所以最適合作為形成導電膜418a至425a、418b至425b的材料。此外，通過設置上層和下層的阻擋層，可以防止產(chǎn)生鋁或鋁硅的小丘。此外，通過形成由高還原性的元素的鈦構成的阻擋膜，即使在結晶半導體層上產(chǎn)生薄的自然氧化膜，也可以將該自然氧化膜還原以與結晶半導體層良好地接觸。
通過上述工序，可以制造半導體裝置。另外，作為薄膜晶體管的結構，可以采用各種各樣的方式，而不局限于特定的結構。例如，也可以采用柵電極數(shù)量為兩個以上的多柵極結構。通過采用多柵極結構，可以降低截斷電流，提高晶體管的耐壓性，并且在飽和區(qū)工作時即使漏-源電壓改變，也可以減小漏-源電流的變化。另外，不僅可以在n型薄膜晶體管中，而且也可以在p型薄膜晶體管中設置LDD區(qū)。通過設置LDD區(qū)，可以降低截斷電流，提高晶體管的耐壓性，并且在飽和區(qū)工作時即使漏-源電壓改變，也可以減小漏-源電流的變化。
注意，本實施方式可以與本說明書中的其他實施方式自由地組合來實施。
實施方式3在本實施方式中，將參照附圖對本發(fā)明的半導體裝置的一例進行說明。具體而言，參照附圖對設置有PLL(鎖相環(huán))電路部的半導體裝置進行說明。
圖9是示出以無線信號可以收發(fā)指令或數(shù)據(jù)的半導體裝置的一個結構例子的框圖。該半導體裝置包括如下部件天線部902、射頻電路部903、電源電路部905、以及邏輯電路部907。天線部902與通訊裝置進行信號的收發(fā)，該通訊裝置也稱為讀取/寫入器。發(fā)送信號的載波的頻率可以適用長波段的1至135kHz；短波段的6.78MHz、13.56MHz、27.125MHz、40.68MHz、5.0MHz；微波段的2.45GHz、5.8GHz、24.125GHz等。天線部902相應于通訊頻率段成為線圈型、單級型或偶極型的方式。
天線部902所接收的載波經(jīng)過檢波電容部904分別流入到電源電路部905和邏輯電路部907。在電源電路部905中，由整流電路部910進行半波整流并且充電到保持電容部912中。恒電壓電路部914相對于接收的載波電力，即使被供給某一定量以上的電力，也輸出一定量的電壓，從而供給該半導體裝置中的邏輯電路部907等的工作所需要的電力。
在射頻電路部903中的解調(diào)電路部908解調(diào)載波，并產(chǎn)生邏輯電路部907的工作所需要的時鐘信號，而且將信號輸出到對該信號進行校正的PLL電路部918和密碼識別以及判定電路部916。例如，解調(diào)電路部908從振幅調(diào)制(ASK)的接收信號中檢測出作為振幅變動的“0”或“1”的接收數(shù)據(jù)。解調(diào)電路部908例如包含低通濾波器而構成。此外，調(diào)制電路部906將發(fā)送數(shù)據(jù)作為振幅調(diào)制(ASK)的發(fā)送信號而發(fā)送。
密碼識別以及判定電路部916識別指令密碼且作出判定。由各個密碼識別以及判定電路部916識別及判定的指令密碼是幀結束(EOF、end of frame)信號、幀開始(SOF、start of frame)信號、標記(flag)、指令密碼、掩模長度(masklength)、掩模值(maskvalue)等。此外，各個密碼識別以及判定電路部916還具有用于識別發(fā)送錯誤的循環(huán)冗余校驗(CRC、cyclic redundancy check)的功能。來自密碼識別以及判定電路部916的結果被輸出到存儲控制器部920。存儲控制器部920基于判定結果控制存儲器部922的讀取。在編碼電路部924中將從存儲器部922讀取的數(shù)據(jù)編碼，并在調(diào)制電路部906中調(diào)制，而產(chǎn)生響應信號。
作為存儲器部922的結構，可以適用只存儲固定數(shù)據(jù)的掩模ROM(Read Only Memory；只讀存儲器)、SRAM(Static Random AccessMemory；靜態(tài)隨機存取存儲器)等能夠任意讀取和寫入的存儲器、以及具有用于存儲電荷的浮動電極的非易失性存儲器等。
像這樣，在圖9所示的半導體裝置具有接收來自通訊裝置的指令，并且將數(shù)據(jù)寫入到存儲器部922，或從存儲器部922讀取數(shù)據(jù)的功能。該通訊裝置也稱為讀取/寫入器。
以下，對在具有上述結構及功能的半導體裝置中的電路的布局進行說明。
在上述電路中，PLL電路部918在集成在相同的襯底上的各種電路中適用作產(chǎn)生任意頻率的時鐘信號的電路，該時鐘與被供應的信號同步。PLL電路918具有電壓控制振蕩電路(以下稱為VCO(壓控振蕩器)電路)，并且通過以來自VCO電路的輸出為回波信號來進行與被供應的信號的相位比較。然后，PLL電路部918使被供應的信號與回波信號具有相同的相位地通過負回波調(diào)整輸出信號。
但是，有時因為工序等的制造條件PLL電路部918受影響，而不能使輸出信號的頻率成為所希望的頻率。因此，在本實施方式的半導體裝置中，將與PLL電路部918之間具有相互關系的電路相鄰而設置。這里，通過相鄰設置PLL電路部918和恒壓電路部914，而可以使PLL電路部918的工作穩(wěn)定。而且，通過在進行一次掃描而獲得的晶體半導體膜的區(qū)域中設置構成PLL電路部918和恒壓電路部914的半導體膜，可以降低工序的影響，并且可以進一步有效地實現(xiàn)PLL電路部918的工作改善。
在考慮生產(chǎn)性和成本時，與由使用單晶硅襯底的MOS晶體管形成這種半導體裝置相比，優(yōu)選由在玻璃等絕緣襯底上的薄膜晶體管形成這種半導體裝置。
換言之，要將這樣的可以無接觸地收發(fā)數(shù)據(jù)的半導體裝置在社會上普及，就起碼需要降低其制造成本。但是，如果使用半導體集成電路的制造技術而設立新的生產(chǎn)線，設備投資就增長，所以難以實現(xiàn)低成本化。例如，如果設立使用12英寸晶片的生產(chǎn)線，需要大約1500億日元的設備投資，而且加上運行成本的話，使單價為100日元以下是相當困難的。此外，12英寸晶片的面積是73000mm2，即使當由具有寬度20μm至50μm的刀片的切割裝置來分割時不考慮需要大約100μm的冗余寬度，當切割1mm角的芯片時也只能獲取73000個芯片，當切割0.4mm角的芯片時只能獲取182,500個芯片，所以確保充分的供給量是非常困難的。另一方面，如上所述，在由使用玻璃等絕緣襯底的薄膜晶體管制造所述半導體裝置的情況下，與單晶硅襯底相比，可以使用大面積襯底，因此，可以從一個襯底制造更多的芯片。
本實施方式可以與本說明書中的其他實施方式自由地組合來實施。
實施方式4在本實施方式中，對本發(fā)明的半導體裝置的使用方式的一例進行說明。
本發(fā)明的半導體裝置的用途廣泛，可以應用于任何能夠無接觸地確認對象物的歷史等的信息且用于生產(chǎn)/管理等的商品，。例如，可以將本發(fā)明的半導體裝置設于紙幣、硬幣、有價證券、證書、無記名債券、包裝容器、書籍、記錄介質(zhì)、身邊帶的東西、交通工具、食品、衣物、保健用品、生活用品、藥品、以及電子設備等而使用。對這些例子參照圖10A至10H進行說明。
紙幣和硬幣就是在市場上流通的貨幣，并且包括在特定區(qū)域中與貨幣同樣通用的票據(jù)(現(xiàn)金憑據(jù))、以及紀念幣等。有價證券是指支票、證券、以及期票等(圖10A)。證書是指駕駛執(zhí)照、居民證等(圖10B)。無記名債券是指郵票、米券、以及各種贈券等(圖10C)。包裝容器是指用于盒飯等的包裝紙、塑料瓶等(圖10D)。書籍是指書、合訂本等(圖10E)。記錄介質(zhì)是指DVD軟件、錄像帶等(圖10F)。交通工具是指自行車等車輛、船舶等(圖10G)。身邊帶的東西是指提包、眼鏡等(圖10H)。食品是指食物用品、飲料等。衣物是指衣服、鞋等。保健用品是指醫(yī)療儀器、保健儀器等。生活用品是指家具、照明設備等。藥品是指醫(yī)藥品、農(nóng)藥等。電子設備是指液晶顯示裝置、EL顯示裝置、電視裝置(電視接收機、薄型電視接收機)、以及攜帶電話機等。
通過將半導體裝置80設置到紙幣、硬幣、有價證券、證書、無記名債券等，可以防止對其的偽造。另外，通過將半導體裝置80設置到包裝容器、書籍、記錄介質(zhì)、身邊帶的東西、食品、生活用品、電子設備等，可以實現(xiàn)檢查系統(tǒng)或租賃店的系統(tǒng)等的效率化。通過將半導體裝置80設置到交通工具、保健用品、藥品等，可以防止對其的偽造、或偷竊，并且防止誤食藥品。半導體裝置80可以貼附到物品的表面上，或嵌入到物品中。例如，半導體裝置80優(yōu)選嵌入到書籍的紙中，或嵌入到由有機樹脂構成的包裝的該有機樹脂中。
像這樣，通過將半導體裝置設置到包裝容器、記錄介質(zhì)、身邊帶的東西、食品、衣物、生活用品、電子設備等，可以實現(xiàn)檢查系統(tǒng)或租賃店的系統(tǒng)等的效率化。通過將半導體裝置設置到交通工具，可以防止對其的偽造或偷竊。另外，通過將半導體裝置嵌入到動物等生物中，可以簡單地識別各個生物。例如，通過將具有傳感器的半導體裝置嵌入到家畜等生物中，可以不僅識別生年、性別或種類等，而且可以簡單地管理體溫等健康狀態(tài)。
本實施方式可以與本說明書的其他實施方式自由地組合來實施。
本說明書根據(jù)2006年6月1日在日本專利局受理的日本專利申請編號2006-153548而制作，所述申請內(nèi)容包括在本說明書中。
權利要求
1.一種半導體裝置，包括電容部，該電容部包括分別包括多個電容元件的多個區(qū)塊、第一布線、以及第二布線，其中，所述多個電容元件的每一個包括半導體膜，該半導體膜包括第一雜質(zhì)區(qū)和中間夾著所述第一雜質(zhì)區(qū)而設置的多個第二雜質(zhì)區(qū)；以及導電膜，該導電膜中間夾著絕緣膜設置在所述第一雜質(zhì)區(qū)上，并且，所述導電膜與所述第一布線電連接，并且，所述第二雜質(zhì)區(qū)與所述第二布線電連接，并且，所述多個電容元件彼此并聯(lián)連接。
2.一種半導體裝置，包括電容部，該電容部包括分別包括多個電容元件的多個區(qū)塊、第一布線、以及第二布線，其中，所述多個電容元件的每一個包括半導體膜，該半導體膜包括第一雜質(zhì)區(qū)和中間夾著所述第一雜質(zhì)區(qū)而設置的多個第二雜質(zhì)區(qū)；以及導電膜，該導電膜中間夾著絕緣膜設置在所述第一雜質(zhì)區(qū)上，并且，設置在所述多個電容元件中的所述導電膜通過所述第一布線彼此電連接，并且，設置在所述多個電容元件中的所述第二雜質(zhì)區(qū)通過所述第二布線彼此電連接。
3.根據(jù)權利要求1或2所述的半導體裝置，其中包含在所述第一雜質(zhì)區(qū)中的雜質(zhì)元素的濃度低于包含在所述第二雜質(zhì)區(qū)中的雜質(zhì)元素的濃度。
4.根據(jù)權利要求1或2所述的半導體裝置，其中所述第一布線和所述第二布線設置在相同的表面上。
5.根據(jù)權利要求1或2所述的半導體裝置，其中設置在所述多個區(qū)塊中的所述多個電容元件彼此并聯(lián)連接。
6.根據(jù)權利要求1或2所述的半導體裝置，其中所述第一布線是使用其電阻比所述導電膜低的材料形成的。
7.根據(jù)權利要求1或2所述的半導體裝置，其中所述多個區(qū)塊包括第一區(qū)塊和與所述第一區(qū)塊相鄰的第二區(qū)塊，并且設置在所述第一區(qū)塊中的半導體膜和設置在所述第二區(qū)塊中的半導體膜之間的最短間隔為20μm至200μm。
8.一種半導體裝置的制造方法，包括如下工序在襯底上形成包括多個半導體膜的多個區(qū)塊；在所述多個半導體膜中引入第一雜質(zhì)元素，以形成第一雜質(zhì)區(qū)；形成覆蓋所述多個半導體膜的第一絕緣膜；中間夾著所述第一絕緣膜覆蓋所述半導體膜的一部分地將導電膜選擇性地分別形成在所述多個半導體膜上；將所述導電膜用作掩模在所述多個半導體膜中引入第二雜質(zhì)元素，以在與所述導電膜沒有重疊的區(qū)域形成第二雜質(zhì)區(qū)；形成覆蓋所述多個半導體膜及所述導電膜的第二絕緣膜；在所述第二絕緣膜上形成與所述導電膜電連接的第一布線及與所述第二雜質(zhì)區(qū)電連接的第二布線，其中，使形成在所述多個半導體膜上的所述導電膜彼此電連接地設置所述第一布線；以及使形成在所述多個半導體膜中的所述第二雜質(zhì)區(qū)彼此電連接地設置所述第二布線。
9.根據(jù)權利要求8所述的半導體裝置的制造方法，其中所述多個區(qū)塊是通過如下工序形成的在所述襯底上形成半導體膜；對所述半導體膜照射激光束以形成晶體半導體膜；以及選擇性地蝕刻所述晶體半導體膜。
10.根據(jù)權利要求8所述的半導體裝置的制造方法，其中包含在所述第一雜質(zhì)區(qū)中的雜質(zhì)元素的濃度低于包含在所述第二雜質(zhì)區(qū)中的雜質(zhì)元素的濃度。
11.根據(jù)權利要求8所述的半導體裝置的制造方法，其中所述第一布線由其電阻比所述導電膜低的材料形成。
12.根據(jù)權利要求8所述的半導體裝置的制造方法，其中所述多個區(qū)塊包括第一區(qū)塊和與所述第一區(qū)塊相鄰的第二區(qū)塊，并且設置在所述第一區(qū)塊中的半導體膜和設置在所述第二區(qū)塊中的半導體膜之間的最短間隔為20μm至200μm。
全文摘要
本發(fā)明的目的在于提供一種半導體裝置及其制造方法，該半導體裝置即使在使用形成在襯底上的半導體薄膜時，也可以實現(xiàn)信號處理的高速化且能確保一定的通訊距離。本發(fā)明的半導體裝置包括具有設置在襯底上的電容部的模擬電路部和數(shù)據(jù)電路部，其中在該電容部中設置有分別包括多個電容元件的多個區(qū)塊、第一布線、以及第二布線。另外，設置在各個區(qū)塊中的多個電容元件的每一個具有半導體膜，該半導體膜具有第一雜質(zhì)區(qū)和中間夾著第一雜質(zhì)區(qū)彼此相離而設置的多個第二雜質(zhì)區(qū)；以及中間夾著絕緣膜設置在第一雜質(zhì)區(qū)上方的導電膜，其中電容由第一雜質(zhì)區(qū)、絕緣膜、以及導電膜形成。
文檔編號H01L21/82GK101083262SQ200710106488
公開日2007年12月5日 申請日期2007年6月1日 優(yōu)先權日2006年6月1日
發(fā)明者熱海知昭, 井上廣樹 申請人:株式會社半導體能源研究所