專利名稱：具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，特別是涉及一種具導(dǎo)腳的多芯片半 導(dǎo)體裝置及其制法。
背景技術(shù)：
傳統(tǒng)的導(dǎo)線架型式半導(dǎo)體封裝件，例如四方扁平式半導(dǎo)體封裝件
(Quad Flat Package, QFP)，其制作方式是在一具有芯片座(Die Pad) 及多個(gè)導(dǎo)腳(Lead)的導(dǎo)線架上黏置一芯片，復(fù)通過(guò)多條焊線(Wire) 電性連接該芯片上表面的焊墊(Pad)與其對(duì)應(yīng)的多個(gè)導(dǎo)腳，并以一封裝 膠體包覆該芯片及焊線而形成一導(dǎo)線架型式半導(dǎo)體封裝件。相關(guān)技術(shù) 可參見(jiàn)美國(guó)專利第5,874， 773、 6,696,750、 6， 902， 102、及7， 057， 293 號(hào)。
另由于電子產(chǎn)品的微小化以及高運(yùn)行速度需求的增加，而為提高 單一半導(dǎo)體封裝件的性能與容量以符合電子產(chǎn)品小型化的需求，半導(dǎo) 體封裝件予以多芯片模塊化(Multi-Chip Module, MCM)乃成一趨勢(shì)， 由此將兩個(gè)或兩個(gè)以上的半導(dǎo)體芯片組合在單一封裝構(gòu)造中，以縮減 整體電路體積，并提升電性功能。
然而受限于傳統(tǒng)導(dǎo)線架式半導(dǎo)體封裝件為一單層結(jié)構(gòu)，當(dāng)多芯片 接置于單層導(dǎo)線架時(shí)，無(wú)法充分提供多個(gè)芯片間的電性連接。
請(qǐng)參閱圖l，為此，中國(guó)臺(tái)灣專利1229427公開(kāi)一種多芯片的半導(dǎo) 封裝件，是將一布線基板12接置于導(dǎo)線架11的芯片座111上，以形 成多層結(jié)構(gòu)(Multi-layer),再將多個(gè)的半導(dǎo)體芯片13以并排方式黏 結(jié)至該布線基板12上，并通過(guò)第一焊線組14a與第二焊線組14b分別 將該半導(dǎo)體芯片13電性連接至該布線基板12上與該導(dǎo)線架11的導(dǎo)腳 112上，其中該些半導(dǎo)體芯片13可通過(guò)預(yù)設(shè)于該布線基板12上的線路 而相互電性導(dǎo)接。相關(guān)的技術(shù)還可參閱美國(guó)專利第5,502,289、 5， 661， 337號(hào)。但是前述的半導(dǎo)體封裝件中，因布線基板與導(dǎo)線架芯片座間的接 口，常易因材料不同所造成的應(yīng)力導(dǎo)致許多信賴性問(wèn)題，甚者，因封 裝件內(nèi)含有易吸濕的基板材料，易導(dǎo)致封裝件裂損等問(wèn)題。再者，于 有限的芯片座上布設(shè)基板無(wú)法整合太多的芯片于一封裝件內(nèi)，從而限
制此種具多層結(jié)構(gòu)的導(dǎo)線架(Multi-layer lead frame)應(yīng)用。
請(qǐng)參閱圖2，為解決前述問(wèn)題，業(yè)界遂發(fā)展出一種具導(dǎo)腳(leads) 的球柵陣列(BGA)基板，如美國(guó)專利5， 563， 446及5, 789， 811號(hào)所公開(kāi)， 是于基板22中整合多個(gè)導(dǎo)腳21，以供接置于該基板22上的半導(dǎo)體芯 片23得以同時(shí)利用焊線24電性連接至該基板22及該導(dǎo)腳21上，并 于該基板22上形成包覆該半導(dǎo)體芯片23及導(dǎo)腳21內(nèi)端的封裝膠體 26，最后通過(guò)該基板22底面的焊球25及導(dǎo)腳21而電性連接至外界。 然而前述的半導(dǎo)體封裝件中，因?qū)?dǎo)線架整合至基板內(nèi)部，除制 造困難外，又因該金屬材料的導(dǎo)腳是設(shè)于樹(shù)脂材料基板內(nèi)，將因多種 接口的應(yīng)力問(wèn)題而導(dǎo)致此種封裝件仍存有信賴性不佳的問(wèn)題。
因此，如何提供一種多芯片半導(dǎo)體裝置及其制法，以在其中整合 多個(gè)半導(dǎo)體芯片，且可避免形成多種材料接口應(yīng)力、基板內(nèi)埋所導(dǎo)致 吸濕缺陷及包覆導(dǎo)腳所造成信賴性不佳等問(wèn)題，實(shí)為目前相關(guān)業(yè)界所 亟待解決的問(wèn)題。

發(fā)明內(nèi)容
鑒于以上現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的一目的在于提供一種可整合 多個(gè)半導(dǎo)體芯片以構(gòu)成多芯片模塊(MCM)的具導(dǎo)腳的多芯片半導(dǎo)體裝
置及其制法。
本發(fā)明的復(fù)一目的是提供一種具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制 法，以避免現(xiàn)有封裝件中多種材料接口應(yīng)力所產(chǎn)生信賴性不佳問(wèn)題。
本發(fā)明的又一目的是提供一種具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制 法，以避免現(xiàn)有封裝件中包覆導(dǎo)腳所發(fā)生信賴性不良問(wèn)題。
本發(fā)明的再一目的是提供一種具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制 法，以避免現(xiàn)有封裝件中包覆基板所發(fā)生基板吸濕導(dǎo)致封裝件裂損問(wèn) 題。
本發(fā)明的另一目的是提供一種制程簡(jiǎn)便且成本低的具導(dǎo)腳的多芯
5片半導(dǎo)體裝置及其制法。
為達(dá)到上述目的及其它相關(guān)的目的，本發(fā)明提供一種具導(dǎo)腳的多 芯片半導(dǎo)體裝置的制法，包括提供一表面設(shè)有多個(gè)連接墊
(connection pad)的基板，以于該基板表面接置并電性連接多個(gè)半導(dǎo) 體芯片；于該基板上形成包覆該半導(dǎo)體芯片的封裝膠體，并使該連接 墊外露出該封裝膠體，以形成封裝單元；提供一具有多個(gè)導(dǎo)腳(leads) 的導(dǎo)線架，以將該封裝單元外露的連接墊與該導(dǎo)線架的導(dǎo)腳電性連接， 以構(gòu)成具導(dǎo)腳的多芯片半導(dǎo)體裝置。
本發(fā)明還提供一種具導(dǎo)腳的多芯片半導(dǎo)體裝置，包括基板，該 基板表面設(shè)有多個(gè)連接墊；多個(gè)半導(dǎo)體芯片，接置并電性連接至該基 板；封裝膠體，形成于該基板上以包覆該半導(dǎo)體芯片且外露出該連接 墊；以及多個(gè)導(dǎo)腳，與該連接墊相互接合及電性連接。
另外本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法中還可于該導(dǎo) 腳上接置一環(huán)狀加強(qiáng)件，藉以強(qiáng)化該導(dǎo)腳與封裝單元的基板結(jié)合強(qiáng)度； 亦或可將一設(shè)有凹穴的散熱件接置于該封裝單元的封裝膠頂面及該導(dǎo) 腳上，藉以同時(shí)強(qiáng)化多芯片半導(dǎo)體裝置的散熱性及導(dǎo)腳與基板的結(jié)合 性；再者，亦可于該封裝單元相對(duì)形成有封裝膠體的另一表面上接置 多個(gè)焊球，該焊球可額外提供信號(hào)傳遞及導(dǎo)熱路徑；此外，為考慮電
性需求，于該封裝單元相對(duì)形成有封裝膠體的另一表面上形成不同電 性的外露焊墊，以供多芯片半導(dǎo)體裝置接置于如印刷電路板等外部裝 置時(shí)，得作為多重電壓(Multi-voltage)或接地的設(shè)計(jì)。
因此，本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法主要即是提 供表面設(shè)有多個(gè)連接墊的基板，以將多個(gè)半導(dǎo)體芯片接置并電性連接 至該基板，及于該基板上形成包覆該半導(dǎo)體芯片且外露出該連接墊的 封裝膠體，以形成封裝單元，接著再令該封裝單元外露的連接墊與導(dǎo) 線架的導(dǎo)腳相互結(jié)合及電性連接，以通過(guò)簡(jiǎn)便且低成本的方式即形成 具導(dǎo)腳的多芯片模塊(MCM)的半導(dǎo)體裝置，如此即可避免現(xiàn)有技術(shù)將基 板或?qū)_整合于封裝件中所產(chǎn)生多種接口應(yīng)力造成信賴性不佳，或基 板吸濕導(dǎo)致封裝件裂損的問(wèn)題。


圖1為中國(guó)臺(tái)灣專利1229427所公開(kāi)的多芯片半導(dǎo)封裝件剖面示 意圖2為美國(guó)專利5， 563， 446及5， 789， 811號(hào)所公開(kāi)的半導(dǎo)體封裝 件示意圖3A至圖3E為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第 一實(shí)施例的示意圖4A及圖4B為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第 二實(shí)施例的示意圖5為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第三實(shí)施例 的示意圖6為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第四實(shí)施例 的示意圖；以及
圖7為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第五實(shí)施例 的示意圖。 元件符號(hào)說(shuō)明
11導(dǎo)線架111芯片座
112導(dǎo)腳12布線基板
13半導(dǎo)體芯片14a，14b焊線
21導(dǎo)腳22基板
23半導(dǎo)體芯片24焊線
25焊球26封裝膠體
30封裝單元31基板
310基板模塊片311連接墊
32半導(dǎo)體芯片33焊線
34封裝膠體35導(dǎo)線架
350導(dǎo)線架模塊片351導(dǎo)腳
36導(dǎo)電材料41環(huán)狀強(qiáng)化件
410環(huán)狀開(kāi)口42不導(dǎo)電膠
51散熱件510凹穴
52不導(dǎo)電膠53導(dǎo)熱膠61 焊球 71焊墊
72外部裝置 73導(dǎo)電材料
具體實(shí)施例方式
以下通過(guò)特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù) 人員可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功 效。
第一實(shí)施例
請(qǐng)參閱圖3A至圖3E，為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制 法示意圖，且以下將以批次量產(chǎn)方式進(jìn)行說(shuō)明，當(dāng)然亦可以單顆制程 方式進(jìn)行。
如圖3A所示，提供一具有多個(gè)基板31的基板模塊片310，各該基 板31表面設(shè)有多個(gè)連接墊(connection pad) 311，以于各該基板31表 面接置多個(gè)半導(dǎo)體芯片32。該些半導(dǎo)體芯片32可通過(guò)如本圖示的焊線 33電性連接至該基板31，亦可以覆晶方式電性連接至該基板31;該連 接墊311設(shè)于該基板31邊緣。
如圖3B及圖3C所示，于各該基板31上形成包覆該半導(dǎo)體芯片32 及焊線33的封裝膠體34，并使各該基板31表面的連接墊311外露出 該封裝膠體34。
接著，再沿各該基板31間進(jìn)行切割該基板模塊片310，以形成多 個(gè)封裝單元30。
如圖3D及圖3E所示，提供一具有多個(gè)導(dǎo)線架35的導(dǎo)線架模塊片 350，其中各該導(dǎo)線架35具有多個(gè)導(dǎo)腳(leads) 351，接著將先前完成 芯片封裝的封裝單元30，以其外露出封裝膠體34的連接墊311利用回 焊或熱壓合等方式，間隔一導(dǎo)電材料36而與該導(dǎo)腳351電性連接，接 著成型(forming)該些導(dǎo)腳351，并沿各該導(dǎo)線架35分離(singulating) 該導(dǎo)線架模塊片350，以構(gòu)成具導(dǎo)腳的多芯片半導(dǎo)體裝置。
該導(dǎo)腳351亦可預(yù)先彎折成型，以供該封裝單元30連接至該導(dǎo)腳 351后，直接分離該導(dǎo)線架35，以構(gòu)成具導(dǎo)腳的多芯片半導(dǎo)體裝置。
通過(guò)前述制法，本發(fā)明還提供一種具導(dǎo)腳的多芯片半導(dǎo)體裝置， 包括基板31，該基板31表面設(shè)有多個(gè)連接墊311;多個(gè)半導(dǎo)體芯片32，接置并電性連接至該基板31;封裝膠體34，形成于該基板31上 以包覆該半導(dǎo)體芯片32且外露出該連接墊311;以及多個(gè)導(dǎo)腳351， 與該連接墊311相互接合及電性連接。
因此，本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法主要即是提 供表面設(shè)有多個(gè)連接墊的基板，以將多個(gè)半導(dǎo)體芯片接置并電性連接 至該基板，及于該基板上形成包覆該半導(dǎo)體芯片且外露出該連接墊的 封裝膠體，以形成封裝單元，接著再令該封裝單元外露的連接墊與導(dǎo) 線架的導(dǎo)腳相互結(jié)合及電性連接，以通過(guò)簡(jiǎn)便且低成本的方式即形成 具導(dǎo)腳的多芯片模塊(MCM)的半導(dǎo)體裝置，如此即可避免現(xiàn)有技術(shù)將基 板或?qū)_整合于封裝件中所產(chǎn)生多種接口應(yīng)力造成信賴性不佳，或基 板吸濕導(dǎo)致封裝件裂損問(wèn)題。
第二實(shí)施例
請(qǐng)參閱圖4A及圖4B，為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其 制法第二實(shí)施例的示意圖，其中為便于說(shuō)明及了解，對(duì)應(yīng)先前相同或 相似的元件是以相同編號(hào)表示的。
本實(shí)施例的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法與前述實(shí)施例大 致相同，主要相異是在完成芯片封裝的封裝單元以其外露出封裝膠體 的連接墊與導(dǎo)腳電性連接后，還可提供一環(huán)狀強(qiáng)化件41(如圖4A所 示)，以將該強(qiáng)化件41通過(guò)一不導(dǎo)電膠42而接置于該導(dǎo)腳351上，并 使該封裝單元的封裝膠體34容設(shè)于該強(qiáng)化件41的環(huán)狀開(kāi)口 410中， 藉以強(qiáng)化該導(dǎo)腳351與封裝單元的基板31接合強(qiáng)度。
第三實(shí)施例
請(qǐng)參閱圖5，為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第三 實(shí)施例的示意圖，其中為便于說(shuō)明及了解，對(duì)應(yīng)先前相同或相似的元 件是以相同編號(hào)表示的。
本實(shí)施例的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法與前述實(shí)施例大 致相同，主要相異是在完成芯片封裝的封裝單元以其外露出封裝膠體 的連接墊與導(dǎo)線架的導(dǎo)腳電性連接后，還可提供一設(shè)有凹穴510的散 熱件51，以將該散熱件51通過(guò)一不導(dǎo)電膠52而接置于該導(dǎo)腳351上， 并使該凹穴510頂面間隔一導(dǎo)熱膠53而接置于該封裝膠體34頂面， 藉以同時(shí)強(qiáng)化半導(dǎo)體裝置的散熱性及導(dǎo)腳351與基板31的結(jié)合性。第四實(shí)施例
請(qǐng)參閱圖6，為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第四 實(shí)施例的示意圖，其中為便于說(shuō)明及了解，對(duì)應(yīng)先前相同或相似的元 件是以相同編號(hào)表示的。
本實(shí)施例的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法與前述實(shí)施例大
致相同，主要相異是在基板31相對(duì)形成有封裝膠體34的另一表面上 接置多個(gè)焊球61,該焊球61可額外提供信號(hào)傳遞及導(dǎo)熱路徑，藉以強(qiáng) 化半導(dǎo)體裝置的電性功能及散熱性。 第五實(shí)施例
請(qǐng)參閱圖7，為本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法第五 實(shí)施例的示意圖，其中為便于說(shuō)明及了解，對(duì)應(yīng)先前相同或相似的元 件是以相同編號(hào)表示的。
本實(shí)施例的具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法與前述實(shí)施例大 致相同，主要相異是于基板31相對(duì)形成有封裝膠體34的另一表面上 形成不同電性的外露焊墊71，以供該半導(dǎo)體裝置接置于如印刷電路板 等外部裝置72時(shí)，得以利用該些外露焊墊71間隔導(dǎo)電材料73而電性 連接至該外部裝置72，作為多重電壓(Multi-voltage)或接地的設(shè)計(jì)。
上述的具體實(shí)施例，僅用以例釋本發(fā)明的特點(diǎn)及功效，而非用以 限定本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇 下，對(duì)于上述的實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范 圍，應(yīng)以本發(fā)明權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1. 一種具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，包括 提供一表面設(shè)有多個(gè)連接墊的基板，以于該基板表面接置并電性連接多個(gè)半導(dǎo)體芯片；于該基板上形成包覆該半導(dǎo)體芯片的封裝膠體，并使該連接墊外 露出該封裝膠體，以形成封裝單元；以及提供一具有多個(gè)導(dǎo)腳的導(dǎo)線架，以將該封裝單元外露的連接墊與 該導(dǎo)線架的導(dǎo)腳電性連接，以構(gòu)成具導(dǎo)腳的多芯片半導(dǎo)體裝置。
2. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，其 中，該具導(dǎo)腳的多芯片半導(dǎo)體裝置選擇以批次量產(chǎn)及單顆制程的其中 一方式進(jìn)行。
3. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，其 中，該些半導(dǎo)體芯片是選擇以焊線及覆晶的其中一方式而電性連接至 該基板。
4. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，其 中，該連接墊是設(shè)于該基板邊緣。
5. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，其 中，該封裝單元是以其外露出封裝膠體的連接墊利用回焊及熱壓合的 其中一方式，間隔導(dǎo)電材料而與該導(dǎo)腳電性連接。
6. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，還 包括提供一環(huán)狀強(qiáng)化件，以將該強(qiáng)化件通過(guò)一不導(dǎo)電膠而接置于該導(dǎo) 腳上，并使該封裝單元的封裝膠體容設(shè)于該強(qiáng)化件的環(huán)狀開(kāi)口中。
7. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，還 包括提供一設(shè)有凹穴的散熱件，以將該散熱件通過(guò)一不導(dǎo)電膠而接置 于該導(dǎo)腳上，并使該凹穴頂面間隔一導(dǎo)熱膠而接置于該封裝膠體頂面。
8. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，其 中，該基板在相對(duì)形成封裝膠體的另一表面上接置有多個(gè)焊球，以額 外提供信號(hào)傳遞及導(dǎo)熱路徑。
9. 根據(jù)權(quán)利要求1所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置的制法，其 中，該基板在相對(duì)形成封裝膠體的另一表面上設(shè)有不同電性的外露焊墊，以利用該些外露焊墊間隔導(dǎo)電材料而電性連接至外部裝置，作為多重電壓(Multi-voltage)或接地的設(shè)計(jì)。
10. —種具導(dǎo)腳的多芯片半導(dǎo)體裝置，包括 基板，該基板表面設(shè)有多個(gè)連接墊； 多個(gè)半導(dǎo)體芯片，接置并電性連接至該基板；封裝膠體，形成于該基板上以包覆該半導(dǎo)體芯片且外露出該連接 墊；以及多個(gè)導(dǎo)腳，與該連接墊相互接合及電性連接。
11. 根據(jù)權(quán)利要求10所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置，其中， 該些半導(dǎo)體芯片選擇以焊線及覆晶的其中一方式而電性連接至該基 板。
12. 根據(jù)權(quán)利要求10所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置，其中， 該連接墊設(shè)于該基板邊緣。
13. 根據(jù)權(quán)利要求10所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置，其中， 該封裝單元是以其外露出封裝膠體的連接墊利用回焊及熱壓合的其中 一方式，間隔導(dǎo)電材料而與該導(dǎo)腳電性連接。
14. 根據(jù)權(quán)利要求10所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置，還包括 有一環(huán)狀強(qiáng)化件，通過(guò)一不導(dǎo)電膠而接置于該導(dǎo)腳上，并使該封裝單 元的封裝膠體容設(shè)于該強(qiáng)化件的環(huán)狀開(kāi)口中。
15. 根據(jù)權(quán)利要求10所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置，還包括 有一設(shè)有凹穴的散熱件，通過(guò)一不導(dǎo)電膠而接置于該導(dǎo)腳上，并使該 凹穴頂面間隔一導(dǎo)熱膠而接置于該封裝膠體頂面。
16. 根據(jù)權(quán)利要求10所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置，其中， 該基板在相對(duì)形成封裝膠體的另一表面上接置有多個(gè)焊球，以額外提 供信號(hào)傳遞及導(dǎo)熱路徑。
17. 根據(jù)權(quán)利要求10所述的具導(dǎo)腳的多芯片半導(dǎo)體裝置，其中， 該基板在相對(duì)形成封裝膠體的另一表面上設(shè)有不同電性的外露焊墊， 以利用該些外露焊墊間隔導(dǎo)電材料而電性連接至外部裝置，作為多重 電壓或接地的設(shè)計(jì)。
全文摘要
本發(fā)明公開(kāi)了一種具導(dǎo)腳的多芯片半導(dǎo)體裝置及其制法，是提供一表面設(shè)有多個(gè)連接墊(connection pad)的基板，以于該基板表面接置并電性連接多個(gè)半導(dǎo)體芯片，并于該基板上形成包覆該半導(dǎo)體芯片且外露出該連接墊的封裝膠體，以形成封裝單元，另提供一具有多個(gè)導(dǎo)腳(leads)的導(dǎo)線架，以將該封裝單元外露的連接墊與該導(dǎo)線架的導(dǎo)腳電性連接，從而構(gòu)成本發(fā)明的具導(dǎo)腳的多芯片半導(dǎo)體裝置，藉以避免現(xiàn)有技術(shù)將基板或?qū)_整合于封裝件中而導(dǎo)致信賴性不良或基板吸濕導(dǎo)致封裝件裂損問(wèn)題。
文檔編號(hào)H01L23/31GK101312132SQ20071010484
公開(kāi)日2008年11月26日 申請(qǐng)日期2007年5月22日 優(yōu)先權(quán)日2007年5月22日
發(fā)明者劉正仁, 張錦煌, 詹長(zhǎng)岳, 黃建屏, 黃致明 申請(qǐng)人:矽品精密工業(yè)股份有限公司