專利名稱：：半導(dǎo)體裝置及其制法的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種半導(dǎo)體裝置及其制法，特別是涉及一種可供垂直電性堆疊的半導(dǎo)體裝置及其制法。
背景技術(shù)：
：由于通訊、網(wǎng)絡(luò)、及電腦等各式可攜式(Portable)電子產(chǎn)品及其周邊產(chǎn)品輕薄短小的趨勢的日益重要，且所述電子產(chǎn)品朝多功能及高性能的方向發(fā)展，以滿足半導(dǎo)體封裝件高積集度(Integration)及微型化(Miniaturization)的封裝需求，且為求提升單一半導(dǎo)體封裝件的性能(ability)與容量(capacity)以符合電子產(chǎn)品小型化、大容量與高速化的趨勢，現(xiàn)有技術(shù)是以半導(dǎo)體封裝件多芯片模塊化(MultichipModule;MCM)的形式呈現(xiàn)，以在單一封裝件的基板(如基板或?qū)Ь€架)上接置至少二個以上的芯片。請參閱圖1，即顯示一現(xiàn)有技術(shù)以水平間隔方式排列的多芯片半導(dǎo)體封裝件。如圖所示，此半導(dǎo)體封裝件包含有一基板100;—第一芯片110，具有相對的主動面110a和非主動面110b，且其非主動面110b黏接至該基板100上，并以第一導(dǎo)線120將該第一芯片110的主動面110a電性連接至該基板100;以及一第二芯片140，具有相對的主動面140a和非主動面140b，其非主動面140b黏接至該基板100并與該第一芯片間隔一定的距離，再以第二導(dǎo)線150將該第二芯片140的主動面140a電性連接至該基板100。上述現(xiàn)有技術(shù)多芯片半導(dǎo)體封裝件的主要缺點(diǎn)在于為避免芯片間的導(dǎo)線誤觸，須以一定的間隔來黏接各該芯片，故若需黏接多個的芯片則需于基板上布設(shè)大面積的芯片接置區(qū)域(DieAttachmentArea)以容設(shè)所需數(shù)量的芯片，此舉將造成成本的增加及無法滿足輕薄短小的需求。請參閱圖2，是顯示現(xiàn)有技術(shù)如美國專利第6，538,331號所揭露以疊晶方式(Stacked)將第一芯片110'及第二芯片140'疊接于基板100'上，同時各該疊接芯片相對下層芯片偏位(off-set)—段距離，以方便該第一及第二芯片110，，140，分別打設(shè)焊線120，，150，至該基板100，。此方法雖可較前述以水平間隔方式排列多芯片的技術(shù)節(jié)省基板空間，但是其仍須利用焊線技術(shù)電性連接芯片及基板，使芯片與基板間電性連接質(zhì)量易受焊線的線長影響而導(dǎo)致電性不佳，同時由于該些芯片于堆疊時仍須偏移一段距離，且加上焊線設(shè)置空間的影響，而依舊可能造成芯片堆疊面積過大而無法容納更多芯片。為此，美國專利US6,642，081、5，270，261及6，809，421揭露一種利用硅貫通電極(ThroughSiliconVia,TSV)技術(shù)以供多個半導(dǎo)體芯片得以垂直堆疊且相互電性連接。但是其制造過程過于復(fù)雜且成本過高，因此欠缺產(chǎn)業(yè)實用價值。是以，如何解決上述現(xiàn)有技術(shù)多芯片堆疊問題，并開發(fā)一種不致增加面積而可有效在封裝件中整合更多芯片以提升電性功能，同時避免使用焊線技術(shù)所導(dǎo)致電性不佳及因使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高的多芯片堆疊結(jié)構(gòu)及制法，實為目前亟欲解決的問題。
發(fā)明內(nèi)容鑒于前述現(xiàn)有技術(shù)的缺陷，本發(fā)明的主要目的是提供一種半導(dǎo)體裝置及其制法，得以在不增加面積下，于半導(dǎo)體封裝件中整合更多的心片。本發(fā)明的另一目的是提供一種半導(dǎo)體裝置及其制法，從而可以較簡便的方式制造，避免使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高問題。本發(fā)明的再一目的是提供一種半導(dǎo)體裝置及其制法，可供多個半導(dǎo)體芯片直接電性連接，避免使用焊線技術(shù)所導(dǎo)致電性不佳問題。為達(dá)到前述及其它目的，本發(fā)明的半導(dǎo)體裝置的制法包括提供包含有多個芯片的晶圓及承載板，該晶圓及該芯片具有相對的主動面及非主動面，該芯片的主動面上設(shè)有多個焊墊，且該承載板具有底板與設(shè)于該底板上的多個導(dǎo)電線路，以供該晶圓非主動面間隔一絕緣層而與該承載板的底板及導(dǎo)電線路相接合；于相鄰芯片的焊墊間形成多個第一凹槽；于該第一凹槽內(nèi)填覆絕緣膠層，再于該絕緣膠層形成第二凹槽，且該第二凹槽深度至少至該承載板上的導(dǎo)電線路位置；于該第二凹槽處形成金屬層，并使該金屬層電性連接至相鄰芯片的焊墊及該承載板的導(dǎo)電線路；沿各該芯片間進(jìn)行切割，以使設(shè)于該承載板上的各該芯片相互分離，并于該芯片之上貼覆第一膠片；移除該承載板的底板而外露出該導(dǎo)電線路及該絕緣層，以于該導(dǎo)電線路及該絕緣層上貼覆第二膠片；以及移除該第一膠片，以將各該芯片由該第二膠片上取下(pick-up)，以形成多個半導(dǎo)體裝置。前述制法中，該承載板的制法包括提供一金屬材料的底板；于該金屬底板上形成第一阻層，并令該第一阻層形成有多個外露出該金屬底板的開口；于該開口中電鍍形成導(dǎo)電線路；移除該第一阻層。另外該絕緣層可先覆蓋于該底板及導(dǎo)電線路上而構(gòu)成承載板的一部分，再供晶圓接置其上；亦或該絕緣層可預(yù)先覆蓋于該晶圓非主動面上，以供黏置于該承載板的底板及導(dǎo)電路線上。通過前述的制法，本發(fā)明復(fù)揭示一種半導(dǎo)體裝置，包括絕緣層，具有相對的頂面及底面；導(dǎo)電線路，設(shè)于該絕緣層底面周圍；芯片，具有相對的主動面及非主動面，以通過其非主動面而接置于該絕緣層頂面上，且于該主動面上形成有多個焊墊；絕緣膠層，形成該芯片及絕緣層側(cè)邊；以及金屬層，設(shè)于該芯片主動面邊緣及該絕緣膠層側(cè)邊，以電性連接該芯片的焊墊及該絕緣層底面的導(dǎo)電線路。另外，本發(fā)明的半導(dǎo)體裝置及其制法是于形成金屬層后，復(fù)可于該芯片主動面及該金屬層上覆蓋一介電層，再將該底板移除，以于絕緣層上形成一拒焊層，并令該拒焊層形成有外露該導(dǎo)電線路的開口，以供植設(shè)如焯球的導(dǎo)電元件，再沿各該芯片間進(jìn)行切割，以形成多個晶圓級芯片尺寸半導(dǎo)體裝置(wafer-levelCSP)。因此，本發(fā)明的半導(dǎo)體裝置及其制法主要是提供一包含有多個芯片的晶圓，以將其接置于具有絕緣層、多個導(dǎo)電線路及底板的承載板上，并對應(yīng)相鄰芯片主動面的焊墊間形成多個外露出該導(dǎo)電線路的第一凹槽，以于該第一凹槽內(nèi)填覆絕緣膠層，再于該絕緣膠層形成第二凹槽，且該第二凹槽深度至少至該承載板上的導(dǎo)電線路位置，從而于該第二凹槽處形成電性連接相鄰芯片主動面焊墊及該導(dǎo)電線路的金屬層，接著沿各該芯片間進(jìn)行切割，使設(shè)于該承載板上的各該芯片相互分離，并于該芯片之上貼覆第一膠片，再移除該承載板的底板而外露出該導(dǎo)電線路及該絕緣層，以于該導(dǎo)電線路及該絕緣層上貼覆第二膠片，最后通過移除該第一膠片以將各該芯片可由該第二膠片上取下(pick-up),以供形成多個半導(dǎo)體裝置。后續(xù)制程即可將其一半導(dǎo)體裝置的導(dǎo)電線路通過熱壓合(ThermalCompression)方式熱壓并電性連接基板上，或直接利用熱壓合方式使其中一半導(dǎo)體裝置導(dǎo)電線路熱壓并電性連接至另一半導(dǎo)體裝置的金屬層，以形成多芯片的3D堆疊結(jié)構(gòu)。如此，將可在不致增加堆疊面積情況下有效整合更多芯片以提升電性功能，同時避免使用焊線技術(shù)所導(dǎo)致電性不佳及因使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高等問題。圖1為現(xiàn)有技術(shù)以水平間隔方式排列的多芯片半導(dǎo)體封裝件剖面示意圖2為美國專利第6,538,331號所公開的以疊晶(Stacked)方式進(jìn)行多芯片堆疊的半導(dǎo)體封裝件剖面示意圖3A至圖3L為本發(fā)明的半導(dǎo)體裝置及其制法第一實施例的示意圖3D'為本發(fā)明的半導(dǎo)體裝置的制法中晶圓與承載板相接的另一實施例示意圖4為將本發(fā)明第一實施例的半導(dǎo)體裝置進(jìn)行堆疊的剖面示意圖；圖5A至圖5D為本發(fā)明的半導(dǎo)體裝置及其制法第二實施例的示意圖；以及圖6為將本發(fā)明第二實施例的半導(dǎo)體裝置進(jìn)行堆疊的剖面示意圖。元件符號說明100基板110第一芯片110a主動面110b非主動面120焊線140第二芯片140a主動面140b非主動面150焊線100'基板110'第一芯片120'焊線140，第二芯片150'焊線20承載板21底板22第一阻層220第一阻層開口23導(dǎo)電線路24絕緣層30芯片31第一凹槽31，第二凹槽310絕緣膠層32導(dǎo)電層33第二阻層331第二阻層開口34金屬層35介電層351介電層開口36拒焊層37導(dǎo)電元件40第一膠片50第二膠片60基板具體實施例方式以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。第一實施例請參閱圖3A至圖3L，為本發(fā)明的半導(dǎo)體裝置及其制法第一實施例的示意圖。如圖3A至圖3C所示，提供一如銅(Cu)的金屬材料的底板21，于該底板21上形成第一阻層22，并令該第一阻層22形成有多個外露出該底板21的開口220，藉以在該開口220中電鍍形成包括如金/鈀/鎳(Au/Pd/Ni)等材料的導(dǎo)電線路23。接著，移除該第一阻層22，并于該底板21上形成覆蓋該導(dǎo)電線路23及該底板21的絕緣層24，而該絕緣層24的材料例如為B階段(B-stage)的環(huán)氧樹脂(印oxy)或聚亞酰胺(Polyimide)，藉以可形成包括有底板21、設(shè)于該底板21上的多個導(dǎo)電線路23、及覆蓋該底板21及導(dǎo)電線路23的絕緣層24的承載板20。如圖3D所示，同時提供一包含有多個芯片30的晶圓300，并將該晶圓300接置于該承載板30的絕緣層24上，而該晶圓300及該芯片30具有相對的主動面30a及非主動面30b，該芯片30的主動面30a上設(shè)有多個焊墊301，另外，該晶圓300可預(yù)先進(jìn)行如研磨等薄化作業(yè)，以令該晶圓300厚度約為50150um。另外，上述的絕緣層24亦可預(yù)先覆蓋于該晶圓300及該芯片30的非主動面30b上，以供黏置于該底板21的導(dǎo)電路線23上(如圖3D，所示)。如圖3E所示，于各相鄰芯片30主動面的焊墊301間以蝕刻或切割等方式形成多個第一凹槽31，且該第一凹槽31深度至少至該承載板20的導(dǎo)電線路23位置。如圖3F及圖3G所示，于該第一凹槽31內(nèi)形成絕緣膠層310，并以蝕刻或切割方式于該絕緣膠層310形成第二凹槽31'，該第二凹槽31'寬度小于第一凹槽31寬度以使部分絕緣膠層310仍覆蓋于該芯片側(cè)邊，且該第二凹槽31，深度至少至該承載板20的導(dǎo)電線路23位置，該絕緣膠層310的材料為例如聚酰亞胺(Polyimide)。如圖3H所示，于該晶圓300主動面及該第二凹槽31，表面利用如濺鍍(sputtering)或蒸鍍(vaporizing)等方式形成導(dǎo)電層32，以令該導(dǎo)電層32形成于該晶圓300主動面及該絕緣膠層310上，并通過該絕緣膠層310形成于該芯片30與該導(dǎo)電層32之間以增加該芯片30與該導(dǎo)電層32的絕緣性及附著性，，而該導(dǎo)電層32例如為焊塊底部金屬層(UBM)，且其材料例如為鈦/銅/鎳(Ti/Cu/Ni)、鈦化鎢/金(TiW/Au)、鋁/鎳化釩/銅(Al/NiV/Cu)、鈦/鎳化釩/銅(Ti/NiV/Cu)、鈦化鎢/鎳(TiW/Ni)、鈦/銅/銅(Ti/Cu/Cu)、鈦/銅/銅/鎳(Ti/Cu/Cu/Ni)等。接著于該導(dǎo)電層32上形成第二阻層33，并令該第二阻層33形成有對應(yīng)該第二凹槽31，處的第二阻層開口331。如圖31所示，通過電鍍方式以于該第二阻層開口331中形成如銅層及焊錫層(Cu/Solder)或鎳層及焊錫層(Ni/Solder)的金屬層34，并使該金屬層34電性連接至相鄰芯片30的焊墊301及該承載板20的導(dǎo)電線路23。如圖3J所示，移除該第二阻層33及蝕刻去除其相對所覆蓋的導(dǎo)電層32，并沿各該芯片30間進(jìn)行切割，以使設(shè)于該承載板20上的各該芯片30相互分離。該切割位置對應(yīng)于第二凹槽31'處，該切割寬度小于第二凹槽31，寬度，以使部分金屬層殘留于該芯片主動面邊緣及芯片側(cè)邊絕緣層上，從而供各該芯片30仍可通過金屬層34電性連接其焊墊301及導(dǎo)電線路23，且該切割深度大于第二凹槽31，深度，以使相鄰芯片30間電性分離。接著于該芯片30之上貼覆第一膠片40，該第一膠片40的材料為紫外線膠帶(U.VTape)或藍(lán)帶(BlueTape)等。如圖3K及圖3L所示，移除該承載板20的底板21而外露出該導(dǎo)電線路23及絕緣層24，再將第二膠片50貼覆于該導(dǎo)電線路23及絕緣層24上，其中，該底板21可通過蝕刻方式移除，而該第二膠片50的材料可為紫外線膠帶或藍(lán)帶等。接著，即可移除該第一膠片40，從而使各該芯片30可由該第二膠片50上取下(pick-up)，以供后續(xù)進(jìn)行置晶或疊晶作業(yè)。通過前述的制法，本發(fā)明還提供一種半導(dǎo)體裝置，包括絕緣層24，具有相對的頂面及底面；導(dǎo)電線路23，設(shè)于該絕緣層24底面周圍；芯片30，具有相對的主動面30a及非主動面30b，以通過該非主動面30b而接置于該絕緣層24頂面上，且于該主動面30a上形成有多個焊墊301;絕緣膠層310，形成該芯片30及絕緣層24側(cè)邊；以及金屬層34，設(shè)于該芯片30主動面邊緣及絕緣膠層310側(cè)邊，以電性連接該芯片30的焊墊301及該絕緣層24底面的導(dǎo)電線路23。另于該金屬層34與該絕緣膠層310及芯片30間復(fù)包括有一導(dǎo)電層32，該導(dǎo)電層32為焊塊底部金屬層(UBM)。復(fù)請參閱圖4，后續(xù)制程即可將通過前述制得的其一半導(dǎo)體裝置由該第二膠片上取下，并通過熱壓合(thermalcompression)方式使其中一半導(dǎo)體裝置導(dǎo)電線路23熱壓并電性連接至基板60上，或直接利用熱壓合(thermalcompression)方式使其中一半導(dǎo)體裝置導(dǎo)電線路23熱壓并電性連接至另一半導(dǎo)體裝置的金屬層34，以形成多芯片的三維(3D)堆疊結(jié)構(gòu)。因此，本發(fā)明的半導(dǎo)體裝置及其制法主要提供一包含有多個芯片的晶圓，以將其接置于具有絕緣層、多個導(dǎo)電線路及底板的承載板上，并對應(yīng)相鄰芯片主動面的焊墊間形成多個外露出該導(dǎo)電線路的第一凹槽，以于該第一凹槽內(nèi)填覆絕緣膠層，再于該絕緣膠層形成第二凹槽，且該第二凹槽深度至少至該承載板上的導(dǎo)電線路位置，從而于該第二凹槽處形成電性連接相鄰芯片主動面焊墊及該導(dǎo)電線路的金屬層，接著沿各該芯片間進(jìn)行切割，使設(shè)于該承載板上的各該芯片相互分離，并于該芯片之上貼覆第一膠片，再移除該承載板的底板而外露出該導(dǎo)電線路及該絕緣層，以于該導(dǎo)電線路及該絕緣層上貼覆第二膠片，最后通過移除該第一膠片以將各該芯片可由該第二膠片上取下(pick-叩)，以供形成多個半導(dǎo)體裝置。后續(xù)制程即可將其一半導(dǎo)體裝置的導(dǎo)電線路通過熱壓合方式熱壓并電性連接基板上，或直接利用熱壓合方式使其中一半導(dǎo)體裝置導(dǎo)電線路熱壓并電性連接至另一半導(dǎo)體裝置的金屬層，以形成多芯片的3D堆疊結(jié)構(gòu)。如此，將可在不致增加堆疊面積情況下有效整合更多芯片以提升電性功能，同時避免使用焊線技術(shù)所導(dǎo)致電性不佳及因使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高等問題。第二實施例請參閱圖5A至圖5D，為本發(fā)明的半導(dǎo)體裝置及其制法第二實施例的示意圖。同時為簡化本圖示，本實施例中對應(yīng)前述相同或相似的元件采用相同標(biāo)號表示。如圖5A及圖5B所示，本實施例的半導(dǎo)體裝置及其制法與前述實施例大致相同，主要差異在于形成如銅層及焊錫層(Cu/Solder)或鎳層及焊錫層(Ni/Solder)的金屬層34后，復(fù)于該芯片主動面及該金屬層上覆蓋一介電層35，該介電層35的材料如聚亞酰胺或環(huán)氧樹脂(印oxy)等。如圖5C所示，再通過蝕刻方式將該底板21移除，以于絕緣層24上形成一拒焊層36(例如綠漆(soldermask))，并令該拒焊層36形成有外露該導(dǎo)電線路23的開口，以供植設(shè)如焊球的導(dǎo)電元件37。如圖5D所示，沿各該半導(dǎo)體芯片30間進(jìn)行切割，以形成多個晶圓級芯片尺寸半導(dǎo)體裝置(wafer-levelChipScalePackage)。通過前述的制法，本發(fā)明還提供一種半導(dǎo)體裝置，包括絕緣層24，具有相對的頂面及底面；導(dǎo)電線路23，設(shè)于該絕緣層24底面周圍；拒焊層36，形成于該絕緣層的24底面上，且該拒焊層36形成有開口以外露出導(dǎo)電線路23;芯片30，具有相對的主動面30a及非主動面30b，以藉該非主動面30b而接置于該絕緣層24頂面上，且于該主動面30a上形成有多個焊墊301;絕緣膠層310，形成該芯片30及絕緣層24側(cè)邊；金屬層34，設(shè)于該芯片30主動面邊緣及絕緣膠層310側(cè)邊，以電性連接該芯片30的焊墊301及該絕緣層24底面的導(dǎo)電線路23;以及介電層35，覆蓋于該芯片主動面及該金屬層上。另于該拒焊層開口中植設(shè)有導(dǎo)電元件37，且該金屬層34與該芯片30間復(fù)包括有一導(dǎo)電層32，該導(dǎo)電層32為焊塊底部金屬層。復(fù)請參閱圖6，后續(xù)制程即可將通過前述制得的其一半導(dǎo)體裝置上的介電層35形成有外露該金屬層34的開口351，并直接利用熱壓合方式使其中一半導(dǎo)體裝置的導(dǎo)電元件37熱壓并電性連接至另一半導(dǎo)體裝置的金屬層34，以形成半導(dǎo)體裝置的堆疊結(jié)構(gòu)(packageonpackage)。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明，任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)以本發(fā)明權(quán)利要求書的范圍依據(jù)。權(quán)利要求1.一種半導(dǎo)體裝置的制法，包括提供包含有多個芯片的晶圓及承載板，該晶圓及該芯片具有相對的主動面及非主動面，該芯片的主動面上設(shè)有多個焊墊，且該承載板具有底板及設(shè)于該底板上的多個導(dǎo)電線路，以供該晶圓非主動面間隔一絕緣層而與該承載板的底板及導(dǎo)電線路相接合；于相鄰芯片的焊墊間形成多個第一凹槽；于該第一凹槽內(nèi)填覆絕緣膠層，并于該絕緣膠層形成第二凹槽，且該第二凹槽深度至少至該承載板上的導(dǎo)電線路位置；于該第二凹槽處形成金屬層，并使該金屬層電性連接至相鄰芯片的焊墊及該承載板的導(dǎo)電線路；沿各該芯片間進(jìn)行切割，使設(shè)于該承載板上的各該芯片相互分離，并于該芯片上貼覆第一膠片；移除該承載板的底板而外露出該導(dǎo)電線路及該絕緣層，以于該導(dǎo)電線路及該絕緣層上貼覆第二膠片；以及移除該第一膠片，以將各該芯片由該第二膠片上取下，以形成多個半導(dǎo)體裝置。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制法，其中，該承載板的制法包括提供一金屬材料的底板；于該金屬底板上形成第一阻層，并令該第一阻層形成有多個外露出該金屬底板的開口；于該開口中電鍍形成導(dǎo)電線路；以及移除該除該第一阻層。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制法，其中，該晶圓是預(yù)先進(jìn)行薄化作業(yè)后再置于該承載板上。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制法，其中，該第二凹槽寬度小于第一凹槽寬度以使部分絕緣膠層覆蓋于該芯片側(cè)邊，且沿各該芯片間進(jìn)行切割時的切割位置對應(yīng)于第二凹槽處，該切割寬度小于第二凹槽寬度，以使部分金屬層殘留于該芯片主動面邊緣及芯片側(cè)邊絕緣層上，從而供該芯片通過金屬層電性連接其焊墊及導(dǎo)電線路，且該切割深度大于第二凹槽深度，以使相鄰芯片間電性分離。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制法，其中，該第二凹槽處的金屬層的制法包括于該晶圓主動面及第二凹槽表面形成導(dǎo)電層，于該導(dǎo)電層上形成第二阻層，并令該第二阻層形成有對應(yīng)該第二凹槽處的開口；于該第二阻層開口中形成金屬層，并使該金屬層電性連接至相鄰芯片的焊墊及該承載板導(dǎo)電線路；以及移除該第二阻層及其所覆蓋的導(dǎo)電層。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制法，其中，該導(dǎo)電層為焊塊底部金屬層，利用濺鍍及蒸鍍的其中一方式形成，且其材料為鈦/銅/鎳、鈦化鎢/金、鋁/鎳化釩/銅、鈦/鎳化釩/銅、鈦化鎢/鎳、鈦/銅/銅、鈦/銅/銅/鎳的其中一者。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制法，其中，該第一膠片及第二膠片的材料為紫外線膠帶及藍(lán)帶的其中一者，該絕緣膠層的材料為聚酰亞胺，該金屬層為銅層及焊錫層與鎳層及焊錫層的其中一者，該絕緣層的材料為B-stage的環(huán)氧樹脂及聚亞酰胺的其中一者。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制法，其中，該絕緣層是先覆蓋于該底板及導(dǎo)電線路上而構(gòu)成承載板的一部分，再供晶圓接置其上。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制法，其中，該絕緣層預(yù)先覆蓋于該晶圓非主動面上，以供黏置于該承載板的底板及導(dǎo)電路線上。10.—種半導(dǎo)體裝置，包括絕緣層，具有相對的頂面及底面；導(dǎo)電線路，設(shè)于該絕緣層底面周圍；芯片，具有相對的主動面及非主動面，以通過其非主動面而接置于該絕緣層頂面上，且于該主動面上形成有多個焊墊；絕緣膠層，形成該芯片及絕緣層側(cè)邊；以及金屬層，設(shè)于該芯片主動面邊緣及該絕緣膠層側(cè)邊，以電性連接該芯片的焊墊及絕緣層底面的導(dǎo)電線路。11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中，該絕緣層的材料為B-stage的環(huán)氧樹脂及聚亞酰胺的其中一者，該金屬層為銅層及焊錫層與鎳層及焊錫層的其中一者，該絕緣膠層的材料為聚酰亞胺。12.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中，該晶圓是經(jīng)薄化。13.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中，該金屬層與該絕緣膠層及該芯片間復(fù)包括有導(dǎo)電層。14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中，該導(dǎo)電層為焊塊底部金屬層，且其材料為鈦/銅/鎳、鈦化鎢/金、鋁/鎳化釩/銅、鈦/鎳化釩/銅、鈦化鴿/鎳、鈦/銅/銅、鈦/銅/銅/鎳的其中一者。15.—種半導(dǎo)體裝置的制法，包括提供包含有多個芯片的晶圓及承載板，該晶圓及該芯片具有相對的主動面及非主動面，該芯片的主動面上設(shè)有多個焊墊，且該承載板具有底板與設(shè)于該底板上的多個導(dǎo)電線路，以供該晶圓非主動面間隔一絕緣層而與該承載板的底板及導(dǎo)電線路相接合；于相鄰芯片的焊墊間形成多個第一凹槽；于該第一凹槽內(nèi)填覆絕緣膠層，并于該絕緣膠層形成第二凹槽，且該第二凹槽深度至少至該承載板上的導(dǎo)電線路位置；于該第二凹槽處形成金屬層，并使該金屬層電性連接至相鄰芯片的焊墊及該承載板的導(dǎo)電線路；于該芯片主動面及該金屬層上覆蓋介電層，并移除該承載板的底板，以于該絕緣層上形成拒焊層，并使該拒焊層形成有外露該導(dǎo)電線路的開口，以供植設(shè)導(dǎo)電元件；以及沿各該芯片間進(jìn)行切割，以形成多個半導(dǎo)體裝置。16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制法，其中，該承載板的制法包括提供一金屬材料的底板；于該金屬底板上形成第一阻層，并令該第一阻層形成有多個外露出該金屬底板的開口；于該開口中電鍍形成導(dǎo)電線路；以及移除該除該第一阻層。17.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制法，其中，該晶圓是預(yù)先進(jìn)行薄化作業(yè)后再置于該承載板上。18.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制法，其中，該絕緣層的材料為B-stage的環(huán)氧樹脂及聚亞酰胺的其中一者，該絕緣膠層的材料為聚酰亞胺，該金屬層為銅層及焊錫層與鎳層及焊錫層的其中一者，該介電層的材料為聚亞酰胺及環(huán)氧樹脂的其中一者。19.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制法，其中，該第二凹槽處的金屬層的制法包括.-于該晶圓主動面及該第二凹槽表面形成導(dǎo)電層；于該導(dǎo)電層上形成第二阻層，并令該第二阻層形成有對應(yīng)該第二凹槽處的開口；于該第二阻層開口中形成金屬層，并使該金屬層電性連接至相鄰芯片的焊墊及該承載板導(dǎo)電線路；以及移除該第二阻層及其所覆蓋的導(dǎo)電層。20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置的制法，其中，該導(dǎo)電層為焊塊底部金屬層，是利用濺鍍及蒸鍍的其中一方式形成，且其材料為鈦/銅/鎳、鈦化鎢/金、鋁/鎳化釩/銅、鈦/鎳化釩/銅、鈦化鴇/鎳、鈦/銅/銅、鈦/銅/銅/鎳的其中一者。21.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制法，其中，該第二凹槽寬度小于第一凹槽寬度以使部分絕緣膠層覆蓋于該芯片側(cè)邊，且沿各該芯片間進(jìn)行切割時的切割位置對應(yīng)于第二凹槽處，該切割寬度小于第二凹槽寬度，以使部分金屬層殘留于該芯片主動面邊緣及芯片側(cè)邊絕緣層上，從而供該芯片通過金屬層電性連接其焊墊及導(dǎo)電線路，且該切割深度大于第二凹槽深度，以使相鄰芯片間電性分離。22.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制法，其中，該絕緣層是先覆蓋于該底板及導(dǎo)電線路上而構(gòu)成承載板的一部分，再供晶圓接置其上。23.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制法，其中，該絕緣層預(yù)先覆蓋于該晶圓非主動面上，以供黏置于該承載板的底板及導(dǎo)電路線上。24.—種半導(dǎo)體裝置，包括絕緣層，具有相對的頂面及底面；導(dǎo)電線路，設(shè)于該絕緣層底面周圍；拒焊層，形成于該絕緣層的底面上，且該拒焊層形成有開口以外露出導(dǎo)電線路，以供設(shè)置導(dǎo)電元件；芯片，具有相對的主動面及非主動面，以通過其非主動面而接置于該絕緣層頂面上，且于該主動面上形成有多個焊墊；絕緣膠層，形成該芯片及絕緣層側(cè)邊；金屬層，設(shè)于該芯片主動面邊緣及該絕緣膠層側(cè)邊，以電性連接該芯片的焊墊及絕緣層底面的導(dǎo)電線路；以及介電層，覆蓋于該芯片主動面及該金屬層上。25.根據(jù)權(quán)利要求24所述的半導(dǎo)體裝置，其中，該絕緣層的材料為B-stage的環(huán)氧樹脂及聚亞酰胺的其中一者，該絕緣膠層的材料為聚酰亞胺，該金屬層為銅層及焊錫層與鎳層及焊錫層的其中一者，該介電層的材料為聚亞酰胺及環(huán)氧樹脂的其中一者。26.根據(jù)權(quán)利要求24所述的半導(dǎo)體裝置，其中，該晶圓是經(jīng)薄化。27.根據(jù)權(quán)利要求24所述的半導(dǎo)體裝置，其中，該金屬層與該絕緣膠層及該芯片間復(fù)包括有導(dǎo)電層。28.根據(jù)權(quán)利要求27所述的半導(dǎo)體裝置，其中，該導(dǎo)電層為焊塊底部金屬層，且其材料為鈦/銅/鎳、鈦化鎢/金、鋁/鎳化釩/銅、鈦/鎳化釩/銅、鈦化鎢/鎳、鈦/銅/銅、鈦/銅/銅/鎳的其中一者。全文摘要一種半導(dǎo)體裝置及其制法，將包含有多個芯片的晶圓接置于具有絕緣層、多個導(dǎo)電線路及底板的承載板上，并對應(yīng)相鄰芯片主動面的焊墊間形成外露出該導(dǎo)電線路的第一凹槽，并于該第一凹槽內(nèi)填覆絕緣膠層，再于該絕緣膠層形成第二凹槽，且該第二凹槽深度至少至該承載板上的導(dǎo)電線路位置，從而于該第二凹槽處形成電性連接相鄰芯片主動面焊墊及該導(dǎo)電線路的金屬層，接著沿各該芯片間進(jìn)行切割以分離各該芯片，并于該芯片上貼覆第一膠片，再移除該承載板的底板以于該導(dǎo)電線路及該絕緣層上貼覆第二膠片，并移除該第一膠片以將各該芯片由該第二膠片上取下，以形成多個半導(dǎo)體裝置。后續(xù)可利用形成于該些半導(dǎo)體裝置的金屬層進(jìn)行相互堆疊及電性連接，以構(gòu)成多芯片的堆疊結(jié)構(gòu)。文檔編號H01L23/48GK101290894SQ20071010440公開日2008年10月22日申請日期2007年4月19日優(yōu)先權(quán)日2007年4月19日發(fā)明者張錦煌,黃建屏,黃致明申請人:矽品精密工業(yè)股份有限公司