專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及金屬-絕緣體-金屬電容器結(jié)構(gòu)，特別涉及一種半導(dǎo)體裝置， 其包含金屬-絕緣體-金屬電容器結(jié)構(gòu)與鄰接的金屬柵極的互補式金屬氧化物 晶體管，以及同時形成二者的方法，以降低制造成本、改善工藝流程、及改 善金屬-絕緣體-金屬電容器結(jié)構(gòu)與互補式金屬氧化物晶體管在高速應(yīng)用領(lǐng)域 中的性能表現(xiàn)。
背景技術(shù)：
隨著科技的發(fā)展，在系統(tǒng)整合芯片方面，也就是一并進行模擬與數(shù)字信 號的處理方面的需求日漸增加。將模擬電路與數(shù)字電路設(shè)計在鄰近位置有愈 來愈多的好處，例如將數(shù)字與模擬電路塊放在一起操作，即是所謂的混合式系統(tǒng)(mixed mode system)。多晶硅-絕緣體-多晶硅電容器是本技術(shù)領(lǐng)域熟知的技術(shù)，用于傳統(tǒng)的混 合式系統(tǒng)。然而，多晶硅-絕緣體-多晶硅電容器的形成，會對在芯片相鄰區(qū) 域上形成邏輯電路的互補式金屬氧化物晶體管工藝技術(shù)造成問題。另外，多 晶硅-絕緣體-多晶硅電容器具有令人無法接受的性能表現(xiàn)，包含由于載流子 耗盡效應(yīng)，其在不同操作電壓之下的電容值不穩(wěn)定。另外，多晶硅-絕緣體-多晶硅電容器的缺點還有難以持續(xù)進行尺寸微縮的問題，而且在高速應(yīng)用領(lǐng) 域方面所展現(xiàn)的性能表現(xiàn)也不佳。因此，前述及其他的多晶硅-絕緣體-多晶 硅電容器的缺點使其無法應(yīng)用于未來的混合模式電路。已發(fā)現(xiàn)金屬-絕緣體-金屬電容器的性能表現(xiàn)優(yōu)于多晶硅-絕緣體-多晶硅 電容器，但仍有若干傳統(tǒng)的困難點與工藝方面尚待克服。例如，金屬-絕緣體 -金屬電容器結(jié)構(gòu)通常在半導(dǎo)體后段工藝中形成，這會增加工藝步驟與成本， 且對前段工藝、與包含鑲嵌內(nèi)連線工藝的后段工藝的工藝整合方面造成挑戰(zhàn)。許多模擬與混合模式系統(tǒng)需要在電子性質(zhì)方面具有精密再現(xiàn)性的電路構(gòu) 件結(jié)構(gòu)，例如金屬-絕緣體-金屬電容器結(jié)構(gòu)，以使不同的電路構(gòu)件在電性方面能夠相容。電路構(gòu)件在電性方面不相容會造成信號處理品質(zhì)的下降，且會 因構(gòu)件間的關(guān)鍵性尺寸的偏移而產(chǎn)生不良影響。通常會因為要制造某些構(gòu)件 例如在后段工藝中制造金屬-絕緣體-金屬電容器，而增加工藝步驟，進而造 成關(guān)鍵性尺寸偏移的惡化。因此我們需要一種更好的金屬-絕緣體-金屬電容器結(jié)構(gòu)及其制造方法， 其應(yīng)該達成成本的降低、以及金屬-絕緣體-金屬電容器和包含混合模式系統(tǒng) 的互補式金屬氧化物晶體管在性能表現(xiàn)方面的改善。發(fā)明內(nèi)容有鑒于此，本發(fā)明提供一種半導(dǎo)體裝置及其形成方法，該裝置包含電容 器與晶體管，以解決上述現(xiàn)有技術(shù)中所遭遇的問題。本發(fā)明提供一種半導(dǎo)體裝置，包含襯底、下電極、介電膜、以及上電極。 上述襯底具有絕緣區(qū)。上述下電極具有第一導(dǎo)體，位于上述絕緣區(qū)上。上述 介電膜位于上述下電極上，但暴露部分下電極。上述上電極具有第二導(dǎo)體位 于上述介電膜上，其中上述介電膜沿著上述上電極的側(cè)壁與底部延伸。上述半導(dǎo)體裝置還可包含側(cè)壁間隔物，位于該下電極上與該上電極的 側(cè)壁上。上述半導(dǎo)體裝置還可包含虛置介電層，位于該襯底的絕緣區(qū)與該下電 極之間。上述半導(dǎo)體裝置中，該介電膜可為高介電常數(shù)介電膜。本發(fā)明又提供一種半導(dǎo)體裝置，包含電容器與晶體管，并包含襯底、下 電極、介電膜、第二金屬、與絕緣層。上述襯底包含鄰接邏輯電路區(qū)的混合 模式區(qū)。上述下電極，其包含第一金屬，位于上述混合模式區(qū)的絕緣體區(qū)上。 上述介電膜于該下電極與該邏輯電路區(qū)內(nèi)的半導(dǎo)體區(qū)上，分別作為電容器介 電膜與柵極介電質(zhì)。上述第二金屬于上述介電膜上，分別作為上述混合模式 區(qū)內(nèi)的電容器結(jié)構(gòu)的上電極、與上述邏輯電路區(qū)內(nèi)的晶體管結(jié)構(gòu)的真實柵極， 其中上述介電膜沿著上述上電極與上述真實柵極的側(cè)壁延伸。絕緣層于上述 電容器結(jié)構(gòu)與上述晶體管結(jié)構(gòu)上。上述半導(dǎo)體裝置還可包含第一側(cè)壁間隔物，位于該上電極的側(cè)壁與該 下電極上；以及第兩側(cè)壁間隔物，位于該真實柵極的側(cè)壁與該襯底上。上述半導(dǎo)體裝置中，該介電膜可包含高介電常數(shù)介電膜。 上述半導(dǎo)體裝置中，該上電極可與該真實柵極為實質(zhì)上共平面。 本發(fā)明又提供一種半導(dǎo)體裝置的形成方法，其包含電容器與晶體管。首 先，提供襯底。上述襯底包含鄰接半導(dǎo)體區(qū)的絕緣體區(qū)。然后，將下電極形 成于上述絕緣區(qū)上。上述下電極包含第一導(dǎo)體。然后，將介電膜形成于上述 下電極與上述半導(dǎo)體區(qū)上，分別作為電容器介電膜與柵極介電質(zhì)。最后，將 第二導(dǎo)體形成于上述電容器介電膜與上述柵極介電質(zhì)上，分別作為電容器結(jié) 構(gòu)的上電極、與晶體管結(jié)構(gòu)的真實電極。本發(fā)明又提供一種半導(dǎo)體裝置的形成方法，其包含電容器與晶體管。首 先，提供襯底。上述襯底包含鄰接主動區(qū)的絕緣體區(qū)。然后，將下電極形成 于上述絕緣區(qū)上。上述下電極包含第一導(dǎo)體。然后將第一柵極結(jié)構(gòu)形成于上 述下電極上，并同時形成第二柵極結(jié)構(gòu)于上述主動區(qū)上。然后，去除上述第 一與第二柵極結(jié)構(gòu)的柵極部分，形成分別暴露上述下電極與上述主動區(qū)的第 一開口與第二開口。然后形成介電膜，使其沿著上述第一與第二開口延伸， 以形成電容器元件于上述下電極上，并同時形成柵極介電質(zhì)于上述主動區(qū)上。 最后，形成第二導(dǎo)體，使其填入上述第一與第二開口，分別形成電容器結(jié)構(gòu) 的上電極、與晶體管結(jié)構(gòu)的真實電極。本發(fā)明又提供一種半導(dǎo)體裝置，包含電容器與晶體管，并包含襯底、下 電極、介電膜、與第二導(dǎo)體。上述襯底包含鄰接半導(dǎo)體區(qū)的絕緣體區(qū)。上述 下電極包含第一導(dǎo)體位于上述絕緣體區(qū)上。上述介電膜位于上述下電極與上 述半導(dǎo)體區(qū)上，分別作為電容器介電膜與柵極介電質(zhì)。上述第二導(dǎo)體位于上 述電容器介電膜與上述柵極介電質(zhì)上，分別作為電容器結(jié)構(gòu)的上電極、與晶 體管結(jié)構(gòu)的真實柵極。上述半導(dǎo)體裝置中，該介電膜可沿著該上電極與該真實柵極的側(cè)壁延伸。 本發(fā)明具有能夠一并形成金屬-絕緣體-金屬電容器結(jié)構(gòu)與晶體管的柵極 結(jié)構(gòu)、減少工藝成本和工藝步驟并改善裝置性能表現(xiàn)的優(yōu)點。


圖1A 圖1G為一系列的剖面圖，顯示本發(fā)明實施例的半導(dǎo)體裝置在各 工藝步驟中的例示的部分，其具有金屬-絕緣體-金屬的結(jié)構(gòu)與互補式金屬氧圖2為本發(fā)明數(shù)個實施例的^ 其中，附圖標(biāo)記說明如下 10A 混合式區(qū)12A 絕緣體區(qū) 13 虛置柵極介電材料層 14A 下電極部 16B 有效柵極結(jié)構(gòu) 18A 犧牲柵極部 18C 犧牲柵極部 19B 柵極開口 20A 輕摻雜區(qū) 22B 側(cè)壁間隔物 24A 源/漏極區(qū) 26A 第一絕緣層 28~介電膜 28B 柵極介電質(zhì)部 30 上電極導(dǎo)體材料 30B 金屬導(dǎo)體柵極 32A 導(dǎo)體接點 32C 導(dǎo)體接點 203~步驟 207~步驟 211~步驟 215~步驟程圖。10B 邏輯電路區(qū)12B 絕緣體區(qū)14 底部導(dǎo)體電極材料16A 虛置柵極結(jié)構(gòu)16C 虛置柵極結(jié)構(gòu)18B 有效柵極部19A 柵極開口19C 柵極開口22A 側(cè)壁間隔物22C 側(cè)壁間隔物25A 自對準(zhǔn)硅化物區(qū)26B 第二絕緣層28A 介電質(zhì)的電容器元件28C 柵極介電質(zhì)部30A 上金屬導(dǎo)體電極30C 金屬導(dǎo)體柵極32B 導(dǎo)體接點201~步驟205~步驟209~步驟213~歩驟具體實施方式
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下雖然在本發(fā)明中所揭示的嵌入式金屬-絕緣體-金屬電容器結(jié)構(gòu)及其制造方法，以包含其與鄰接的互補式金屬氧化物晶體管(例如金屬氧化物半導(dǎo)體 場效晶體管)的混合式元件為例進行敘述，但是對本發(fā)明所屬技術(shù)領(lǐng)域中普 通技術(shù)人員而言，可將本發(fā)明的方法加以融會貫通之后，并應(yīng)用至含有相鄰 的電容器(電荷儲存裝置)與晶體管的其他元件的制造方面，例如模擬式射 頻電路與動態(tài)隨機存取存儲器元件，其好處是可一并形成金屬-絕緣體-金屬 電容器結(jié)構(gòu)與晶體管的柵極結(jié)構(gòu)。圖1A 圖1G顯示本發(fā)明例示的實施例，其形成嵌入式(混合式)的金 屬-絕緣體-金屬電容器結(jié)構(gòu)。例如圖1A顯示半導(dǎo)體襯底(例如工藝中的半導(dǎo)體晶圓的芯片部分)包含并列配置的混合式(mixedmode)區(qū)10A與邏輯電 路區(qū)IOB，以示出并行的工藝。上述半導(dǎo)體襯底可以是任何襯底。例如上述 半導(dǎo)體襯底可包含但不限于硅、絕緣層上覆硅(silicon on insulator; SOI)、 堆疊的絕緣層上覆硅(stacked silicon on insulator; SSOI)、堆疊的絕緣層上 覆硅鍺(stacked SiGe on insulator; S-SiGeOI)、絕緣層上覆鍺(germanium on insulator; GeOI)、與上述的組合。仍請參考圖1A，顯示混合式區(qū)IOA與邏輯電路區(qū)10B內(nèi)的絕緣體(隔 離)區(qū)12A與12B，其可以是淺溝槽隔離(shallow trench isolation; STI)結(jié) 構(gòu)、局部氧化(local oxidation; LOCOS)區(qū)、或以本技術(shù)領(lǐng)域中熟知的傳統(tǒng) 熱氧化法及/或化學(xué)氣相沉積法形成的場氧化區(qū)。然后，以傳統(tǒng)的化學(xué)氣相沉 積法及/或熱氧化物成長法，將虛置(dummy)柵極介電材料(例如氧化鋁) 層13形成于上述襯底的表面上。請仍參考圖1A，然后，借助傳統(tǒng)的工藝，并視所要形成的材料選擇適當(dāng) 的工藝?yán)缥锢須庀喑练e法、化學(xué)氣相沉積法、電化學(xué)沉積法、或類似方法， 將底部導(dǎo)體電極材料14形成于虛置柵極介電材料層13上，其中底部導(dǎo)體電 極材料14優(yōu)選包含金屬。上述下電極可以是任何含金屬的導(dǎo)體，包含鎢、氮 化鎢、鈦、氮化鈦、鉬、氮化鉭、銅、銅鋁、與上述的組合；而優(yōu)選是金屬， 以供降低電阻與應(yīng)用于高速方面。請參考圖1B，然后施以傳統(tǒng)的光刻圖形化與蝕刻工藝，將底部導(dǎo)體電極 材料14圖形化，而在上述襯底的混合式區(qū)IOA上形成下電極部14A,并去 除上述襯底的邏輯電路區(qū)10B上的底部導(dǎo)體電極材料14，以暴露虛置柵極介 電材料層13。例如，先形成抗蝕劑式的蝕刻掩模(圖中未示)，再進行蝕刻工藝。對本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員而言，應(yīng)了解可使用干式或濕 式的蝕刻工藝，優(yōu)選為各向異性的工藝，來圖形化而形成下電極部14A。請參考圖ic，施以傳統(tǒng)的互補式金屬氧化物晶體管的制造工藝來形成虛置柵極結(jié)構(gòu)16A于上述混合式區(qū)IOA上，并同時形成虛置柵極結(jié)構(gòu)16B、16C 于上述襯底的邏輯電路區(qū)IOB上。例如可借助傳統(tǒng)的工藝如等離子體增強化 學(xué)氣相沉積法、低壓化學(xué)氣相沉積法，沉積柵極材料例如多晶硅，再借助光 刻圖形化與蝕刻工藝而形成犧牲柵極部18A、有效柵極部18B、犧牲柵極部 18C。然后以離子注入工藝，將輕摻雜區(qū)20A形成于鄰接有效柵極部18B的 兩側(cè)之處，接下來分別將側(cè)壁間隔物22A、 22B、 22C分別形成于犧牲柵極 部18A、 18B、 18C的兩側(cè)，而完成虛置柵極結(jié)構(gòu)16A、有效柵極結(jié)構(gòu)16B、 虛置柵極結(jié)構(gòu)16C。然后，以傳統(tǒng)的離子注入工藝將源/漏極區(qū)24A形成于鄰 接有效柵極結(jié)構(gòu)16B的側(cè)壁間隔物22B的兩側(cè)之處。可視需求借助例如傳統(tǒng) 形成金屬硅化物如TiSi2或CoSi2的工藝，分別在源/漏極區(qū)24A上形成自對 準(zhǔn)硅化物區(qū)25A 。對本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員而言，可了解不需用以形成輕摻 雜區(qū)與源/漏極區(qū)的離子注入工藝、且優(yōu)選為不要施加于虛置柵極結(jié)構(gòu)16A、 16C。虛置柵極結(jié)構(gòu)例如為虛置柵極結(jié)構(gòu)16C，其尺寸與有效柵極結(jié)構(gòu)16B 大體相同，可形成于邏輯電路區(qū)10B的絕緣體區(qū)12B上，而與有效柵極結(jié)構(gòu) 16B相鄰，以幫助各向異性蝕刻的工藝窗控制，并改善后文敘述的平坦化工 藝?yán)缁瘜W(xué)機械研磨(chemical mechanical polishing; CMP)。本發(fā)明所屬技 術(shù)領(lǐng)域中普通技術(shù)人員而言，也可了解混合式區(qū)IOA上的虛置柵極結(jié)構(gòu)16A， 其后續(xù)會用以形成金屬-絕緣體-金屬電容器結(jié)構(gòu)，會寬于有效柵極結(jié)構(gòu)16B 例如兩倍或更多，以得到足夠的電容值。請仍參考圖1C，然后將第一絕緣層26A沉積于包含混合式區(qū)IOA與邏 輯電路區(qū)10B的工藝表面上，第一絕緣層26A也稱為前金屬介電質(zhì)(pre-metal dielectric; PMD)或?qū)娱g介電質(zhì)(interlevel dielectric; ILD)，然后以傳統(tǒng)的 化學(xué)機械研磨工藝將其表面平坦化，使第一絕緣層26A大致與其周圍(相鄰) 的柵極結(jié)構(gòu)共平面。第一絕緣層26A可以是傳統(tǒng)的絕緣材料，例如為以旋涂 法、化學(xué)氣相沉積法、或等離子體增強化學(xué)氣相沉積法形成的已摻雜或未摻 雜的氧化硅，包含摻硼且以四乙氧基硅垸(tetmethoxysilane; TEOS)為硅源的氧化硅、摻磷且以四乙氧基硅垸為硅源的氧化硅、摻硼與磷且以四乙氧基 硅烷為硅源的氧化硅、等離子體增強氧化物、還有低介電常數(shù)介電質(zhì)例如摻碳的氧化物與有機硅玻璃(organo-silane glass; OSG)。請參考圖1D，接下來以等離子體蝕刻工藝，分別將虛置柵極結(jié)構(gòu)16A、 有效柵極結(jié)構(gòu)16B、虛置柵極結(jié)構(gòu)16C的犧牲柵極部18A、有效柵極部18B、 犧牲柵極部18C，以分別形成柵極開口 19A、 19B、 19C。對本發(fā)明所屬技術(shù) 領(lǐng)域中普通技術(shù)人員而言，應(yīng)了解在蝕刻之前可用光刻法對工藝表面施以圖 形化而形成抗蝕劑蝕刻掩模(圖中未示)。上述蝕刻工藝?yán)鐬楦飨虍愋缘?反應(yīng)離子蝕刻工藝。上述蝕刻工藝的實施用以暴露混合式區(qū)IOA上的下電極 部14A與邏輯電路區(qū)10B上的虛置柵極介電材料層13。接下來去除柵極材 料，亦即以濕式或干式蝕刻工藝去除位于上述襯底上、且位于柵極開口 19B 與19C底部的虛置柵極介電材料層13，而將位于柵極開口 19A底部的下電 極部14A留下。請參考圖1E，然后以傳統(tǒng)的工藝?yán)缥锢須庀喑练e與化學(xué)氣相沉積、且 包含原子層化學(xué)氣相沉積，順應(yīng)性地沉積例如為高介電常數(shù)介電層的介電膜 28，其具有介電常數(shù)大于IO、優(yōu)選為大于20的介電質(zhì)，使其沿著柵極開口 19A、 19B、 19C的底部延伸(覆蓋其側(cè)壁與底部)。介電膜28的例示材料 包含但不限于高介電常數(shù)介電質(zhì)例如氧化鉭(例如為Ta02)、五氧化二鉭(例 如為Ta205)、氧化鉿(例如為Hf02)、氧化鋁(例如為A1203)、氧化銦 (例如為In02)、氧化鑭(例如為La02)、氧化鋯(例如為Ta02)、氧化 釔(例如為￥203)、與上述的組合。對本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員 而言，可了解介電膜28的厚度，有一部分決定于互補式金屬氧化物半導(dǎo)體的 柵極結(jié)構(gòu)的設(shè)計限制，還有金屬-絕緣體-金屬電容器結(jié)構(gòu)所需的電容值，例 如為50~1000A。仍請參考圖1E，在沉積高介電常數(shù)的介電膜28之后，以傳統(tǒng)的工藝?yán)?如化學(xué)氣相沉積、物理氣相沉積、電化學(xué)沉積的至少其中之一，形成上電極 導(dǎo)體材料30，以填入介電膜28上的柵極開口 19A、 19B、 19C的剩余部分， 其中上電極導(dǎo)體材料30優(yōu)選為包含金屬，可包含與下電極部14A相同或不 同的導(dǎo)體材料。上電極導(dǎo)體材料30的形成額外包含以毯覆性的沉積工藝形成 厚度超過所需的部分，其優(yōu)選為金屬導(dǎo)體材料，以在高速應(yīng)用領(lǐng)域中降低電阻。請參考圖1F，接下來施以平坦化工藝，優(yōu)選為化學(xué)機械研磨工藝，以去除第一絕緣層26A的表面上的多余的上電極導(dǎo)體材料30與多余的介電膜28 以同時平坦化并完成金屬-絕緣體-金屬電容器結(jié)構(gòu)(前身為虛置柵極結(jié)構(gòu) 16A)的形成，其在混合式區(qū)10A內(nèi)的介電質(zhì)的電容器元件28A上具有上金 屬導(dǎo)體電極30A，并在邏輯電路區(qū)10B上的柵極介電質(zhì)部28B與28C上，分 別同時形成含有金屬導(dǎo)體柵極30B與30C的柵極結(jié)構(gòu)16B與16C，其中金屬 導(dǎo)體柵極30B為真實柵極。對本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員而言，可 以了解在化學(xué)機械研磨的平坦化工藝之后，金屬-絕緣體-金屬電容器與柵極 結(jié)構(gòu)大體上為共平面。請參考圖1G，接下來施以傳統(tǒng)的工藝，形成第二絕緣層(例如層間介電 層)26B于金屬-絕緣體-金屬電容器結(jié)構(gòu)16A與柵極結(jié)構(gòu)16B、 16C上，其 材料可包含與第一絕緣層26A相同或不同的材料。接下來借助鑲嵌工藝，形 成用以與金屬-絕緣體-金屬電容器的電極進行電性接觸的導(dǎo)體接點32A與 32B、以及用以與有效柵極結(jié)構(gòu)16B的源/漏極區(qū)24A行電性接觸的導(dǎo)體接點 32C。圖2為本發(fā)明數(shù)個實施例的流程圖。在步驟201中，將下電極導(dǎo)體形成 于襯底的絕緣體區(qū)上，上述絕緣體區(qū)具有第一區(qū)。在步驟203中，將虛置柵 極結(jié)構(gòu)形成于上述下電極上，并將有效柵極結(jié)構(gòu)形成于上述襯底的第二區(qū)上。 在步驟205中，形成與上述柵極結(jié)構(gòu)鄰接的第一層間介電層。在步驟207中， 將上述柵極結(jié)構(gòu)中的柵極部分去除，以分別形成柵極結(jié)構(gòu)開口。在步驟209 中，形成高介電常數(shù)介電膜，其沿著上述柵極結(jié)構(gòu)開口的輪廓而延伸。在步 驟211中，形成第二導(dǎo)體，以填入上述柵極結(jié)構(gòu)開口。在步驟213中，執(zhí)行 平坦化(化學(xué)機械研磨)的工藝，以去除上述基板上的多余的第二導(dǎo)體與多 余的高介電常數(shù)介電膜，以自虛置柵極結(jié)構(gòu)形成金屬-絕緣體-金屬電容器、 自有效柵極結(jié)構(gòu)形成互補式金屬氧化物晶體管。在步驟215中，形成第二層 間介電層，使其包含電性接點，以與上述金屬-絕緣體-金屬電容器結(jié)構(gòu)的電 極及上述互補式金屬氧化物晶體管電性接觸。因此，借助本發(fā)明而達成的半導(dǎo)體裝置例如為包含金屬-絕緣體-金屬電 容器結(jié)構(gòu)與互補式金屬氧化物半導(dǎo)體柵極結(jié)構(gòu)的混合式的模擬/數(shù)字(邏輯)裝置、射頻模擬裝置、或動態(tài)隨機存取存儲器。上述金屬-絕緣體-金屬電容 器與互補式金屬氧化物半導(dǎo)體柵極結(jié)構(gòu)一并形成以減少工藝成本并改善裝置 的性能表現(xiàn)。上述互補式金屬氧化物半導(dǎo)體柵極結(jié)構(gòu)與金屬-絕緣體-金屬電 容器的電極具有例如金屬導(dǎo)體材料，其改善上述互補式金屬氧化物半導(dǎo)體柵 極結(jié)構(gòu)的性能表現(xiàn)(例如操作速度)，借此改善上述混合式裝置的操作特性。 導(dǎo)體(例如金屬)的互補式金屬氧化物半導(dǎo)體(例如金屬氧化物半導(dǎo)體場效 晶體管)柵極，因為克服了多晶硅的耗盡效應(yīng)而改善裝置的速度。借助并行、 相容的工藝來形成金屬-絕緣體-金屬電容器可減少所需的工藝步驟的數(shù)量，并改善電壓-電容的線性度(linearity)。借助在金屬-絕緣體-金屬電容器與互 補式金屬氧化物半導(dǎo)體柵極介電質(zhì)使用相同的高介電常數(shù)介電膜，進一步減 少工藝步驟，且改善金屬-絕緣體-金屬電容器結(jié)構(gòu)的電容值，并改善互補式 金屬氧化物半導(dǎo)體柵極結(jié)構(gòu)的性能表現(xiàn)，例如為減少短溝道效應(yīng)(short channel effects; SCE)。因此金屬-絕緣體-金屬電容器結(jié)構(gòu)與互補式金屬氧 化物半導(dǎo)體柵極結(jié)構(gòu)可以作尺寸縮減，并達成減少成本與達成柵極性能的改 善，以符合高速應(yīng)用的需求。雖然本發(fā)明已以較佳實施例揭示如上，然而其并非用以限定本發(fā)明，任 何本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)， 應(yīng)當(dāng)可作些許的變動與修改，因此本發(fā)明的保護范圍當(dāng)視所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體裝置，包含襯底，具有絕緣區(qū)；下電極，具有第一導(dǎo)體，位于該絕緣區(qū)上；介電膜位于該下電極上，但暴露部分下電極；以及上電極，具有第二導(dǎo)體，位于該介電膜上，其中該介電膜沿著該上電極的側(cè)壁與底部延伸。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，還包含側(cè)壁間隔物，位于該下電極 上與該上電極的側(cè)壁上。
3. 如權(quán)利要求1所述的半導(dǎo)體裝置，還包含虛置介電層，位于該襯底的 絕緣區(qū)與該下電極之間。
4. 如權(quán)利要求l所述的半導(dǎo)體裝置,其中該介電膜為高介電常數(shù)介電膜。
5. —種半導(dǎo)體裝置，包含電容器與晶體管，并包含 襯底，包含鄰接邏輯電路區(qū)的混合模式區(qū)；下電極，其包含第一金屬，位于該混合模式區(qū)的絕緣體區(qū)上；介電膜，位于該下電極與該邏輯電路區(qū)內(nèi)的半導(dǎo)體區(qū)上，分別作為電容 器介電膜與柵極介電質(zhì)；第二金屬，位于該介電膜上，分別作為該混合模式區(qū)內(nèi)的電容器結(jié)構(gòu)的 上電極、與該邏輯電路區(qū)內(nèi)的晶體管結(jié)構(gòu)的真實柵極，其中該介電膜沿著該 上電極與該真實柵極的側(cè)壁延伸；以及絕緣層，位于該電容器結(jié)構(gòu)與該晶體管結(jié)構(gòu)上。
6. 如權(quán)利要求5所述的半導(dǎo)體裝置，還包含 第一側(cè)壁間隔物，位于該上電極的側(cè)壁與該下電極上；以及 第兩側(cè)壁間隔物，位于該真實柵極的側(cè)壁與該襯底上。
7. 如權(quán)利要求5所述的半導(dǎo)體裝置，其中該介電膜包含高介電常數(shù)介電膜。
8. 如權(quán)利要求5所述的半導(dǎo)體裝置，其中該上電極與該真實柵極為實質(zhì) 上共平面。
9. 一種半導(dǎo)體裝置，包含電容器與晶體管，并包含-襯底，包含鄰接半導(dǎo)體區(qū)的絕緣體區(qū)； 下電極，其包含第一導(dǎo)體，位于該絕緣體區(qū)上；介電膜，位于該下電極與該半導(dǎo)體區(qū)上，分別作為電容器介電膜與柵極介電質(zhì)；以及第二導(dǎo)體，位于該電容器介電膜與該柵極介電質(zhì)上，分別作為電容器結(jié) 構(gòu)的上電極、與晶體管結(jié)構(gòu)的真實柵極。
10.如權(quán)利要求9所述的半導(dǎo)體裝置，其中該介電膜沿著該上電極與該 則壁延伸。
全文摘要
本發(fā)明揭示一種半導(dǎo)體裝置及其形成方法，其包含嵌入式的金屬-絕緣體-金屬電容器于邏輯電路中，此半導(dǎo)體裝置包含襯底，具有絕緣區(qū)；下電極，具有第一導(dǎo)體，位于上述絕緣區(qū)上；介電膜位于上述下電極上，但暴露部分下電極；以及上電極，具有第二導(dǎo)體，位于上述介電膜上，其中上述介電膜沿著上述上電極的側(cè)壁與底部延伸。本發(fā)明具有能夠一并形成金屬-絕緣體-金屬電容器結(jié)構(gòu)與晶體管的柵極結(jié)構(gòu)、減少工藝成本和工藝步驟并改善裝置性能表現(xiàn)的優(yōu)點。
文檔編號H01L27/12GK101232015SQ20071010421
公開日2008年7月30日 申請日期2007年5月23日 優(yōu)先權(quán)日2007年1月22日
發(fā)明者涂國基 申請人:臺灣積體電路制造股份有限公司