專利名稱：非易失性半導(dǎo)體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠電寫入、讀出和擦除的非易失性半導(dǎo)體存儲器件及其制造方法。
背景技術(shù)：
非易失性存儲器的市場在擴大。在非易失性存儲器中，數(shù)據(jù)能夠電重寫，并且數(shù)據(jù)即使在斷開電源之后仍然可以被保存。有一個特點是，非易失性存儲器具有與MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)類似的結(jié)構(gòu)，在溝道形成區(qū)上提供了能夠長期累積電荷的區(qū)域。非易失性存儲器的電荷累積區(qū)也稱為浮動?xùn)?，因為它形成在絕緣層上，與周圍絕緣。隔著絕緣層在浮動?xùn)派咸峁┛刂茤?例如專利文獻1和專利文獻2日本專利申請公開說明書No.H5-189984和No.H6-61501)。
具有這樣的結(jié)構(gòu)的所謂的浮動?xùn)判头且资园雽?dǎo)體存儲器工作起來利用施加給控制柵的電壓在浮動?xùn)胖欣鄯e電荷，以及排放電荷。也就是說，浮動?xùn)判头且资源鎯ζ鞔鎯?shù)據(jù)的機制是取出和寫入要保持在浮動?xùn)胖械碾姾?。具體地，通過在其中形成溝道形成區(qū)的半導(dǎo)體層和控制柵之間施加高壓，將電荷注入浮動?xùn)呕蛘邚母訓(xùn)懦槌?。對于這樣的非易失性存儲器，已經(jīng)開發(fā)了一種技術(shù)，在包括絕緣層、玻璃襯底或者塑料襯底的硅晶片上形成半導(dǎo)體存儲器件，也在硅晶片內(nèi)部形成半導(dǎo)體存儲器件。
在專利文獻2中公開了如圖29所示的非易失性存儲器件。圖29的非易失性半導(dǎo)體存儲器件具有在絕緣體1上的由半導(dǎo)體層制成的溝道區(qū)2、源區(qū)7和漏區(qū)8，以及第一絕緣膜3、浮動?xùn)?、第二絕緣膜5、控制柵6、源極電極15、漏極電極11和柵極電極9。源區(qū)7和漏區(qū)8形成得分別通過形成在層間膜13中的接觸孔與源極電極15和漏極電極11接觸。

發(fā)明內(nèi)容
在傳統(tǒng)的如圖29所示的非易失性半導(dǎo)體器件中，在半導(dǎo)體層的厚度不大、層間膜13對半導(dǎo)體層的選擇比不充分的情況下，存在一個問題，那就是，當用干法蝕刻來開接觸孔時，半導(dǎo)體層和層間膜13都被蝕刻，因此增大了接觸電阻值。在使用大尺寸玻璃襯底制造非易失性半導(dǎo)體器件的情況下，接觸電阻值被進一步增大。但是，如果將半導(dǎo)體層的厚度做得大，則進行激光晶化(LC，laser crystallization)時余量變小。在使用SOI襯底的情況下如果將半導(dǎo)體層的厚度做大，則存在一個問題不能抑制源區(qū)和漏區(qū)之間的寄生晶體管，因此不能形成完全耗盡層型的TFT。
在用濕法蝕刻開所述接觸孔的情況下，可以使層間膜對半導(dǎo)體層的選擇比無限制地高。但是，在濕法蝕刻的情況下，不能形成具有大縱橫比的接觸孔，因此難以獲得高集成度。
有一種方法，通過使層間膜較薄來縮短用干法蝕刻開孔的蝕刻時間，從而抑制對半導(dǎo)體層的蝕刻。但是，在使層間膜較薄的情況下，上層布線和柵極電極之間的寄生電容上升，從而電路的驅(qū)動能力可能變差。
鑒于上述問題，本發(fā)明的一個目的是提供一種寫入特性和電荷保持特性優(yōu)越的非易失性半導(dǎo)體存儲器件及其制造方法。
在本發(fā)明的非易失性半導(dǎo)體存儲器件中，在源區(qū)或漏區(qū)和源極或漏極布線之間提供導(dǎo)電層。導(dǎo)電層由形成控制柵電極的同一導(dǎo)電層形成。提供絕緣膜以覆蓋所述導(dǎo)電層，其一個特征在于絕緣膜具有暴露所述導(dǎo)電層的部分表面的接觸孔。形成源極或漏極布線以填充接觸孔。
本發(fā)明的非易失性半導(dǎo)體存儲器件的一個特征包括具有溝道形成區(qū)、源區(qū)和漏區(qū)的半導(dǎo)體層，覆蓋部分源區(qū)、部分漏區(qū)和溝道形成區(qū)的第一絕緣膜，形成在第一絕緣膜上的浮動?xùn)烹姌O，覆蓋浮動?xùn)烹姌O的第二絕緣膜，形成在第二絕緣膜上的控制柵電極，形成在源區(qū)和漏區(qū)上的導(dǎo)電層，形成在第二絕緣膜、控制柵電極和導(dǎo)電層上的第三絕緣膜，以及通過形成在第三絕緣膜中的接觸孔與導(dǎo)電層接觸的源極電極或者漏極電極，其中，源區(qū)或者漏區(qū)與源極電極或者漏極電極通過所述導(dǎo)電層電連接。
本發(fā)明的非易失性半導(dǎo)體存儲器件的另一個特征包括具有溝道形成區(qū)、源區(qū)和漏區(qū)的半導(dǎo)體層，覆蓋部分源區(qū)、部分漏區(qū)和溝道區(qū)的第一絕緣膜，形成在第一絕緣膜上的浮動?xùn)烹姌O，覆蓋浮動?xùn)烹姌O的第二絕緣膜，形成在第二絕緣膜上的控制柵電極，形成在源區(qū)和漏區(qū)上的導(dǎo)電層，形成在第二絕緣膜、控制柵電極和導(dǎo)電層上的第三絕緣膜，以及通過形成在第三絕緣膜中的接觸孔與導(dǎo)電層接觸的源極電極或者漏極電極，其中，源區(qū)或者漏區(qū)與源極電極或者漏極電極通過所述導(dǎo)電層電連接，所述控制柵電極形成為隔著所述第二絕緣膜覆蓋浮動?xùn)烹姌O，所述控制柵電極具有側(cè)壁，該側(cè)壁形成在所述控制柵電極的由浮動?xùn)烹姌O形成的階梯部分中。
本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的另一個特征包括下述步驟在半導(dǎo)體層中形成溝道形成區(qū)、源區(qū)和漏區(qū)，形成第一絕緣膜以覆蓋源區(qū)、漏區(qū)和溝道形成區(qū)，在第一絕緣膜上形成浮動?xùn)烹姌O，形成第二絕緣膜以覆蓋浮動?xùn)烹姌O，通過蝕刻部分第一絕緣膜和部分第二絕緣膜暴露部分源區(qū)和部分漏區(qū)，在第二絕緣膜、暴露的源區(qū)和暴露的漏區(qū)上形成第一導(dǎo)電層，通過蝕刻第一導(dǎo)電層在第二絕緣膜上形成控制柵電極，在暴露的源區(qū)和暴露的漏區(qū)上形成第二導(dǎo)電層，在第二絕緣膜、控制柵電極和第二導(dǎo)電層上形成第三絕緣膜，在第三絕緣膜中開接觸孔以暴露部分第二導(dǎo)電層，以及，在暴露的第二導(dǎo)電層上形成源極電極或者漏極電極。
本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個特征包括下述步驟在半導(dǎo)體層中形成溝道形成區(qū)、源區(qū)和漏區(qū)，形成第一絕緣膜以覆蓋源區(qū)、漏區(qū)和溝道形成區(qū)，在第一絕緣膜上形成浮動?xùn)烹姌O，形成第二絕緣膜以覆蓋浮動?xùn)烹姌O，通過蝕刻部分第一絕緣膜和部分第二絕緣膜暴露部分源區(qū)和部分漏區(qū)，在第二絕緣膜、暴露的源區(qū)和暴露的漏區(qū)上形成第一導(dǎo)電層，在第一導(dǎo)電層上形成第三絕緣膜，通過蝕刻第三絕緣膜在浮動?xùn)烹姌O產(chǎn)生的階梯部分中形成側(cè)壁，通過蝕刻第一導(dǎo)電層在第二絕緣膜上形成控制柵電極，在暴露的源區(qū)和暴露的漏區(qū)上形成第二導(dǎo)電層，在第二絕緣膜、控制柵電極和第二導(dǎo)電層上形成第四絕緣膜，在第四絕緣膜中開接觸孔以暴露部分第二導(dǎo)電層，以及，在暴露的第二導(dǎo)電層上形成源極電極或者漏極電極。
本發(fā)明的一個特征在于，作為浮動?xùn)烹姌O的材料，使用鍺或者鍺化合物，鍺或者鍺化合物的氧化物，或者鍺或者鍺化合物的氮化物，或者包括鍺或鍺化合物的氧化物，或者包括鍺或者鍺化合物的氮化物。
本發(fā)明的另一個特征在于所述浮動?xùn)烹姌O具有第一浮動?xùn)烹姌O和第二浮動?xùn)烹姌O的疊層結(jié)構(gòu)。
本發(fā)明的另一個特征在于所述第一浮動?xùn)烹姌O設(shè)置在第一絕緣膜一側(cè)，在第一浮動?xùn)烹姌O上設(shè)置寬度比第一浮動?xùn)烹姌O小的第二浮動?xùn)烹姌O。
本發(fā)明的另一個特征在于，作為第一浮動?xùn)烹姌O的材料，使用鍺或者鍺化合物，鍺或者鍺化合物的氧化物，或者鍺或者鍺化合物的氮化物，或者包括鍺或鍺化合物的氧化物，或者包括鍺或者鍺化合物的氮化物。作為第二浮動?xùn)烹姌O的材料，使用硅或者硅化合物。
當在源區(qū)或漏區(qū)和源極布線或漏極布線之間提供導(dǎo)電層時，通過蝕刻絕緣層形成接觸孔，蝕刻不抵達半導(dǎo)體層，因此可以防止增大接觸電阻值。因此，可以制造出能夠以低電壓進行高效率的寫入，并具有有利的電荷保持特性的非易失性半導(dǎo)體存儲器件。
由于在源區(qū)或漏區(qū)和源極布線或漏極布線之間提供的半導(dǎo)體層是使用控制柵電極材料形成的，可以制造具有優(yōu)越特性的非易失性半導(dǎo)體存儲器件而不損失生產(chǎn)率。由于可以用控制柵電極的同一步驟制造導(dǎo)電層，可以制造能夠以低電壓進行高效寫入并具有有利的電荷保持特性的非易失性半導(dǎo)體存儲器件，同時不會給制造設(shè)備造成負擔(dān)。


圖1是用于說明與本發(fā)明相關(guān)的非易失性半導(dǎo)體存儲器件的主要結(jié)構(gòu)的剖面圖；圖2A到2D的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖3A到3E的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖4的視圖用于說明等離子體處理設(shè)備的結(jié)構(gòu)；圖5是非易失性存儲單元陣列的等效電路的一個例子的電路圖；圖6是NOR型非易失性存儲單元陣列的等效電路的一個例子的電路圖；圖7是NAND型非易失性存儲單元陣列的等效電路的一個例子的電路圖；圖8A和8B的示意圖分別圖示了NAND型非易失性存儲器的寫操作；圖9A和9B的示意圖分別圖示了NAND型非易失性存儲器的擦除操作和讀操作；圖10的示意示了非易失性半導(dǎo)體存儲器件的電路框圖的一個例子；圖11是用于說明與本發(fā)明相關(guān)的非易失性半導(dǎo)體存儲器件的主要結(jié)構(gòu)的剖面圖；圖12A到12E的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖13A到13C的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖14A和14B是分別用于說明與本發(fā)明相關(guān)的非易失性半導(dǎo)體存儲器件的主要結(jié)構(gòu)的剖面圖；
圖15A到15D的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖16A到16B的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖17A和17B的視圖分別圖示了本發(fā)明的非易失性半導(dǎo)體存儲器件的頂面的一個例子；圖18A和18B的視圖分別圖示了本發(fā)明的非易失性半導(dǎo)體存儲器件的頂面的一個例子；圖19A和19B的視圖分別圖示了本發(fā)明的非易失性半導(dǎo)體存儲器件的頂面的一個例子；圖20A到20C的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖21A到21C的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖22A到22B的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖23A到23B的視圖分別圖示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖24的視示了本發(fā)明的制造非易失性半導(dǎo)體存儲器件的方法的一個例子；圖25的視示了本發(fā)明的非易失性半導(dǎo)體存儲器件的頂面的一個例子；圖26A和26B的視示了本發(fā)明的非易失性半導(dǎo)體存儲器件的一個例子；圖27A到27C的視圖分別圖示了本發(fā)明的非易失性半導(dǎo)體存儲器件的使用方式的一個例子；圖28A到28E的視圖分別圖示了本發(fā)明的非易失性半導(dǎo)體存儲器件的使用方式的一個例子；圖29的視圖說明了傳統(tǒng)的非易失性半導(dǎo)體存儲器件的結(jié)構(gòu)。
具體實施例方式
下面結(jié)合

本發(fā)明的實施方式。但是，本領(lǐng)域的普通技術(shù)人員容易理解，本發(fā)明可以具有各種變化和修改，除非這樣的變化和修改偏離本發(fā)明的內(nèi)容和范圍。因此，不應(yīng)將本發(fā)明解釋為受限于下面對實施方式的描述。應(yīng)當注意，在下面本發(fā)明所描述的結(jié)構(gòu)中，在所有的附圖中相同的附圖標記表示相同的部分。應(yīng)注意，下面所說明的實施方式1到3和實施例1到3在使用時可以相互自由組合。
(實施方式1)圖1的剖面圖說明了與本發(fā)明相關(guān)的非易失性半導(dǎo)體存儲器件的主要結(jié)構(gòu)。圖1尤其圖示了非易失性存儲元件的主要部分。
在圖1中，附圖標記10表示襯底，12是基礎(chǔ)絕緣膜，14是半導(dǎo)體層，29是溝道形成區(qū)，18a和18b是源區(qū)或漏區(qū)，16是第一絕緣膜(也稱為隧道絕緣膜)，20是浮動?xùn)烹姌O，22是第二絕緣膜(也稱為控制絕緣膜)，24是控制柵電極，26a和26b是導(dǎo)電層，28a和28b是通過導(dǎo)電層26a和26b電連接到源區(qū)或漏區(qū)18a和18b的源極電極或漏極電極，28c是電連接到控制柵電極的柵極布線，27是用于鈍化作用的絕緣膜。
在圖1所示的結(jié)構(gòu)中，基礎(chǔ)絕緣膜12形成在襯底10上，具有源區(qū)或漏區(qū)18a和18b以及溝道形成區(qū)29的半導(dǎo)體層14形成在基礎(chǔ)絕緣膜12上。第一絕緣膜16和導(dǎo)電層26a和26b形成在半導(dǎo)體層14上。浮動?xùn)烹姌O20形成在第一絕緣膜16上，第二絕緣膜22形成在浮動?xùn)烹姌O20和第一絕緣膜16上，控制柵電極24形成在第二絕緣膜22上。源極或者漏極電極28a和28b分別通過形成在絕緣膜27中的接觸孔電連接到源區(qū)或漏區(qū)18a和18b。柵極布線28c通過形成在絕緣膜27中的接觸孔電連接到控制柵電極24。應(yīng)注意，源極或漏極電極28a和28b和源區(qū)或漏區(qū)18a和18b分別通過導(dǎo)電層26a和26b電連接。另外，可以在絕緣膜27上形成用于平面化的絕緣膜。
下面說明圖1所示的非易失性存儲元件的制造方法。
首先，在具有絕緣表面的襯底10上形成半導(dǎo)體層14(圖2A)?？梢栽谝r底10和半導(dǎo)體層14之間提供基礎(chǔ)絕緣膜12(圖2A)。該基礎(chǔ)絕緣膜12可以被合適地設(shè)置為用于防止雜質(zhì)比如堿金屬從襯底10擴散到半導(dǎo)體層14中而污染半導(dǎo)體層14的阻擋層。
作為具有絕緣表面的襯底10，可以使用玻璃襯底、石英襯底、藍寶石襯底、陶瓷襯底、在表面上具有絕緣膜的金屬襯底等。
基礎(chǔ)絕緣膜12的形成使用諸如氧化硅、氮化硅、氮氧化硅(SiOxNy)(x＞y)或者氧化氮化硅(silicon nitride oxide(SiNxOy))(x＞y)這樣的絕緣材料，使用CVD方法、濺射方法等方法。例如，在基礎(chǔ)絕緣膜12具有雙層結(jié)構(gòu)的情況下，可以形成氧化氮化硅膜作為第一層的絕緣膜，并可以形成氮氧化硅膜作為第二層的絕緣膜。或者，可以形成氮化硅膜作為第一層的絕緣膜，并可以形成氧化硅膜作為第二層的絕緣膜。
作為半導(dǎo)體層14，優(yōu)選使用用單晶半導(dǎo)體或者多晶半導(dǎo)體形成的半導(dǎo)體層。例如，在將用濺射法、等離子體CVD法或者低壓CVD法在襯底10的整個表面上形成的半導(dǎo)體層晶化之后，對該半導(dǎo)體層進行選擇性蝕刻，從而形成半導(dǎo)體層14。換句話說，優(yōu)選地，在絕緣表面上形成島狀的半導(dǎo)體層以用于元件隔離，使用所述半導(dǎo)體層形成一個或者多個非易失性存儲元件。作為半導(dǎo)體材料，優(yōu)選硅，另外也可以使用硅鍺半導(dǎo)體。作為半導(dǎo)體層的晶化方法，可以采用激光晶化方法，熱處理晶化方法(使用快速熱退火(rapid thermal annealing，RTA)或者退火爐)，使用金屬元素促進晶化的晶化方法，或者將上述方法組合起來的方法。也可以不使用這樣的薄膜工藝，而使用所謂的SOI(絕緣體上硅)襯底，其中，在絕緣表面上形成單晶半導(dǎo)體層。
這樣，在絕緣表面上形成的半導(dǎo)體層單獨地形成為具有島狀，從而，即使在同一襯底上形成存儲元件陣列和外圍電路，也能有效隔離元件。換句話說，即使在同一襯底上形成需要在大于或等于10V、小于或等于20V的電壓進行寫入和擦除的存儲元件陣列以及主要通過電壓大于或等于3V、小于或等于7V的操作控制數(shù)據(jù)和指令的輸入輸出的外圍電路，也能防止由于施加給每一個元件的電壓之間的差而產(chǎn)生相互干擾。
接下來，在半導(dǎo)體層14的表面上形成第一絕緣膜16(圖2B)。用氧化硅形成第一絕緣膜16，或者第一絕緣膜16具有氧化硅和氮化硅的疊層結(jié)構(gòu)?？梢杂玫入x子體CVD法或者低壓CVD法進行絕緣膜的淀積來形成第一絕緣膜16，但是，優(yōu)選用等離子體處理進行固相氧化或者固相氮化來形成第一絕緣膜16。這是因為，通過等離子體處理氧化或者氮化半導(dǎo)體層(一般是硅層)來形成的絕緣膜致密而具有高電介質(zhì)強度電壓，并具有優(yōu)異的可靠性。由于第一絕緣膜16用作用于向浮動?xùn)烹姌O20中注入電荷的隧道絕緣膜，第一絕緣膜16優(yōu)選具有這樣的強度。第一絕緣膜16優(yōu)選形成為具有大于或等于8nm、小于或等于20nm的厚度，更為優(yōu)選地是大于或等于8nm、小于或等于10nm。例如，在柵極長度為600nm的情況下，可以將第一絕緣膜16形成為具有大于或等于8nm、小于或等于10nm的厚度。
作為通過等離子體處理進行的固相氧化處理或者固相氮化處理，優(yōu)選使用微波(一般是2.45GHz)激發(fā)的等離子體，其中，電子密度大于或等于1×1011cm-3、小于或等于1×1013cm-3，電子溫度大于或等于0.5eV、小于或等于1.5eV。在溫度小于或等于500攝氏度的固相氧化處理或者固相氮化處理中，可以形成致密的絕緣膜，獲得切合實際的響應(yīng)速度。
在通過該等離子體處理氧化半導(dǎo)體層14的表面的情況下，在氧氛圍中進行等離子體處理。作為氧氛圍，可以是，例如包括氧氣(O2)和稀有氣體的氣氛；包括一氧化二氮(N2O)和稀有氣體的氣氛；包括氧氣、氫氣(H2)和稀有氣體的氣氛；或者包括一氧化二氮、氫氣和稀有氣體的氣氛。作為稀有氣體，包括He、Ne、Ar、Kr和Xe中的至少一種。在用等離子體處理氮化半導(dǎo)體層14的表面的情況下，在氮氛圍中進行等離子體處理。作為氮氛圍，有例如包括氮氣(N2)和稀有氣體的氣氛；包括氮氣、氫氣和稀有氣體的氣氛；或者包括NH3和稀有氣體的氣氛。作為稀有氣體，包括He、Ne、Ar、Kr和Xe中的至少一種。在該實施方式中，作為稀有氣體，例如可以使用Ar。另外，也可以使用混合有Ar和Kr的氣體。
圖4圖示了用于進行等離子體處理的設(shè)備的結(jié)構(gòu)示例。該等離子體處理設(shè)備具有用于安放襯底10的支承基座88，用于引入氣體的氣體供應(yīng)部分84，連接到真空泵用于排出氣體的排出口86，天線80，電介質(zhì)板82，以及提供用于生成等離子體的微波的微波源部分92。另外，所述支承基座88設(shè)有溫度控制部分90，從而可以控制襯底10的溫度。
下面說明等離子體處理。應(yīng)注意，等離子體處理包括對半導(dǎo)體層、絕緣膜和導(dǎo)電層的氧化處理、氮化處理、氮氧化處理、氫化處理以及表面改性處理(表面處理，surface modifying treatment)。對于所述處理，可以根據(jù)處理的目的選擇從氣體供應(yīng)部分84供應(yīng)的氣體。
可以如下所述執(zhí)行氧化處理或者氮化處理。首先，使處理室成為真空，從氣體供應(yīng)部分84引入用于等離子體處理的包括氧或者氮的氣體。在室溫加熱襯底10，或者由溫度控制部分90在大于或等于100攝氏度、小于或等于550攝氏度的溫度加熱。襯底10和電介質(zhì)板82之間的距離大約大于或等于20nm、小于或等于80nm(優(yōu)選地是大于或等于20nm、小于或等于60nm)。接下來，從微波供應(yīng)部分92向天線80提供微波。微波被從天線80通過電介質(zhì)板82引入處理室，從而生成等離子體94。當通過引入微波進行等離子體激發(fā)時，可以在低電子溫度(小于或等于3eV，優(yōu)選地小于或等于1.5eV)生成高電子密度(大于或等于1×1011cm-3)的等離子體。利用高密度等離子體產(chǎn)生的氧自由基(oxygen radical)(有一種情況是包括OH基)和/或氮自由基(nitrogen radical)(有一種情況是包括NH基)，半導(dǎo)體層的表面可以被氧化或者氮化。當將稀有氣體比如氬氣混入用于等離子體處理的氣體時，根據(jù)被激發(fā)的稀有氣體種類，可以高效率地生成氧自由基或者氮自由基。根據(jù)該方法，使用由等離子體高效激發(fā)的活性自由基(active radical)，可以在小于等于500攝氏度的低溫下通過固相反應(yīng)執(zhí)行氧化、氮化或者氮氧化。
在圖2B中，通過等離子體處理形成的有益的第一絕緣膜16的一個例子是疊層結(jié)構(gòu)，其中在氧化氛圍下通過等離子體處理在半導(dǎo)體層14的表面上形成厚度大于或等于8nm、小于或等于10nm的氧化硅層，并在氮氛圍下通過氮等離子體處理氧化硅層的表面以形成氮等離子體處理層。具體地，通過在氧氛圍下進行等離子體處理在半導(dǎo)體層14上形成厚度大于或等于8nm、小于或等于10nm的氧化硅層。然后，在氮氛圍下接著執(zhí)行等離子體處理，從而在氧化硅層的表面上或者在其表面附近提供具有高氮濃度的氮等離子體處理層。應(yīng)注意，所述“表面附近”是從氧化硅層表面算起大約0.5到1.5nm的深度。例如，通過在氮氛圍下進行等離子體處理，在離氧化硅層表面大約1nm的深度，包含的氮的原子百分比為20到50原子％。
在任何情況下，當如上所述使用利用等離子體處理進行的固相氧化處理或者固相氮化處理時，可以獲得絕緣膜，其相當于通過在大約大于或等于950攝氏度、小于或等于1050攝氏度進行加熱而形成的熱氧化物膜。而對于玻璃襯底來說，如果通過熱氧化處理獲得絕緣膜的話，允許的熱氧化處理溫度極限小于或等于700攝氏度。換句話說，對于非易失性存儲元件的隧道絕緣膜來說，可以形成高度可靠的隧道絕緣膜。
隨后，在第一絕緣膜16上形成導(dǎo)電層25(圖2C)。然后，選擇性地蝕刻導(dǎo)電層25以在第一絕緣膜16上形成浮動?xùn)烹姌O20(圖2D)。作為浮動?xùn)烹姌O20，可以使用由從下面的元素中選出的元素組成的膜鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、鉻(Cr)、硅(Si)或者鍺(Ge)；或者所述元素的氮化物組成的膜(一般是氮化鉭膜、氮化鎢膜或者氮化鈦膜)；或者組合有上述元素的合金膜(一般是Mo-W合金或者Mo-Ta合金)；或者是上述元素的硅化物膜(一般是硅化鎢膜、硅化鈦膜、硅化鎳膜)?？梢韵蚬枘ぶ屑尤腚s質(zhì)，比如磷或者硼。所述導(dǎo)電層可以具有單一導(dǎo)電層或者具有兩層或者三層的疊層膜。所述導(dǎo)電層用濺射法或者CVD法形成。
應(yīng)注意，形成浮動?xùn)烹姌O20的半導(dǎo)體材料的帶隙優(yōu)選小于半導(dǎo)體層14的帶隙。使浮動?xùn)烹姌O20的導(dǎo)帶底部的能級低于半導(dǎo)體層14的導(dǎo)帶底部的能級，從而改善載流子(電子)注入特性，并改善電荷保持特性。
另外，形成浮動?xùn)烹姌O20的半導(dǎo)體材料優(yōu)選由電阻率比形成半導(dǎo)體層14的材料低的材料形成。當浮動?xùn)烹姌O20由低電阻率的半導(dǎo)體材料形成，并且在控制柵電極和半導(dǎo)體層之間施加電壓時，所施加的電壓在浮動?xùn)烹姌O的電場中不被分壓，從而可以使電場對半導(dǎo)體層有效地作用。例如，優(yōu)選鍺，因為其電阻率為40到70歐姆厘米。為了降低電阻率，可以向浮動?xùn)烹姌O20中加入n型雜質(zhì)。這樣，用與半導(dǎo)體層14相比帶隙小、電阻率低的材料形成浮動?xùn)烹姌O20，從而可以改善寫入特性。
形成浮動?xùn)烹姌O20的半導(dǎo)體材料優(yōu)選地是這樣的材料第一絕緣層16形成的對浮動?xùn)烹姌O20的電子的勢壘能量變得高于對由第一絕緣層16形成的半導(dǎo)體層14的電子的勢壘能量。這是因為容易從半導(dǎo)體層14向浮動?xùn)烹姌O20注入載流子(電子)，并且防止了電荷從浮動?xùn)烹姌O20消失。
作為滿足這樣的條件的材料，一般使用鍺或者鍺的化合物來形成浮動?xùn)烹姌O20。作為鍺的化合物的典型例子，例如有硅鍺。在這種情況下，優(yōu)選包括相對于硅，鍺的含量大于或等于10原子％。當鍺的濃度小于或等于10原子％時，由于鍺濃度低，帶隙不有效地變小。
浮動?xùn)艖?yīng)用于與本發(fā)明有關(guān)的非易失性半導(dǎo)體存儲器件的目的是積累電荷。但是，也可以使用另一種半導(dǎo)體材料，只要其具有類似的功能即可。例如，可以使用包括鍺的三元化合物半導(dǎo)體。另外，半導(dǎo)體材料可以被氫化。另外，作為具有非易失性存儲元件的電荷積累層的功能的材料，可以用下述材料替代所述半導(dǎo)體材料鍺或者鍺化合物的氧化物，鍺或者鍺化合物的氮化物，含鍺或者鍺化合物的氧化物，或者含鍺或鍺化合物的氮化物。
另外，浮動?xùn)烹姌O20可以具有第一浮動?xùn)烹姌O和第二浮動?xùn)烹姌O的疊層結(jié)構(gòu)。在這種情況下，提供在第一絕緣層16一側(cè)的第一浮動?xùn)烹姌O優(yōu)選為鍺或者鍺化合物形成，提供在第二絕緣層22一側(cè)的第二浮動?xùn)烹姌O優(yōu)選由硅或者硅化合物形成。作為硅化合物，可以使用氮化硅、氧化氮化硅、碳化硅、鍺濃度小于10原子％的硅鍺、金屬氮化物、金屬氧化物或者類似材料。硅或者硅化合物比鍺或者鍺化合物具有更大的能隙。這樣，形成第二浮動?xùn)烹姌O的材料具有比第一浮動?xùn)烹姌O更大的帶隙，從而可以防止在浮動?xùn)胖欣鄯e的電荷泄漏到第二絕緣層22一側(cè)。另外，可以使用金屬氮化物或者金屬氧化物形成第二浮動?xùn)烹姌O。作為金屬氮化物，可以使用氮化鉭、氮化鎢、氮化鉬、氮化鈦等。作為金屬氧化物，可以使用氧化鉭、氧化鈦、氧化錫等。
在任何情況下，當由硅或者硅化合物、金屬氮化物或者金屬氧化物形成的上述第二浮動?xùn)烹姌O被設(shè)置在由鍺或者鍺化合物形成的第一浮動?xùn)烹姌O的上層一側(cè)時，第二浮動?xùn)烹姌O可以用作阻擋層，在制造工藝中用作防水或者耐化學(xué)品的目的。因此，可以容易地在光刻步驟、蝕刻步驟和清洗步驟中操縱襯底，提高生產(chǎn)率。換句話說，可以容易地加工浮動?xùn)?。但是，第一浮動?xùn)烹姌O和第二浮動?xùn)烹姌O的材料不限于上述。浮動?xùn)烹姌O可以具有兩層或者更多層的疊層結(jié)構(gòu)。
接下來，用浮動?xùn)烹姌O20作為掩模，將雜質(zhì)元素引入半導(dǎo)體層14中，從而形成源區(qū)或漏區(qū)18a和18b(見圖2D)。作為雜質(zhì)元素，使用賦予n型導(dǎo)電性的雜質(zhì)元素或者賦予p型導(dǎo)電性的雜質(zhì)元素。作為表現(xiàn)出n型導(dǎo)電性的雜質(zhì)元素，可以使用磷(P)、砷(As)等。作為表現(xiàn)出p型導(dǎo)電性的雜質(zhì)元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。例如，在使用硼作為p型雜質(zhì)的情況下，將硼添加到大于或等于5×1015個原子每立方厘米、小于或等于1×1016個原子每立方厘米的濃度。這是為了控制晶體管的閾值電壓，當硼添加到溝道形成區(qū)29時，晶體管的工作有效率。溝道形成區(qū)29形成在下面描述的浮動?xùn)烹姌O20的下面，其位置在半導(dǎo)體層14中一對源區(qū)或漏區(qū)18a和18b之間。
接下來，在浮動?xùn)烹姌O20上形成第二絕緣膜22(圖3A)。用低壓CVD法、等離子體CVD法等形成第二絕緣膜22，以具有由下述材料形成的一層或者多層氧化硅、氮氧化硅(SiOxNy)(x＞y)、氮化硅(SiNx)、氧化氮化硅(silicon nitride oxide(SiNxOy))(x＞y)、氧化鋁(AlxOy)、HfOx、TaOx等。第二絕緣膜22被形成為具有大于或等于20nm、小于或等于60nm的厚度，該厚度優(yōu)選大于或等于30nm、小于或等于40nm。例如，可以使用疊層膜，其中，形成厚度8nm的氧化硅層，在其上形成厚度2nm的氮化硅層，在其上形成厚度30nm的氮氧化硅膜。另外，可以對浮動?xùn)烹姌O20進行等離子體處理，其表面可以經(jīng)過氮化處理，從而可以形成氮化物膜。在任何情況下，當?shù)谝唤^緣膜16和第二絕緣膜22中的一個或者二者都具有與浮動?xùn)烹姌O20接觸的氮化物膜或者在一側(cè)經(jīng)過氮化處理的層時，可以防止浮動?xùn)?0的氧化。
然后，選擇性蝕刻和去除第一絕緣膜16和第二絕緣膜22，使得暴露源區(qū)或漏區(qū)18a和18b的部分表面(圖3B)。在半導(dǎo)體層14上形成抗蝕劑316以覆蓋浮動?xùn)烹姌O20的上述部分以及源區(qū)或漏區(qū)18a和18b的一部分。之后，通過蝕刻去除第一絕緣膜16和第二絕緣膜22以暴露源區(qū)或漏區(qū)18a和18b的所述部分。
隨后，在第二絕緣膜22和源區(qū)或漏區(qū)18a和18b上形成導(dǎo)電層19(圖3C)。選擇性蝕刻和去除導(dǎo)電層19，使其在半導(dǎo)體層14的上述部分部分地留下。這樣，在溝道形成區(qū)29上形成控制柵電極24，在源區(qū)或漏區(qū)18a和18b上形成第一導(dǎo)電層26a和26b(圖3D)?？刂茤烹姌O24和第一導(dǎo)電層26a和26b優(yōu)選由選自下述元素的金屬形成鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鉻(Cr)、鈮(Nb)等，或者包含上述金屬作為主要成分的合金材料或者化合物材料。另外，可以使用添加了雜質(zhì)元素比如磷的多晶硅。另外，控制柵電極24可以形成為具有一層或者包括使用上述金屬的金屬氮化物層24a和金屬層24b的多層的疊層結(jié)構(gòu)。作為金屬氮化物，可以使用氮化鎢、氮化鉬或者氮化鈦。通過提供金屬氮化物層24a，可以提高金屬層24b的附著性，可以防止剝離。由于金屬氮化物比如氮化鉭具有高功函數(shù)，由于與第二絕緣膜22的疊加效應(yīng)(協(xié)同效應(yīng)，synergistic effect)，可以增大第一絕緣膜16的厚度。應(yīng)注意，導(dǎo)電層26a和26b可以形成為覆蓋第一絕緣膜16或者第二絕緣膜22的一部分。
然后，在控制柵電極24和第一導(dǎo)電層26a和26b上形成具有接觸孔315的第三絕緣膜27(圖3E)。可以用CVD法、濺射方法等提供第三絕緣膜27，使之具有單層的下述絕緣膜或者下述絕緣膜的疊層結(jié)構(gòu)含氧或者含氮的絕緣膜，比如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或者氧化氮化硅(silicon nitrideoxide(SiNxOy))(x＞y)膜，含碳的膜，比如DLC(diamond like carbon，類金剛石碳，金剛石狀碳)膜，有機材料比如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯酚(polyvinyl phenol)、苯并環(huán)丁烯(benzocyclobutene)或者丙烯酸樹脂(acrylic)，或者硅氧烷材料，比如硅氧烷樹脂。應(yīng)注意，硅氧烷材料對應(yīng)于具有Si-O-Si鍵的材料。硅氧烷具有硅(Si)氧(O)鍵的骨架結(jié)構(gòu)。作為取代基，使用至少包括氫的有機基團(例如烴基或者芳烴)。作為取代基，也可以使用氟基(fluoro group)?；蛘?，至少包括氫和氟基的有機基團可以用作取代基。
通過在第三絕緣膜27上形成抗蝕劑掩模并執(zhí)行干法蝕刻來形成接觸孔315，使得暴露部分導(dǎo)電層26a和26b。在該實施方式中，在源區(qū)或漏區(qū)18a和18b上提供導(dǎo)電層26a和26b，因此，在進行蝕刻以形成接觸孔315的情況下，蝕刻不進行到用作源區(qū)或漏區(qū)的半導(dǎo)體層。
接下來，形成源極或漏極電極(第二導(dǎo)電層)28a和28b，使其分別通過形成在第三絕緣膜27中的接觸孔與第一導(dǎo)電層26a和26b接觸(圖3E)。另外，形成柵極布線28c，使其與控制柵電極24接觸。源區(qū)或漏區(qū)18a和18b分別通過第一導(dǎo)電層26a和26b電連接到源極或漏極電極28a和28b。作為源極或漏極電極28a和28b和柵極布線28c，可以用選自下列元素的元素或者包含選自下列元素的元素作為主要成分的合金材料或者化合物材料用CVD法或者濺射法等形成單層或者疊層膜鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)或硅(Si)。然后，蝕刻所述單層或者疊層膜，形成源極或漏極電極28a和28b和柵極布線28c。含鋁作為主要成分的合金材料例如對應(yīng)于含有鋁作為主要成分以及鎳的材料，或者含有鋁作為主要成分、鎳以及碳和硅二者之一的合金材料。
源極或漏極電極28a和28b可以具有例如阻擋膜、鋁硅(Al-Si)膜和阻擋膜的疊層結(jié)構(gòu)，或者阻擋膜、鋁硅(Al-Si)膜、氮化鈦(TiN)膜和阻擋膜的疊層結(jié)構(gòu)。應(yīng)注意，所述阻擋膜對應(yīng)于鈦、鈦氮化物、鉬或者鉬氮化物的薄膜。鋁和鋁硅具有低電阻值并且便宜，是源極或漏極電極28a和28b的最優(yōu)材料。當提供上阻擋層和下阻擋層時，可以防止生成鋁或者鋁硅的小丘。通過形成鈦(一種具有高還原性的元素)的阻擋膜，即使在晶體半導(dǎo)體層上形成薄的自然氧化物膜時，所述自然氧化物膜也能被還原，因此能夠形成與晶體半導(dǎo)體層的良好接觸。
在具有如圖1所示的結(jié)構(gòu)的非易失性存儲元件中，在源區(qū)或漏區(qū)18a和18b和源極或漏極電極28a和28b之間提供了導(dǎo)電層26a和26b。當蝕刻第三絕緣膜27時，蝕刻不進行到半導(dǎo)體層，因此可以防止接觸電阻值升高。因此，能夠制造出能夠以低電壓高效率地寫入、具有有利的電荷保持特性的存儲器。
使用這樣的非易失性存儲元件，可以獲得各種類型的非易失性半導(dǎo)體存儲器件。圖5圖示了非易失性存儲單元陣列的等效電路的一個例子。存儲1比特的信息的存儲單元MS01包括選擇晶體管S01和非易失性存儲元件M01。非易失性存儲元件M01是具有如圖1所示結(jié)構(gòu)的存儲元件。在圖5中，每一個非易失性存儲元件M01到M03以及M11到M13具有如圖1所示的結(jié)構(gòu)。非易失性存儲元件M01到M03以及M11到M13分別由選擇晶體管S01到S03以及S11到S13控制。非易失性存儲元件或者選擇晶體管的數(shù)量不限于圖5所示。
選擇晶體管S01串聯(lián)在位線BL0和非易失性存儲元件M01之間，其柵極連接到字線WL1。非易失性存儲元件M01的柵極連接到字線WL11。當數(shù)據(jù)寫入非易失性存儲元件M01時，在H電平被施加到字線WL1和位線BL0，L電平被施加到位線BL1的條件下，高電壓被施加給字線WL11。結(jié)果，電荷被積累在浮動?xùn)胖校瑪?shù)據(jù)可以被寫入非易失性存儲元件。當擦除數(shù)據(jù)時，在H電平被施加到字線WL1和位線BL0的條件下向字線WL11施加負極性的高電壓。
在該存儲單元MS01中，用分別在絕緣表面上形成島狀的半導(dǎo)體層30和32分別形成選擇晶體管S01和非易失性存儲元件M01，從而可以防止來自其它選擇晶體管或者非易失性存儲元件的干擾，而不用特別地提供元件隔離區(qū)。另外，存儲單元MS01中的選擇晶體管S01和非易失性存儲元件M01都是n溝道型。因此，選擇晶體管S01和非易失性存儲元件M01都形成在被分隔而具有島狀的一個半導(dǎo)體層中，從而可以省略連接這兩個元件的布線。
圖6圖示了非易失性存儲元件直接連接到位線的NOR型等效電路。提供存儲單元陣列，使得字線WL和位線BL相互交叉，非易失性存儲元件布置在每一個交叉點上。在NOR型中，每一個非易失性存儲元件的漏極連接到位線BL。每一個非易失性存儲元件的源極共同連接到源極線SL。
同樣，在這種情況下，在存儲單元MS01中，使用分別在絕緣表面上形成為島狀的半導(dǎo)體層32形成非易失性存儲元件M01，從而可以防止其它非易失性存儲元件的干擾，而不用特別地提供元件隔離區(qū)。另外，多個非易失性存儲元件(例如圖6所示的非易失性存儲元件M01到M23)被認為是一個模塊，使用被分隔為島狀的一個半導(dǎo)體層形成這些非易失性存儲元件，從而可以按塊單元執(zhí)行擦除操作。
例如，NOR型的操作過程如下。當寫入數(shù)據(jù)時，在源極線SL被設(shè)定為0V，對應(yīng)于數(shù)據(jù)“0”和數(shù)據(jù)“1”的電位被施加給位線BL的條件下，向被選擇用于寫入數(shù)據(jù)的字線WL施加高電壓。例如，針對“0”和“1”的H電平和L電平的電位被分別施加給位線BL。在被施加H電平以寫入“0”數(shù)據(jù)的非易失性存儲元件中，在漏極的附近產(chǎn)生熱電子，熱電子被注入浮動?xùn)?。在?”數(shù)據(jù)的情況下，不產(chǎn)生這樣的電子注入。
在被賦予“0”數(shù)據(jù)的存儲單元中，由在漏極和源極直接的水平方向的強電場在漏極附近產(chǎn)生熱電子，熱電子被注入浮動?xùn)拧Ｓ纱丝芍?，通過向浮動?xùn)抛⑷腚娮佣归撝惦妷鹤兏叩臓顟B(tài)為“0”。在“1”數(shù)據(jù)的情況下，不產(chǎn)生熱電子，保持了沒有電子注入浮動?xùn)诺拈撝惦妷旱偷臓顟B(tài)，也就是擦除狀態(tài)。
當擦除數(shù)據(jù)時，大約10V的正電壓被施加給源極線SL，位線BL保持為浮動狀態(tài)。然后，對字線施加負極性的高電壓(負極性的高電壓被施加給控制柵)，電子被從浮動?xùn)懦槌?。由此可知，獲得了數(shù)據(jù)“1”的擦除狀態(tài)。
數(shù)據(jù)的讀出如下執(zhí)行將源極線SL設(shè)為0V，將位線BL設(shè)為大約0.8V，向選定的字線WL施加讀出電壓，該讀出電壓被設(shè)定為數(shù)據(jù)“0”和“1”的閾值的中間值；由連接到位線BL的讀出放大器判斷是否存在從非易失性存儲元件抽出的電流。
圖7圖示了NAND型存儲單元陣列的等效電路。其中串聯(lián)多個非易失性存儲元件的NAND單元NS1連接到位線BL。一個存儲區(qū)(存儲塊)BLK包括多個NAND單元。圖7所示的存儲塊BLK1有32個字線(字線WL0到WL31)。位于存儲塊BLK1的同一行的非易失性存儲元件共同連接到與該行對應(yīng)的字線。
在這種情況下，選擇晶體管S1和S2和非易失性存儲元件M0到M31串聯(lián)。這些選擇晶體管和非易失性存儲元件可以認為是一個單元，用一個半導(dǎo)體層34共同形成。因此，可以省略連接非易失性存儲元件的布線，可以實現(xiàn)高集成度。另外，能夠容易地進行與相鄰NAND單元的分隔。選擇晶體管S1和S2的半導(dǎo)體層36和NAND單元的半導(dǎo)體層38可以分別地形成。當進行從非易失性存儲元件M0到M31的每一個浮動?xùn)懦槌鲭姾傻牟脸僮鲿r，可以用NAND單元的一個單元進行擦除操作。另外，可以用一個半導(dǎo)體層40形成共同連接到一個字線的非易失性存儲元件(例如在M30行的非易失性存儲元件)。
在NAND單元NS1處于擦除狀態(tài)(也就是，NAND單元NS1的每一個非易失性存儲元件的閾值處于負電壓狀態(tài))之后進行寫入操作。從源極線SL一側(cè)的存儲元件M0開始順序執(zhí)行寫入。在以向存儲元件M0寫入為例子的情況下，寫入操作的概要如下所述。
在圖8A中，當進行“0”寫入時，例如Vcc(電源電壓)被施加到選擇柵極線SG2，以導(dǎo)通選擇晶體管S2，同時，將位線BL0設(shè)為0V(地電壓)。選擇柵極線SG1被設(shè)為0V，選擇晶體管S1被關(guān)斷。接下來，對存儲單元MS0的字線WL0施加高電壓Vpgm(大約20V)，對其它字線施加中電壓Vpass(大約10V)。由于位線BL的電壓為0V，被選擇的存儲單元MS0的溝道形成區(qū)的電位變?yōu)?V。字線WL0和溝道形成區(qū)之間的電位差較大，從而，如上所述，通過F-N隧道電流，電子被注入存儲單元MS0的浮動?xùn)?。由此，存儲單元MS0的閾值電壓變?yōu)檎隣顟B(tài)(“0”被寫入的狀態(tài))。
另一方面，當進行“1”的寫入時，如圖8B所示，向位線BL施加例如Vcc(電源電壓)。由于選擇柵極線SG2的電壓為Vcc，當該電壓對于選擇晶體管S2的閾值電壓Vth變?yōu)閂cc減去Vth(Vcc-Vth)時，選擇晶體管S2被關(guān)斷。因此，存儲單元MS0的溝道形成區(qū)變?yōu)楦訝顟B(tài)。接下來，當對字線WL0施加高電壓Vpgm(20V)、對其它字線施加中電壓Vpass(10V)時，通過每一個字線和溝道形成區(qū)的電容耦合，溝道形成區(qū)的電壓從Vcc-Vth升高到例如大約8V。由于溝道形成區(qū)的電壓升高到高電壓，字線WL0和溝道形成區(qū)之間的電位差較小，這不同于“0”寫入的情況。因此，在存儲單元MS0的浮動?xùn)胖胁划a(chǎn)生F-N隧道電流的電子注入。因此，存儲單元MS1的閾值保持在負狀態(tài)(“1”被寫入的狀態(tài))。
當進行擦除操作時，如圖9A所示，對選定的存儲塊中所有的字線施加負極性的高電壓(Vers)。位線Bl和源極線SL要處于浮動狀態(tài)。由此，該存儲塊的所有存儲單元中的浮動?xùn)胖械碾娮油ㄟ^隧道電流被放電到半導(dǎo)體層中。結(jié)果，存儲單元的閾值電壓移動到負方向。
在如圖9B所示的讀操作中，電壓Vr(例如0V)被施加到選定要讀的存儲單元MS0的字線WL0上，用于進行讀操作的中電壓Vread被施加到未被選擇的存儲單元的字線WL1到WL31以及選擇柵極線SG1和SG2上，該電壓稍高于電源電壓。換句話說，選擇存儲元件之外的存儲元件用作轉(zhuǎn)移晶體管(transfer transistor)，如圖9A和9B所示。由此，檢測到選定要讀取的存儲單元MS0中是否有電流流動。也就是，在存儲單元MS0中存儲的數(shù)據(jù)為“0”的情況下，存儲單元MS0關(guān)斷，位線BL不放電。另一方面，在數(shù)據(jù)為“1”的情況下，存儲單元MS0導(dǎo)通，位線BL放電。
圖10圖示了非易失性半導(dǎo)體存儲器件的電路框圖的一個例子。在該非易失性半導(dǎo)體存儲器件中，在同一襯底上形成存儲單元陣列52和外圍電路54。存儲單元陣列52具有如圖5、6或7所示的結(jié)構(gòu)。外圍電路54具有如下所述的結(jié)構(gòu)。
在存儲單元陣列52的外圍提供用于選擇字線的行解碼器62和用于選擇位線的列解碼器64。地址通過地址緩沖器56傳輸?shù)娇刂齐娐?8，內(nèi)部行地址信號和內(nèi)部列地址信號被分別傳輸?shù)叫薪獯a器62和列解碼器64。
為了寫入和擦除數(shù)據(jù)，使用升高電源電壓的電壓。因此，提供由控制電路58對應(yīng)于操作模式而控制的升壓電路60。升壓電路60的輸出通過行解碼器62和列解碼器64被提供給字線WL或者位線BL。在讀出放大器66中，輸入從列解碼器64輸出的數(shù)據(jù)。讀出放大器66讀出的數(shù)據(jù)被保持在數(shù)據(jù)緩沖器68中，在控制電路58的控制下被隨機訪問，并通過數(shù)據(jù)輸入輸出緩沖器70輸出。寫入數(shù)據(jù)通過數(shù)據(jù)輸入輸出緩沖器70在數(shù)據(jù)緩沖器68中保持一次，并在控制電路58的控制下傳輸?shù)搅薪獯a器64。
如上所述，在非易失性半導(dǎo)體存儲器件的存儲單元陣列52中，需要使用不同于電源電位的電位。因此，希望存儲單元陣列52和外圍電路54之間至少一個間隔是電絕緣的。在這種情況下，使用如下面的實施方式所述形成在絕緣表面上的半導(dǎo)體層形成非易失性存儲元件和外圍電路的晶體管，從而容易地進行絕緣。這樣，可以獲得具有低能耗、故障少的非易失性半導(dǎo)體存儲器件。
(實施方式2)在此實施方式中，將說明結(jié)構(gòu)不同于圖1所示的非易失性存儲元件的結(jié)構(gòu)的非易失性存儲元件的制造方法。在此實施方式中，將說明如圖11所示的非易失性存儲元件。在圖11所示的非易失性存儲元件中，控制柵電極24具有側(cè)壁300。
在圖11中，附圖標記10表示襯底；12表示基礎(chǔ)絕緣膜；14表示半導(dǎo)體層；29表示溝道形成區(qū)；18a和18b表示源區(qū)或漏區(qū)；16表示第一絕緣膜(也稱為隧道絕緣膜)；20為浮動?xùn)烹姌O；22為第二絕緣膜(也稱為控制絕緣膜)；24為控制柵電極；300為側(cè)壁；26a和26b為導(dǎo)電層；28a和28b為通過導(dǎo)電層26a和26b連接到源區(qū)或漏區(qū)18a和18b的源極或漏極電極；28c是電連接到控制柵電極的柵極布線；27是用于鈍化的絕緣膜。
作為如圖11所示的結(jié)構(gòu)，在襯底10上形成基礎(chǔ)絕緣膜12，在基礎(chǔ)絕緣膜12上形成具有源區(qū)或漏區(qū)18a和18b以及溝道形成區(qū)29的半導(dǎo)體層14。在半導(dǎo)體層14上形成第一絕緣膜16和導(dǎo)電層26a和26b，在第一絕緣膜16上形成浮動?xùn)烹姌O20，在浮動?xùn)烹姌O20和第一絕緣膜16上形成第二絕緣膜22。在第二絕緣膜22上形成控制柵電極24。控制柵電極24具有側(cè)壁300。另外，在第二絕緣膜22、控制柵電極24和側(cè)壁300上形成絕緣膜27。源極或漏極電極28a和28b分別通過絕緣膜27和導(dǎo)電層26a、26b電連接到源區(qū)或漏區(qū)18a和18b。柵極布線28c通過絕緣膜27中形成的接觸孔電連接到控制柵電極24。應(yīng)注意，源極或漏極電極28a和28b和源區(qū)或漏區(qū)18a和18b通過導(dǎo)電層26a和26b相互電連接。可以在絕緣膜27上形成用于平面化的絕緣膜。
下面結(jié)合圖12A到12E說明如圖11所示的非易失性存儲元件的制造方法。直到在第二絕緣膜22和源區(qū)或漏區(qū)18a和18b上形成導(dǎo)電層19的步驟都與實施方式1中直到圖3C的步驟是類似的。因此省略了其說明。
在導(dǎo)電層19形成在第二絕緣膜22和源區(qū)或漏區(qū)18a和18b上之后，在導(dǎo)電層19上形成用于形成側(cè)壁300的絕緣膜301(圖12A)。作為絕緣膜301，可以使用氧化硅膜、氮氧化硅膜、氧化氮化硅膜等。也可以不使用絕緣膜而使用導(dǎo)電層，比如鉭(Ta)膜、鈦(Ti)膜、鉬(Mo)膜或者鎢(W)膜。任何種類的膜都可以使用，只要其在蝕刻控制柵電極時具有一定的蝕刻選擇比，并對階梯形狀具有均勻覆蓋(isotropic coverage)即可。另外，所述膜可以是單層膜或者多層膜。
之后，對絕緣膜301進行各向異性蝕刻。結(jié)果，在由于浮動?xùn)烹姌O20的存在而在導(dǎo)電層19中產(chǎn)生的階梯部分302中以自對準方式形成側(cè)壁300(圖12B)。通過將浮動?xùn)烹姌O20設(shè)為中心，在階梯部分302中形成的側(cè)壁300形成在對稱位置或者大致對稱的位置。兩個側(cè)壁300形成的位置在柵極長度方向都與浮動?xùn)烹姌O20的邊緣部分相隔相同的距離或者大致相同的距離。
接下來，在導(dǎo)電層19上形成抗蝕劑掩模303(圖12C)。使用抗蝕劑掩模303和側(cè)壁300作為掩模蝕刻導(dǎo)電層19，從而可以相對于浮動?xùn)烹姌O20以自對準方式形成控制柵電極24(圖12D)。另外，可以形成導(dǎo)電層26a和26b。然后去除抗蝕劑掩模303。
隨后，在包括第二絕緣膜22、導(dǎo)電層26a和26b、控制柵電極24和側(cè)壁300的整個表面上形成絕緣膜27，然后進行氫化(圖12E)。作為絕緣膜27，可以使用氮化硅膜、氮氧化硅膜、氧化氮化硅膜。在沒有進行前述激活(activation)等的情況下，可以在這個步驟進行熱處理、激光或強光等光照、RAT處理等來激活源區(qū)和漏區(qū)。
然后在絕緣膜27上形成抗蝕劑掩模，使用該抗蝕劑掩模蝕刻絕緣膜27以形成位于源區(qū)或漏區(qū)18a和18b和控制柵電極24上方的接觸孔。
在去除抗蝕劑掩模、形成導(dǎo)電層之后，使用另一個抗蝕劑掩模進行蝕刻以形成源極或漏極電極28a和28b、柵極布線28c以及其它布線(比如源極布線)(圖12E)。這里，以集成的方式形成電極和布線。但是，電極和布線也可以單獨形成，然后相互電連接。作為導(dǎo)電層，可以使用Ti膜、TiN膜、Al膜、Al合金膜，或者組合了上述膜的疊層膜。
這里，電極和布線的走向最好使得其角部在從垂直方向(也就是從俯視圖方向)看襯底10的情況下是圓角形狀。當使角部具有圓角形狀時，可以防止灰塵等留在布線的角部中。因此，可以抑制由于灰塵導(dǎo)致的缺陷，提高成品率。
在上述制造方法中，只在形成源區(qū)或漏區(qū)18a和18b時添加一次n型或p型雜質(zhì)。但是，可以進行多次雜質(zhì)添加，以提供低濃度雜質(zhì)區(qū)(LDD區(qū))。下面將說明具有低濃度雜質(zhì)區(qū)的結(jié)構(gòu)的制造方法。
在形成圖12C所示的結(jié)構(gòu)之后，去除抗蝕劑掩模以獲得具有源區(qū)或漏區(qū)18a和18b、側(cè)壁300、控制柵電極24和導(dǎo)電層26a和26b等的結(jié)構(gòu)，如圖13A所示。接下來，將n型或p型雜質(zhì)添加到具有源區(qū)或漏區(qū)18a和18b的半導(dǎo)體層中(圖13B)。作為n型或p型雜質(zhì)，使用與添加到源區(qū)或漏區(qū)18a和18b的雜質(zhì)產(chǎn)生相同的導(dǎo)電性的雜質(zhì)。因此，對形成控制柵電極24的部分以及成為LDD區(qū)313a和313b的部分不添加雜質(zhì)。另一方面，在不形成控制柵電極24的部分中形成高濃度雜質(zhì)區(qū)314a和314b。高濃度雜質(zhì)區(qū)314a和314b用作源區(qū)或漏區(qū)。
然后，在控制柵電極24、導(dǎo)電層26a和26b等上形成絕緣膜27，以形成源極或漏極電極28a和28b和柵極布線28c，從而完成如圖13C所示的結(jié)構(gòu)。
在此實施方式中，分別在高濃度雜質(zhì)區(qū)314a和314b和源極或漏極電極28a和28b之間提供導(dǎo)電層26a和26b。因此，當蝕刻第三絕緣膜27時，蝕刻不會進行到半導(dǎo)體層，可以防止接觸電阻值升高。因此，可以制造出能夠在低電壓下進行高效率的寫入、并具有有利的電荷保持特性的存儲器。
(實施方式3)在此實施方式中，將結(jié)合圖14A和14B、圖15A到15D以及圖16A和16B說明不同于圖1和11所示結(jié)構(gòu)的非易失性存儲器的結(jié)構(gòu)。
在圖14A所示的非易失性存儲元件中，在半導(dǎo)體層14中提供第一雜質(zhì)區(qū)(源區(qū)或漏區(qū))306a和306b、第二雜質(zhì)區(qū)307a和307b等，浮動?xùn)烹姌O20由第一浮動?xùn)烹姌O20a和第二浮動?xùn)烹姌O20b形成，這都是不同于圖1和圖11所示的結(jié)構(gòu)的地方。
在如圖14A所示的結(jié)構(gòu)中，在襯底10上形成基礎(chǔ)絕緣膜12，在基礎(chǔ)絕緣膜12上形成具有第一雜質(zhì)區(qū)306a和306b、第二雜質(zhì)區(qū)307a和307b和溝道形成區(qū)29的半導(dǎo)體層14。第一絕緣膜16和導(dǎo)電層26a和26b形成在半導(dǎo)體層14上，浮動?xùn)烹姌O20形成在第一絕緣膜16上，第二絕緣膜22形成在浮動?xùn)烹姌O20和第一絕緣膜16上，控制柵電極24形成在第二絕緣膜22上?？刂茤烹姌O24具有側(cè)壁300。另外，絕緣膜27形成在第一絕緣膜22、導(dǎo)電層26a和26b、控制柵電極24和側(cè)壁300上。源極或漏極電極28a和28b分別通過形成在絕緣膜27中的接觸孔電連接到第一雜質(zhì)區(qū)306a和306b。柵極布線28c通過形成在絕緣膜27中的接觸孔電連接到控制柵電極24。應(yīng)注意，源極或漏極電極28a和28b和第一雜質(zhì)區(qū)306a和306b分別通過導(dǎo)電層26a和26b電連接。另外，可以在絕緣膜27上形成用于平面化的絕緣膜。
下面說明如圖14A所示的非易失性存儲元件的制造方法。但是，該制造方法的大部分與實施方式2是重復(fù)的。因此，在這里，將說明不同于實施方式2的步驟，形成浮動?xùn)烹姌O20的步驟和形成第一雜質(zhì)區(qū)的步驟等。
在第一絕緣膜16形成在半導(dǎo)體層14上之后，形成第一導(dǎo)電層19a，在第一導(dǎo)電層19a上形成第二導(dǎo)電層19b(圖15A)。優(yōu)選地，第一導(dǎo)電層19a和第二導(dǎo)電層19b分別用不同的導(dǎo)電材料形成。第一導(dǎo)電層19a優(yōu)選用與第一絕緣膜16具有好的附著性的導(dǎo)電材料形成。例如，優(yōu)選使用氮化鈦(TiN)、氮化鉭(TaN)、鈦(Ti)、鉭(Ta)、鎢(W)、硅(Si)等。另外，第一導(dǎo)電層19a優(yōu)選形成為厚度在大于等于25nm、小于等于35nm的范圍內(nèi)。
第二導(dǎo)電層19b優(yōu)選用具有低電阻率的導(dǎo)電材料形成。例如，優(yōu)選使用金屬，比如鎢(W)、鉬(Mo)、鋁(Al)或銅(Cu)，包含金屬作為主要成分的合金或者金屬化合物等。作為合金，例如有鋁硅合金、鋁釹合金等。作為金屬化合物，例如有氮化鎢等。另外，第二導(dǎo)電層優(yōu)選形成為具有在大于等于100nm、小于等于600nm范圍內(nèi)的厚度。
形成第一導(dǎo)電層19a和第二導(dǎo)電層19b的方法沒有特別的限制?？梢允褂萌魏畏椒?，比如濺射法或者蒸鍍法。
接下來，在第二導(dǎo)電層19b上形成掩模308。然后，蝕刻第一導(dǎo)電層19a和第二導(dǎo)電層19b，以形成第一浮動?xùn)烹姌O20a和第三導(dǎo)電層19c，它們具有這樣的形狀每一個導(dǎo)電層的側(cè)壁相對于導(dǎo)電層的水平面具有梯度(圖15B)。
隨后，用掩模308選擇性蝕刻第三導(dǎo)電層19c，形成第二浮動?xùn)烹姌O20b。此時，第二浮動?xùn)烹姌O20b優(yōu)選在高度各向異性條件下進行蝕刻和處理，使得第二浮動?xùn)烹姌O20b的側(cè)壁垂直于水平面。這樣，在形成于第一絕緣膜16一側(cè)的第一浮動?xùn)烹姌O20a上形成寬度比第一浮動?xùn)烹姌O20a小的第二浮動?xùn)烹姌O20b(也就是柵極長度小)(圖15C)。在此實施方式中，第一浮動?xùn)烹姌O20a和第二浮動?xùn)烹姌O20b的組合稱為浮動?xùn)烹姌O20。
然后，用浮動?xùn)烹姌O20作為掩模添加n型或p型雜質(zhì)，形成第一雜質(zhì)區(qū)306a和306b和第二雜質(zhì)區(qū)307a和307b(圖15D)。第二雜質(zhì)區(qū)307a和307b通過第一浮動?xùn)烹姌O20a成為低濃度雜質(zhì)區(qū)。夾在第二雜質(zhì)區(qū)307a和307b之間的部分成為溝道形成區(qū)29。
在制造了圖15D的結(jié)構(gòu)之后，通過如實施方式2所述的方法形成側(cè)壁300，并形成控制柵電極24和導(dǎo)電層26a和26b。然后，形成絕緣膜27，并形成源極或漏極電極28a和28b和柵極布線28c，從而完成圖14A所示的結(jié)構(gòu)。
盡管在此實施方式中控制柵電極24具有側(cè)壁300，但側(cè)壁并不總是需要提供?？梢允褂萌鐚嵤┓绞?所述沒有提供側(cè)壁的結(jié)構(gòu)。
另外，如圖14B所示，可以使用提供第一雜質(zhì)區(qū)312a和312b、第二雜質(zhì)區(qū)311a和311b以及第三雜質(zhì)區(qū)310a和310b的結(jié)構(gòu)。這里，第一雜質(zhì)區(qū)312a和312b分別用作源區(qū)或漏區(qū)。
在制造了圖15D的結(jié)構(gòu)之后，通過實施方式2所述的方法形成如圖16A所示的第二絕緣膜22，形成側(cè)壁300，并形成控制柵電極24和導(dǎo)電層26a和26b。
接下來添加n型或p型雜質(zhì)。作為n型或p型雜質(zhì)，使用與添加到第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)的雜質(zhì)產(chǎn)生一樣的導(dǎo)電性的雜質(zhì)。在控制柵電極24下方不添加雜質(zhì)，然后就可以形成第一雜質(zhì)區(qū)312a和312b、第二雜質(zhì)區(qū)311a和311b和第三雜質(zhì)區(qū)310a和310b。在這種情況下，第一雜質(zhì)區(qū)312a和312b中所包含的n型或p型雜質(zhì)的濃度高于第二雜質(zhì)區(qū)311a和311b中所包含的n型或p型雜質(zhì)的濃度。第二雜質(zhì)區(qū)311a和311b中所包含的n型或p型雜質(zhì)的濃度高于第三雜質(zhì)區(qū)310a和310b中所包含的n型或p型雜質(zhì)的濃度。
然后，與實施方式1中一樣，在控制柵電極24、導(dǎo)電層26a和26b等上形成絕緣膜27，形成源極或漏極電極28a和28b和柵極布線28c，從而完成如圖16B和圖14B所示的結(jié)構(gòu)。
在此實施方式中，在第一雜質(zhì)區(qū)312a和312b和源極或漏極電極28a和28b之間提供導(dǎo)電層26a和26b。因此，當蝕刻第三絕緣膜27時，蝕刻不會進行到半導(dǎo)體層，從而可以防止接觸電阻值升高。因此，能夠制造出能夠用低電壓進行高效率的寫入、并具有有利的電荷保持特性的存儲器。
下面說明與本發(fā)明有關(guān)的非易失性半導(dǎo)體存儲器件。在下面所描述的本發(fā)明的結(jié)構(gòu)中，在不同的附圖中共同使用表示同一因素的附圖標記，在這種情況下省略重復(fù)的說明。
〔實施例1〕
在此實施例中，將參照

非易失性半導(dǎo)體存儲器件的制造工藝的一個例子。這里，在非易失性半導(dǎo)體存儲器件中，圖示了一種情況，其中，在同一襯底上形成存儲部分所包括的非易失性存儲元件以及對存儲部分等執(zhí)行控制的邏輯部分中所包含的元件比如晶體管。圖5圖示了在此實施例中說明的非易失性半導(dǎo)體存儲器件中的存儲部分的示意圖。
在該實施例所示的存儲部分中，提供多個包括控制晶體管S和非易失性存儲元件M的存儲單元。在圖5中，形成一個存儲單元MS01，包括控制晶體管S01和非易失性存儲元件M01。類似地，形成其它存儲單元，每一個分別包括控制晶體管S02和非易失性存儲元件M02，控制晶體管S03和非易失性存儲元件M03，控制晶體管S11和非易失性存儲元件M11，控制晶體管S12和非易失性存儲元件M12，以及控制晶體管S13和非易失性存儲元件M13。
控制晶體管S01的柵電極連接到字線WL1，源極和漏極之一連接到位線BL0，源極和漏極中的另一個連接到非易失性存儲元件M01的源極或漏極。非易失性存儲元件M01的柵電極連接到字線WL11，源極和漏極之一連接到控制晶體管S01的源極或漏極，源極和漏極中的另一個連接到源極線SL。
由于存儲部分中提供的控制晶體管與邏輯部分中提供的晶體管相比具有更高的驅(qū)動電壓，優(yōu)選將存儲部分中的晶體管和邏輯部分中的晶體管各自的柵極絕緣膜等形成為具有不同的厚度。例如，在要求低驅(qū)動電壓并要求閾值電壓的變化小的情況下，優(yōu)選提供柵極絕緣膜薄的薄膜晶體管。同時，在要求高驅(qū)動電壓并要求柵極絕緣膜具有耐壓特性的情況下，優(yōu)選提供具有厚柵極絕緣膜的薄膜晶體管。
因此，在此實施例中，下面將參照

一種情況其中，對于需要低驅(qū)動電壓并需要閾值電壓變化小的邏輯部分的晶體管，形成厚度小的絕緣膜；對于需要高電壓并需要柵極絕緣膜具有耐壓特性的存儲部分的晶體管，形成厚度大的絕緣膜。圖17A、18A和19A分別圖示了存儲部分中的元件的俯視圖，圖17B、18B和19B分別圖示了邏輯部分中的元件的俯視圖。圖20A到20C、21A到21C、22A和22B、23A和23B以及圖24分別圖示了沿著圖17A和17B、18A和18B以及19A和19B中的線A-B、C-D、E-F和G-H的剖視圖。在所述剖視圖中，A和B以及C和D之間的部分表示在邏輯部分中提供的薄膜晶體管。E和F之間的部分表示在存儲部分中提供的非易失性存儲元件。G和H之間的部分表示在存儲部分中提供的薄膜晶體管。另外，在此實施例中，描述了一種情況其中，在A和B之間提供的薄膜晶體管是p溝道型；在C和D以及G和H之間提供的薄膜晶體管分別是n溝道型；E和F之間提供的非易失性存儲元件的載流子的運動是由電子執(zhí)行的。但是，本發(fā)明的非易失性半導(dǎo)體器件不限于此。
首先，在襯底100上形成島狀半導(dǎo)體層104、106、108和110，半導(dǎo)體層和襯底之間夾有絕緣膜102。分別形成第一絕緣膜112、114、116和118以覆蓋島狀半導(dǎo)體層104、106、108和110(圖20A)。
作為島狀半導(dǎo)體層104、106、108和110，使用含硅(Si)作為主要成分的材料(例如SixGe1-x等)，通過濺射法、LPCVD法、等離子體CVD法等在預(yù)先形成在襯底100上的絕緣膜102上形成無定形半導(dǎo)體層。在無定形半導(dǎo)體層晶化之后，選擇性地進行蝕刻，從而可以提供島狀半導(dǎo)體層104、106、108和110。應(yīng)注意，可以使用下述方法進行無定形半導(dǎo)體層的晶化激光晶化方法、使用RTA或退火爐的熱晶化方法、使用金屬元素促進(promoting)晶化的熱晶化方法，以及組合使用前述方法的方法，等等。
當用激光照射進行半導(dǎo)體層的晶化或者再晶化時，作為激光源，可以使用LD激發(fā)連續(xù)波(CW，continuous wave)激光器(YVO4，二次諧波(波長532nm))。具體地，波長不一定限于二次諧波，但是，從能量效率的角度看，二次諧波優(yōu)于其它更高次諧波。當用CW激光照射半導(dǎo)體層時，半導(dǎo)體層連續(xù)地接收能量，從而，一旦半導(dǎo)體層熔化，熔化狀態(tài)就能持續(xù)。另外，通過掃描CW激光可以移動半導(dǎo)體層的固液界面，形成在沿著該移動方向的方向上較長的晶粒。使用固態(tài)激光器是因為其輸出與氣體激光器等相比比較穩(wěn)定，從而能夠期望獲得穩(wěn)定的處理。不僅可以使用CW激光器，也可以使用重復(fù)頻率為10MHz或者以上的脈沖激光器。在使用具有高重復(fù)頻率的脈沖激光器的情況下，當脈沖間隔短于半導(dǎo)體層熔化之后、熔化的半導(dǎo)體又固化之前的時間時，半導(dǎo)體層就能夠正常地維持熔化狀態(tài)。然后，通過移動固液界面，能夠形成晶粒在一個方向較長的半導(dǎo)體層。也可以使用另一種CW激光器或者重復(fù)頻率為10MHz或者以上的脈沖激光器。例如，作為氣體激光器，例如有Ar激光器、Kr激光器、CO2激光器等。作為固態(tài)激光器，例如有YAG激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、紫翠玉(金綠寶石，alexandrite)激光器、Ti藍寶石激光器、Y2O3激光器、YVO4激光器等。另外，可以使用陶瓷激光器比如YAG激光器、Y2O3激光器、GdVO4激光器或者YVO4激光器。作為金屬蒸汽激光器，可以使用氦鎘激光器等。另外，優(yōu)選在激光振蕩器中進行具有TEM00(單橫模，single transverse mode)的激光的振蕩，因為可以提高線性光束斑在照射表面上的能量均一性。另外，可以使用脈沖受激準分子激光器。
襯底100從下述襯底中選擇玻璃襯底、石英襯底、金屬襯底(例如不銹鋼襯底)、陶瓷襯底或者半導(dǎo)體襯底比如Si襯底。另外，作為塑料襯底，可以使用由聚對苯二甲酸乙二醇酯(PET)、聚萘二酸乙二醇酯(PEN，polyethylene naphthalate，聚萘乙烯)、聚醚砜(polyethersulfone，PES)、丙烯酸樹脂(acrylic)等形成的襯底。
絕緣膜102用CVD法、濺射法等形成，使用諸如氧化硅、氮化硅、氮氧化硅(SiOxNy)(x＞y)或者氧化氮化硅(silicon nitrideoxide(SiNxOy))(x＞y)這樣的絕緣材料。例如，在絕緣膜具有雙層結(jié)構(gòu)的情況下，可以形成氧化氮化硅膜作為第一層絕緣膜，可以形成氮氧化硅膜作為第二層絕緣膜?；蛘?，可以形成氮化硅膜作為第一層絕緣膜，可以形成氧化硅膜作為第二層絕緣膜。如上所述，形成作為阻擋層的絕緣膜102，從而可以防止來自襯底100的堿金屬比如Na或者堿土金屬對形成在襯底上的元件產(chǎn)生不利影響。在用石英作為襯底100的情況下，可以省略絕緣膜102。
通過對半導(dǎo)體層104、106、108和110進行熱處理或者等離子體處理等可以形成第一絕緣膜112、114、116和118。例如，通過高密度等離子體處理對半導(dǎo)體層104、106、108和110進行氧化處理、氮化處理或者氮氧化處理，從而分別在半導(dǎo)體層104、106、108和110上形成是氧化物膜、氮化物膜或者氮氧化物膜的第一絕緣膜112、114、116和118。應(yīng)注意，第一絕緣膜可以用等離子體CVD法或者濺射法形成。
例如，在使用含Si作為主要成分的半導(dǎo)體層作為半導(dǎo)體層104、106、108和110，用高密度等離子體處理進行氧化處理或者氮化處理的情況下，形成氧化硅(SiOx)膜或者氮化硅(SiNx)膜，作為第一絕緣膜112、114、116和118?；蛘?，在用高密度等離子體處理對半導(dǎo)體層104、106、108和110進行氧化處理之后，可以通過再次進行高密度等離子體處理進行氮化處理。在這種情況下，形成氧化硅膜與半導(dǎo)體層104、106、108和110接觸，在氧化硅膜上形成包括氧和氮的膜(之后稱為“氮氧化硅膜”)。第一絕緣膜112、114、116和118分別是將氧化硅膜和氮氧化硅膜堆疊起來的膜。
這里，第一絕緣膜112、114、116和118分別形成為具有大于等于8nm、小于等于20nm的厚度，該厚度優(yōu)選為大于等于8nm、小于等于10nm。例如，用高密度等離子體處理對半導(dǎo)體層104、106、108和110進行氧化處理以在半導(dǎo)體層104、106、108和110的每一個表面上形成厚度大約為10nm的氧化硅膜。之后，通過高密度等離子體處理進行氮化處理以在氧化硅膜的每一個表面上形成厚度為大約2nm的氮氧化硅膜。在這種情況下，在半導(dǎo)體層104、106、108和110的表面上形成的每一個氧化硅膜的厚度為大約8nm。這是因為由于形成的氮氧化硅膜的厚度，氧化硅膜的厚度減小了。此時，優(yōu)選地，通過高密度等離子體處理連續(xù)地進行所述氧化處理和氮化處理而絕對不暴露到大氣。通過連續(xù)地進行高密度等離子體處理，可以防止混進污染物，提高生產(chǎn)率。
在通過高密度等離子體處理氧化半導(dǎo)體層的情況下，在氧氛圍下進行處理。作為氧氛圍，例如可以有包括氧氣(O2)和稀有氣體的氛圍，包括一氧化二氮和稀有氣體的氛圍，包括氧氣、氫氣(H2)和稀有氣體的氛圍，或者包括一氧化二氮、氫氣和稀有氣體的氛圍。作為稀有氣體，包括He、Ne、Ar、Kr和Xe中的至少一種。另一方面，在用高密度等離子體處理氮化半導(dǎo)體層的情況下，在氮氛圍下進行等離子體處理。作為氮氛圍，有例如包括氮氣(N2)和稀有氣體的氣氛，包括氮氣、氫氣和稀有氣體的氣氛，或者包括NH3和稀有氣體的氣氛。作為稀有氣體，包括He、Ne、Ar、Kr和Xe中的至少一種。
作為稀有氣體，例如可以使用Ar?；蛘撸梢允褂没煊蠥r和Kr的氣體。在稀有氣體氛圍下進行高密度等離子體處理的情況下，第一絕緣膜112、114、116和118可以包括用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一種)。當使用Ar時，第一絕緣膜112、114、116和118可以包括Ar。
另外，高密度等離子體處理在包括上述氣體、電子密度為1×1011cm-3或更高、等離子體電子溫度為1.5eV或更低的氛圍中進行。更具體地，電子密度大于等于1×1011cm-3小于等于1×1013cm-3，等離子體電子溫度大于等于0.5eV、小于等于1.5eV。由于等離子體電子密度高、在形成在襯底100上的要處理的對象(這里是半導(dǎo)體層104、106、108和110)附近的電子溫度低，可以防止對要處理的對象的等離子體損傷。另外，由于等離子體電子密度高達1×1011cm-3或者更高，通過使用等離子體處理氧化或者氮化要處理的對象而形成的氧化物膜或者氮化物膜與通過CVD法、濺射法等形成的膜相比可以更加致密，而且膜厚度等的均一性更好。另外，由于等離子體電子溫度低達1.5eV或者更低，與傳統(tǒng)的等離子體處理或者熱氧化方法相比，可以在更低的溫度下進行氧化處理或者氮化處理。例如，即使在比玻璃襯底的變形溫度低100攝氏度的溫度下進行等離子體處理也能充分地進行氧化處理或氮化處理。當形成等離子體時，可以使用高頻比如微波(例如2.45GHz)。
在此實施例中，在用高密度等離子體處理進行要處理的對象的氧化處理的情況下，引入氧氣(O2)、氫氣(H2)和氬氣(Ar)的混合氣體。這里使用的混合氣體的引入條件可以是氧氣大于等于0.1sccm小于等于100sccm，氫氣大于等于0.1sccm小于等于100sccm、氬氣大于等于100sccm小于等于5000sccm。應(yīng)注意，最好在下述條件下引入混合氣體比例氧氣∶氫氣∶氬氣＝1∶1∶100。例如，氧氣可以是5sccm，氫氣可以是5sccm，氬氣可以是500sccm。
在用高密度等離子體處理進行氮化處理的情況下，引入氮氣(N2)和氬氣(Ar)的混合氣體。這里使用的混合氣體的引入條件可以是氮氣大于等于20sccm小于等于2000sccm，氬氣大于等于100sccm小于等于10000sccm。例如，氮氣可以是200sccm，氬氣可以是1000sccm。
在此實施例中，在存儲部分形成在半導(dǎo)體層108上的第一絕緣膜116用作以后要完成的非易失性存儲元件中的隧道氧化物膜。因此，第一絕緣膜116越薄，隧道電流更容易流動，從而允許存儲器更高速地操作。另外，當?shù)谝唤^緣膜116更薄時，在以后要形成的浮動?xùn)胖锌梢栽诟偷碾妷豪鄯e電荷。因此，可以降低半導(dǎo)體器件的能耗。因此，第一絕緣膜112、114、116和118最好形成得較薄。
一般，用熱氧化方法作為在半導(dǎo)體層上形成薄絕緣膜的方法。但是，當用熔點不足夠高的襯底比如玻璃襯底作為襯底100時，非常難以用熱氧化法形成第一絕緣膜112、114、116和118。另外，用CVD法或者濺射法形成的絕緣膜不具有足夠好的膜質(zhì)量，因為膜內(nèi)有缺陷，從而導(dǎo)致一個問題將膜形成得較薄時產(chǎn)生諸如針孔這樣的缺陷。另外，用CVD法或者濺射法形成的絕緣膜不充分覆蓋半導(dǎo)體層的端部，導(dǎo)致以后要在第一絕緣膜116上形成的導(dǎo)電層等和半導(dǎo)體層可能相互接觸而導(dǎo)致泄漏。這樣，當如此實施例中所示的用高密度等離子體處理形成第一絕緣膜112、114、116和118時，絕緣膜可以比用CVD法、濺射法等形成的絕緣膜更加致密，另外，第一絕緣膜112、114、116和118可以充分覆蓋半導(dǎo)體層104、106、108和110的端部。結(jié)果，可以改善存儲器的高速操作和電荷保持特性。在用CVD法或者濺射法形成第一絕緣膜112、114、116和118的情況下，在形成絕緣膜后，進行高密度等離子體處理，絕緣膜的每一個表面最好經(jīng)過氧化處理、氮化處理或者氮氧化處理。
之后，在第一絕緣膜112、114、116和118上形成抗蝕劑123，選擇性去除形成在半導(dǎo)體層110上的第一絕緣膜118，以局部暴露半導(dǎo)體層110的表面。然后，使用被第一絕緣膜118覆蓋的部分作為掩模將雜質(zhì)元素引入半導(dǎo)體層110，從而形成雜質(zhì)區(qū)162(參見圖20B)。作為雜質(zhì)元素，使用形成n型導(dǎo)電性的雜質(zhì)元素或者形成p型導(dǎo)電性的雜質(zhì)元素。作為n型雜質(zhì)元素，可以使用磷(P)、砷(As)等。作為p型雜質(zhì)元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這里，將磷(P)引入半導(dǎo)體層110作為雜質(zhì)元素。應(yīng)注意，雜質(zhì)區(qū)162用作源區(qū)或者漏區(qū)。
然后去除抗蝕劑123，形成第一導(dǎo)電層120覆蓋第一絕緣膜112、114、116和118和形成在半導(dǎo)體層110中的雜質(zhì)區(qū)162(圖20C)。在此實施例中，第一導(dǎo)電層120可以形成為大于等于10nm小于等于50nm的厚度以便在隨后的步驟中容易將雜質(zhì)引入半導(dǎo)體層110。
用濺射法或者CVD法使用下述膜來形成第一導(dǎo)電層120由從下面的元素中選出的元素形成的膜鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、鉻(Cr)或硅(Si)；或者所述元素的氮化物形成的膜(一般是氮化鉭膜、氮化鎢膜或者氮化鈦膜)；或者組合有上述元素的合金膜(一般是Mo-W合金或者Mo-Ta合金)；或者是上述元素的硅化物膜(一般是硅化鎢膜、硅化鈦膜、硅化鎳膜)。諸如磷或者硼這樣的雜質(zhì)可以加入所述硅膜。另外，第一導(dǎo)電層120可以由鍺、鍺化合物膜等形成。
接下來，選擇性去除在第一絕緣膜112、114、116和118上形成的第一導(dǎo)電層120。第一導(dǎo)電層局部保留在半導(dǎo)體層104、106、108和110上，形成第二導(dǎo)電層121和127(圖17A和17B，圖21A)。這里，形成在半導(dǎo)體層104、106、108和110上的第一導(dǎo)電層120被局部覆蓋以抗蝕劑122，蝕刻從而選擇性去除第一導(dǎo)電層120(圖21A)。這里，夾在半導(dǎo)體層110中的雜質(zhì)區(qū)162之間的溝道形成區(qū)160上的導(dǎo)電層120被去除，在半導(dǎo)體層110上形成第二導(dǎo)電層127，其形成為與半導(dǎo)體層110中的雜質(zhì)區(qū)162接觸。形成在半導(dǎo)體層108上的第二導(dǎo)電層121用作存儲部分的浮動?xùn)烹姌O。
接下來，在半導(dǎo)體層106和108的特定區(qū)域中形成雜質(zhì)區(qū)。這里，形成抗蝕劑124以覆蓋半導(dǎo)體層104和110，將雜質(zhì)元素引入不被抗蝕劑124或者第二導(dǎo)電層121覆蓋的半導(dǎo)體層106和108中，從而形成雜質(zhì)區(qū)126和156(圖21B)。作為雜質(zhì)元素，使用形成n型導(dǎo)電性的雜質(zhì)元素或者形成p型導(dǎo)電性的雜質(zhì)元素。作為n型雜質(zhì)元素，可以使用磷(P)、砷(As)等。作為p型雜質(zhì)元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這里，將磷(P)引入半導(dǎo)體層106和108作為雜質(zhì)元素。應(yīng)注意，雜質(zhì)區(qū)126和156用作源區(qū)或者漏區(qū)。
接下來，在半導(dǎo)體層104的特定區(qū)域中形成雜質(zhì)區(qū)。這里，去除覆蓋半導(dǎo)體層104和110的抗蝕劑124，形成抗蝕劑164以覆蓋半導(dǎo)體層106、108和110。將雜質(zhì)元素引入不被抗蝕劑164或者半導(dǎo)體層104上的第二導(dǎo)電層121覆蓋的半導(dǎo)體層104中，從而形成雜質(zhì)區(qū)125(圖21C)。作為雜質(zhì)元素，使用形成n型導(dǎo)電性的雜質(zhì)元素或者形成p型導(dǎo)電性的雜質(zhì)元素。作為n型雜質(zhì)元素，可以使用磷(P)、砷(As)等。作為p型雜質(zhì)元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。這里，將硼(B)引入半導(dǎo)體層104作為雜質(zhì)元素。應(yīng)注意，雜質(zhì)區(qū)125用作源區(qū)或者漏區(qū)。
接下來，在第二導(dǎo)電層121和125以及第一絕緣膜112、114、116和118上形成第二絕緣膜128，以覆蓋半導(dǎo)體層104、106、108和110(圖22A)。
使用諸如氧化硅、氮化硅、氮氧化硅(SiOxNy)(x＞y)或者氧化氮化硅(silicon nitride oxide(SiNxOy))(x＞y)這樣的絕緣材料，用CVD法或者濺射法等將第二絕緣膜128形成為單層或者疊層。在第二絕緣膜128被形成為具有單層的情況下，例如，用CVD法形成氮氧化硅膜或者氧化氮化硅膜到具有大于等于20nm、小于等于60nm的厚度。在第二絕緣膜128具有三層結(jié)構(gòu)的情況下，形成氮氧化硅膜作為第一層絕緣膜，形成氮化硅膜作為第二層絕緣膜，形成氮氧化硅膜作為第三層絕緣膜。或者，作為第二絕緣膜128，可以使用鍺的氮化物。
形成在半導(dǎo)體層108上的第二絕緣膜128在以后完成的非易失性存儲元件中用作控制絕緣膜。
接下來，形成抗蝕劑130以覆蓋形成在半導(dǎo)體層104、106、108和110上的第二絕緣膜128(圖22B)。應(yīng)注意，形成在半導(dǎo)體層104、106和108上的抗蝕劑130被形成為覆蓋第二導(dǎo)電層121的上述部分而不覆蓋雜質(zhì)區(qū)125、126和156的上述部分。之后，通過蝕刻去除第二絕緣膜128以暴露雜質(zhì)區(qū)125、126和156的所述部分。
隨后，形成導(dǎo)電層136以覆蓋半導(dǎo)體層104、106、108和110(參圖23A)。這里，作為導(dǎo)電層，圖示了一個例子其中，導(dǎo)電層136被形成為具有單層。事實上，導(dǎo)電層可以形成為具有兩層、三層或者更多層的疊層結(jié)構(gòu)。
導(dǎo)電層136可以由選自下述元素的元素形成鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等，或者包含上述元素作為主要成分的合金材料或者化合物材料?；蛘邔?dǎo)電層136可以由上述元素被氮化的金屬氮化物膜形成。另外，所述導(dǎo)電層136可以由半導(dǎo)體材料形成，典型的是摻雜有雜質(zhì)元素比如磷的多晶硅。
這里，用鎢形成導(dǎo)電層136?；蛘?，作為導(dǎo)電層，可以使用從氮化鉭膜、氮化鎢膜、氮化鉬膜和氮化鈦膜選擇的單層或者這些膜的疊層。
隨后，通過選擇性蝕刻去除導(dǎo)電層136，從而，導(dǎo)電層136局部保留在半導(dǎo)體層104、106、108和110上，形成在分別形成在半導(dǎo)體層104、106和108上的第二導(dǎo)電層121上方的第三導(dǎo)電層140、142和144，并形成在形成在半導(dǎo)體層110中的溝道形成區(qū)160上方的第三導(dǎo)電層146。另外，導(dǎo)電層136部分保留在半導(dǎo)體層104、106和108中的雜質(zhì)區(qū)125、126和156上，形成第三導(dǎo)電層138(圖23B和圖18A、18B)。應(yīng)注意，在存儲部分形成在半導(dǎo)體層108上方的導(dǎo)電層144用作以后完成的非易失性存儲元件中的控制柵。形成在半導(dǎo)體層110上方的導(dǎo)電層146用作以后完成的晶體管中的柵電極。形成在半導(dǎo)體層104上方的導(dǎo)電層140導(dǎo)通到第二導(dǎo)電層121，從而用作導(dǎo)電層140和導(dǎo)電層121以后完成的晶體管中的柵電極。形成在半導(dǎo)體層106上方的導(dǎo)電層142通到第二導(dǎo)電層121，從而用作導(dǎo)電層142和導(dǎo)電層121以后完成的晶體管中的柵電極。
接下來，形成絕緣膜172以覆蓋第二絕緣膜128和第三導(dǎo)電層138、140、142、144和146。之后，在絕緣膜172上選擇性地形成抗蝕劑，進行干法蝕刻以形成暴露第二導(dǎo)電層127和第三導(dǎo)電層138的接觸孔。然后，形成通過接觸孔與第二導(dǎo)電層127和第三導(dǎo)電層128接觸的導(dǎo)電層174(參見圖24和圖19A和19B)。應(yīng)注意，分別形成在半導(dǎo)體層104、106、108和110中的雜質(zhì)區(qū)125、126、156和162電連接到導(dǎo)電層174。另外，導(dǎo)電層174用作源極布線或者漏極布線。
可以用CVD法或者濺射法等提供絕緣膜172，使之具有單層的以下膜包括氧或者氮的絕緣膜，比如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或者氧化氮化硅(silicon nitrideoxide(SiNxOy))(x＞y)膜；含碳的膜，比如DLC(diamond like carbon，類金剛石碳，金剛石狀碳)膜，有機材料比如環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯酚(polyvinyl phenol)、苯并環(huán)丁烯(benzocyclobutene)或者丙烯酸樹脂(acrylic)，或者硅氧烷材料，比如硅氧烷樹脂；或者以上膜的疊層結(jié)構(gòu)。應(yīng)注意，硅氧烷材料對應(yīng)于具有Si-O-Si鍵的材料。硅氧烷具有硅(Si)氧(O)鍵的骨架結(jié)構(gòu)。作為取代基，使用至少包括氫的有機基團(例如烴基)。作為取代基，也可以使用氟基(fluoro group)?；蛘?，至少包括氫和氟基的有機基團可以用作取代基。
導(dǎo)電層174可以用選自下列元素的元素或者包含選自下列元素的元素作為主要成分的合金材料或者化合物材料用CVD法或者濺射法等形成單層或者疊層鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)或硅(Si)。含鋁作為主要成分的合金材料例如對應(yīng)于含有鋁作為主要成分以及鎳的材料，或者含有鋁作為主要成分、鎳以及碳和硅二者之一的合金材料。導(dǎo)電層174可以具有例如阻擋膜、鋁硅(Al-Si)膜和阻擋膜的疊層結(jié)構(gòu)，或者阻擋膜、鋁硅(Al-Si)膜、氮化鈦(TiN)膜和阻擋膜的疊層結(jié)構(gòu)。應(yīng)注意，所述阻擋膜對應(yīng)于鈦、鈦氮化物、鉬或者鉬氮化物的薄膜。鋁和鋁硅具有低電阻值并且便宜，是導(dǎo)電層174的最優(yōu)材料。當提供上阻擋層和下阻擋層時，可以防止生成鋁或者鋁硅的小丘。通過形成鈦(一種具有高還原性的元素)的阻擋膜，即使在晶體半導(dǎo)體層上形成薄的自然氧化物膜時，所述自然氧化物膜也能被還原，因此能夠形成與晶體半導(dǎo)體層的良好接觸。
在此實施例中，在用作源區(qū)或漏區(qū)的雜質(zhì)區(qū)和用作源極電極或漏極電極的布線之間提供第三導(dǎo)電層。因此，當蝕刻第三導(dǎo)電層上的絕緣膜時，蝕刻不會進行到半導(dǎo)體層，從而可以防止接觸電阻值增大。因此，可以制造出能夠以低電壓進行高效率的寫入，并具有有利的電荷保持特性的存儲器。如此實施例所述，本發(fā)明的結(jié)構(gòu)不僅應(yīng)用于存儲部分，還應(yīng)用于邏輯部分中的晶體管，從而，可以進一步防止接觸電阻值升高，可以制造出具有良好特性的非易失性半導(dǎo)體存儲器件。該實施例還可以與本說明書中說明的實施方式和另一個實施例組合起來實現(xiàn)。
〔實施例2〕在此實施例中，將參考

使用實施例1所示的結(jié)構(gòu)中的一個島狀半導(dǎo)體層提供多個非易失性存儲元件的情況。在表示與前述實施例相同的部分的情況下，使用相同的附圖標記，并省略重復(fù)的說明。圖25圖示了俯視圖，圖26A和26B分別圖示了沿圖25的E-F線和G-H線的剖視圖。
在此實施例所示的非易失性半導(dǎo)體存儲器件中，提供分別電連接到位線BL0和BL1的島狀半導(dǎo)體層200a和200b。對島狀半導(dǎo)體層200a和200b中的每一個提供多個非易失性存儲元件(參見圖25和圖26A、26B)。具體地，在半導(dǎo)體層200a中，在選擇晶體管S01和S02之間提供包括多個非易失性存儲元件M0到M31的NAND單元202a。在半導(dǎo)體層200b中，在選擇晶體管之間提供包括多個非易失性存儲元件的NAND單元202b。通過單獨提供的半導(dǎo)體層200a和200b，可以隔離相鄰的NAND單元202a和NAND單元202b。
使用一個島狀半導(dǎo)體層提供多個非易失性存儲元件，從而可以更容易實現(xiàn)非易失性存儲元件的集成，可以形成具有大容量的非易失性半導(dǎo)體存儲器件。
此實施例可以與其它實施方式結(jié)合起來實現(xiàn)，或者可以實現(xiàn)另一種實施方式。
〔實施例3〕在此實施例中，將結(jié)合

具有本發(fā)明的前述非易失性半導(dǎo)體存儲器件的半導(dǎo)體器件的應(yīng)用實例，其中可以無接觸地輸入輸出數(shù)據(jù)?？梢詿o接觸輸入輸出數(shù)據(jù)的半導(dǎo)體器件根據(jù)使用方式稱為RFID標簽、ID標簽、IC標簽、IC芯片、RF標簽、無線標簽、電子標簽或者無線芯片。
半導(dǎo)體器件800具有無接觸交換數(shù)據(jù)的功能，包括高頻電路810、電源電路820、復(fù)位電路830、時鐘發(fā)生電路840、數(shù)據(jù)解調(diào)電路850、數(shù)據(jù)調(diào)制電路860、控制別的電路的控制電路870、存儲電路880以及天線890(圖27A)。高頻電路810從天線890接收信號，并輸出來自天線890的從數(shù)據(jù)調(diào)制電路860接收的信號。電源電路820從接收的信號生成電源電位。復(fù)位電路830生成復(fù)位信號。時鐘生成電路840基于從天線890輸入的接收到的信號生成各種時鐘信號。數(shù)據(jù)解調(diào)電路850對接收到的信號解調(diào)，并將解調(diào)后的信號輸出到控制電路870。數(shù)據(jù)調(diào)制電路860對從控制電路870接收到的信號進行調(diào)制。作為控制電路870，例如可以提供代碼提取電路910、代碼判斷電路920、CRC判斷電路930以及輸出單元電路940。應(yīng)注意，代碼提取電路910提取被發(fā)往控制電路870的指令中所包括的多個代碼中的每一個。代碼判斷電路920通過比較提取的代碼與基準代碼(codecorresponding a reference)來判斷指令的內(nèi)容。CRC判斷電路930基于判斷出的代碼檢測是否存在傳輸錯誤等。
下面說明前述半導(dǎo)體器件的操作的例子。首先，天線890接收無線信號，然后通過高頻電路810送往電源電路820，從而生成高電源電位(之后稱為VDD)。將VDD提供給半導(dǎo)體器件800中的每一個電路。對通過高頻電路810送往數(shù)據(jù)解調(diào)電路850的信號解調(diào)(此后該信號稱為“解調(diào)信號”(即解調(diào)之后的信號))。另外，信號經(jīng)由高頻電路810通過復(fù)位電路830和時鐘發(fā)生電路840，解調(diào)信號被送往控制電路870。由代碼提取電路910、代碼判斷電路920、CRC判斷電路930等對送往控制電路870的信號進行分析。然后，基于分析后的信號，輸出存儲在存儲電路880中的半導(dǎo)體器件的信息。通過輸出單元電路940對半導(dǎo)體器件的輸出信息編碼。另外，編碼后的半導(dǎo)體器件800的信息通過數(shù)據(jù)調(diào)制電路860，然后作為無線信號被天線890發(fā)出。應(yīng)注意，在半導(dǎo)體器件800所包括的多個電路中低電源電位(之后稱為VSS)是共用的，VSS可以是GND(地電位)。本發(fā)明的非易失性半導(dǎo)體存儲器件可以應(yīng)用于存儲電路880。在本發(fā)明的非易失性半導(dǎo)體存儲器件中，可以降低驅(qū)動電壓，因此，可以增加無接觸數(shù)據(jù)通信的距離。
這樣，當信號從讀寫器送往半導(dǎo)體器件800以及由讀寫器接收從半導(dǎo)體器件800發(fā)出的信號時，就能讀取半導(dǎo)體器件中的數(shù)據(jù)。
另外，在半導(dǎo)體器件800中，可以不安裝電源(電池)而通過電磁波向每一個電路提供電源電壓，或者可以安裝電源(電池)從而既通過電磁波又通過安裝的電源(電池)向每一個電路提供電源電壓。
下面說明可以無接觸輸入輸出數(shù)據(jù)的半導(dǎo)體器件使用的例子。對包括顯示部分3210的移動終端的側(cè)面提供讀寫器3200。對產(chǎn)品3220的側(cè)面提供半導(dǎo)體器件3230(圖27B)。當將讀寫器3200保持在產(chǎn)品3220所包含的半導(dǎo)體器件3230上方時，顯示部分3210顯示出有關(guān)所述產(chǎn)品的信息，比如材料、生產(chǎn)區(qū)域、每一個生產(chǎn)步驟的檢查結(jié)果、循環(huán)工藝的歷史以及產(chǎn)品說明。另外，當用傳送帶傳送產(chǎn)品3260時，可以使用提供給產(chǎn)品3260和讀寫器3240的半導(dǎo)體器件3250檢查產(chǎn)品3260(圖27C)。這樣，通過在系統(tǒng)中使用半導(dǎo)體器件，可以容易地獲取信息，實現(xiàn)更高的性能和更高的附加值。
本發(fā)明的非易失性半導(dǎo)體存儲器件可以用于各種領(lǐng)域的具有存儲器的電子設(shè)備。例如，作為應(yīng)用本發(fā)明的非易失性半導(dǎo)體存儲器件的電子設(shè)備，例如有攝影機比如攝像機和數(shù)字照相機、目鏡式顯示器(頭戴式顯示器)、導(dǎo)航系統(tǒng)、音頻再現(xiàn)設(shè)備(汽車音響、音響組件(audio component set)等)、計算機、游戲機、移動信息終端(移動計算機、移動電話、便攜式游戲機、電子書等)、具有記錄介質(zhì)的圖像再現(xiàn)設(shè)備(具體地，具有能夠再現(xiàn)記錄介質(zhì)比如數(shù)字通用盤(DVD)并顯示圖像的顯示器的設(shè)備)等。這樣的電子設(shè)備的具體例子圖示在圖28A到28E中。
圖28A和28B圖示了數(shù)字照相機。圖28B是圖28A的背面的視圖。該數(shù)字照相機包括機殼2111、顯示部分2112、鏡頭2113、操作鍵2114、快門2115等。另外，該數(shù)字照相機具有能夠拆卸的非易失性存儲器2116，并具有將數(shù)字照相機拍攝的數(shù)據(jù)存儲在存儲器2116中的結(jié)構(gòu)。通過實施本發(fā)明而形成的非易失性半導(dǎo)體存儲器件可以應(yīng)用于所述存儲器2116。
圖28C圖示了移動電話，這是移動終端的典型例子。該移動電話具有機殼2121、顯示部分2122、操作鍵2123等。另外，該移動電話具有可拆卸的非易失性存儲器2125，其中可以存儲和再現(xiàn)數(shù)據(jù)，比如移動電話的電話號碼、圖像、音樂數(shù)據(jù)等。通過實施本發(fā)明而形成的非易失性半導(dǎo)體存儲器件可以應(yīng)用于所述存儲器2125。
圖28D圖示了數(shù)字播放器，這是音頻再現(xiàn)設(shè)備的典型例子。圖28D所示的數(shù)字播放器包括主體2130、顯示部分2131、存儲部分2132、操作部分2133、耳機2134等。也可以不使用耳機2134而使用頭戴受話器或者無線耳機。通過實施本發(fā)明而形成的非易失性半導(dǎo)體存儲器件可以用于所述存儲部分2132。例如，存儲容量大于等于20吉字節(jié)(GB)小于等于200吉字節(jié)(GB)的NAND型非易失性存儲器用于操作操作部分2133，從而，可以記錄和再現(xiàn)圖像和聲音(音樂)。顯示部分2131可以通過在黑色背景上顯示白色字符而降低功耗。這在移動音頻設(shè)備中尤其有效。應(yīng)注意，在存儲部分2132中提供的非易失性半導(dǎo)體存儲器件可以具有可拆卸結(jié)構(gòu)。
圖28E圖示了電子書(也稱為電子紙)。該電子書包括主體2141、顯示部分2142、操作鍵2143以及存儲部分2144等。另外，可以在主體2141中集成調(diào)制解調(diào)器，或者可以制造無接觸收發(fā)信息的結(jié)構(gòu)。通過實施本發(fā)明而形成的非易失性半導(dǎo)體存儲器件可以用于所述存儲部分2144。例如，存儲容量大于等于20吉字節(jié)(GB)小于等于200吉字節(jié)(GB)的NAND型非易失性存儲器用于操作操作鍵2143，從而，可以記錄和再現(xiàn)圖像和聲音(音樂)。應(yīng)注意，在存儲部分2144中提供的非易失性半導(dǎo)體存儲器件可以具有可拆卸結(jié)構(gòu)。
如上所述，本發(fā)明的非易失性半導(dǎo)體存儲器件的應(yīng)用范圍極其廣泛，可以用于各種領(lǐng)域的電子設(shè)備，只要它們具有存儲器。
本申請基于2006年3月31日遞交給日本特許廳的日本專利申請序列號2006-101254。該申請的全部內(nèi)容通過引用結(jié)合在本申請中。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，包括包括溝道形成區(qū)、源區(qū)和漏區(qū)的半導(dǎo)體層；覆蓋部分源區(qū)、部分漏區(qū)和溝道形成區(qū)的第一絕緣膜；形成在第一絕緣膜上的浮動?xùn)烹姌O；覆蓋浮動?xùn)烹姌O的第二絕緣膜；形成在第二絕緣膜上的控制柵電極；形成在源區(qū)上的第一導(dǎo)電層以及形成在漏區(qū)上的第二導(dǎo)電層；形成在第二絕緣膜、控制柵電極、第一導(dǎo)電層和第二導(dǎo)電層上的第三絕緣膜；以及形成在第三絕緣膜上的至少一個電極，其通過第三絕緣膜的接觸孔與第一導(dǎo)電層和第二導(dǎo)電層中的一個接觸。
2.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，還包括形成在第三絕緣膜上的第二電極，其通過第三絕緣膜的第二接觸孔與第一導(dǎo)電層和第二導(dǎo)電層中的另一個接觸。
3.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其中，浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺氧化物，含鍺化合物的氧化物，含鍺氮化物，以及含鍺化合物的氮化物。
4.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其中，所述浮動?xùn)烹姌O具有第一浮動?xùn)烹姌O和第二浮動?xùn)烹姌O的疊層結(jié)構(gòu)。
5.如權(quán)利要求4所述的非易失性半導(dǎo)體存儲器件，其中，所述第一浮動?xùn)烹姌O設(shè)置在第一絕緣膜上，在第一浮動?xùn)烹姌O上設(shè)置寬度比第一浮動?xùn)烹姌O小的第二浮動?xùn)烹姌O。
6.如權(quán)利要求4所述的非易失性半導(dǎo)體存儲器件，其中，第一浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺的氧化物，含鍺化合物的氧化物，含鍺的氮化物，含鍺化合物的氮化物；并且其中，第二浮動?xùn)烹姌O的材料是選自硅和硅化合物中的至少一種。
7.一種非易失性半導(dǎo)體存儲器件，包括包括溝道形成區(qū)、源區(qū)和漏區(qū)的半導(dǎo)體層；覆蓋部分源區(qū)、部分漏區(qū)和溝道形成區(qū)的第一絕緣膜；形成在第一絕緣膜上的浮動?xùn)烹姌O；覆蓋浮動?xùn)烹姌O的第二絕緣膜；形成在第二絕緣膜上的控制柵電極；形成在源區(qū)上的第一導(dǎo)電層以及形成在漏區(qū)上的第二導(dǎo)電層；形成在第二絕緣膜、控制柵電極、第一導(dǎo)電層和第二導(dǎo)電層上的第三絕緣膜；以及至少一個形成在第三絕緣膜上的電極，其通過第三絕緣膜的接觸孔與第一導(dǎo)電層和第二導(dǎo)電層中的一個接觸；其中，所述控制柵電極被形成為隔著所述第二絕緣膜覆蓋浮動?xùn)烹姌O，并且，所述控制柵電極具有側(cè)壁。
8.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲器件，還包括形成在第三絕緣膜上的第二電極，其通過第三絕緣膜的第二接觸孔與第一導(dǎo)電層和第二導(dǎo)電層中的另一個接觸。
9.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲器件，其中，浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺氧化物，含鍺化合物的氧化物，含鍺氮化物，以及含鍺化合物的氮化物。
10.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲器件，其中，所述浮動?xùn)烹姌O具有第一浮動?xùn)烹姌O和第二浮動?xùn)烹姌O的疊層結(jié)構(gòu)。
11.如權(quán)利要求10所述的非易失性半導(dǎo)體存儲器件，其中，所述第一浮動?xùn)烹姌O設(shè)置在第一絕緣膜上，在第一浮動?xùn)烹姌O上設(shè)置寬度比第一浮動?xùn)烹姌O小的第二浮動?xùn)烹姌O。
12.如權(quán)利要求10所述的非易失性半導(dǎo)體存儲器件，其中，第一浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺的氧化物，含鍺化合物的氧化物，含鍺的氮化物，含鍺化合物的氮化物；并且其中，第二浮動?xùn)烹姌O的材料是選自硅和硅化合物中的至少一種。
13.一種制造非易失性半導(dǎo)體存儲器件的方法，包括在半導(dǎo)體層中形成溝道形成區(qū)、源區(qū)和漏區(qū)；形成第一絕緣膜以覆蓋源區(qū)、漏區(qū)和溝道形成區(qū)；在第一絕緣膜上形成浮動?xùn)烹姌O；形成第二絕緣膜以覆蓋浮動?xùn)烹姌O；通過蝕刻部分第一絕緣膜和部分第二絕緣膜暴露源區(qū)和漏區(qū)；在第二絕緣膜、暴露的源區(qū)和暴露的漏區(qū)上形成第一導(dǎo)電層；蝕刻第一導(dǎo)電層以在第二絕緣膜上形成控制柵電極、在暴露的源區(qū)上形成第二導(dǎo)電層、在暴露的漏區(qū)上形成第三導(dǎo)電層；在第二絕緣膜、控制柵電極、第二導(dǎo)電層和第三導(dǎo)電層上形成第三絕緣膜；在第二導(dǎo)電層和第三導(dǎo)電層中的至少一個的上方在第三絕緣膜中開至少一個接觸孔；以及，在第三絕緣膜上形成至少一個電極；其中，該電極通過所述接觸孔接觸第二導(dǎo)電層和第三導(dǎo)電層中的一個。
14.如權(quán)利要求13所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺氧化物，含鍺化合物的氧化物，含鍺氮化物，以及含鍺化合物的氮化物。
15.如權(quán)利要求13所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，所述浮動?xùn)烹姌O具有第一浮動?xùn)烹姌O和第二浮動?xùn)烹姌O的疊層結(jié)構(gòu)。
16.如權(quán)利要求15所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，所述第一浮動?xùn)烹姌O設(shè)置在第一絕緣膜上，在第一浮動?xùn)烹姌O上設(shè)置寬度比第一浮動?xùn)烹姌O小的第二浮動?xùn)烹姌O。
17.如權(quán)利要求15所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，第一浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺的氧化物，含鍺化合物的氧化物，含鍺的氮化物，含鍺化合物的氮化物；并且其中，第二浮動?xùn)烹姌O的材料是選自硅和硅化合物中的至少一種。
18.一種制造非易失性半導(dǎo)體存儲器件的方法，包括在半導(dǎo)體層中形成溝道形成區(qū)、源區(qū)和漏區(qū)；形成第一絕緣膜以覆蓋源區(qū)、漏區(qū)和溝道形成區(qū)；在第一絕緣膜上形成浮動?xùn)烹姌O；形成第二絕緣膜以覆蓋浮動?xùn)烹姌O；通過蝕刻部分第一絕緣膜和部分第二絕緣膜暴露源區(qū)和漏區(qū)；在第二絕緣膜、暴露的源區(qū)和暴露的漏區(qū)上形成第一導(dǎo)電層；在第一導(dǎo)電層上形成第三絕緣膜；蝕刻第三絕緣膜以形成側(cè)壁；蝕刻第一導(dǎo)電層以在第二絕緣膜上形成控制柵電極、在暴露的源區(qū)上形成第二導(dǎo)電層、在暴露的漏區(qū)上形成第三導(dǎo)電層；在第二絕緣膜、控制柵電極、第二導(dǎo)電層和第三導(dǎo)電層上形成第四絕緣膜；在第二導(dǎo)電層和第三導(dǎo)電層中的至少一個上方在第四絕緣膜中開至少一個接觸孔；以及在第四絕緣膜上形成至少一個電極；其中，所述電極通過所述接觸孔接觸第二導(dǎo)電層和第三導(dǎo)電層中的一個。
19.如權(quán)利要求18所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺氧化物，含鍺化合物的氧化物，含鍺氮化物，以及含鍺化合物的氮化物。
20.如權(quán)利要求18所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，所述浮動?xùn)烹姌O具有第一浮動?xùn)烹姌O和第二浮動?xùn)烹姌O的疊層結(jié)構(gòu)。
21.如權(quán)利要求20所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，所述第一浮動?xùn)烹姌O設(shè)置在第一絕緣膜上，在第一浮動?xùn)烹姌O上設(shè)置寬度比第一浮動?xùn)烹姌O小的第二浮動?xùn)烹姌O。
22.如權(quán)利要求20所述的制造非易失性半導(dǎo)體存儲器件的方法，其中，第一浮動?xùn)烹姌O的材料是選自下述材料中的至少一種鍺，鍺化合物，鍺的氧化物，鍺化合物的氧化物，鍺的氮化物，鍺化合物的氮化物，含鍺的氧化物，含鍺化合物的氧化物，含鍺的氮化物，含鍺化合物的氮化物；并且其中，第二浮動?xùn)烹姌O的材料是選自硅和硅化合物中的至少一種。
全文摘要
本發(fā)明涉及非易失性半導(dǎo)體存儲器件及其制造方法，其目的是提供一種防止由于在蝕刻層間絕緣膜時蝕刻半導(dǎo)體層而導(dǎo)致接觸電阻值升高，從而具有優(yōu)越的寫入特性和電荷保持特性的非易失性半導(dǎo)體存儲器件及其制造方法。在源區(qū)或漏區(qū)和源極或漏極布線之間提供導(dǎo)電層。導(dǎo)電層由形成控制柵電極的同一導(dǎo)電層形成。提供絕緣膜以覆蓋所述導(dǎo)電層，該絕緣膜具有暴露所述導(dǎo)電層的一部分的接觸孔。形成源極或漏極布線以填充接觸孔。
文檔編號H01L21/84GK101047190SQ20071009149
公開日2007年10月3日 申請日期2007年3月30日 優(yōu)先權(quán)日2006年3月31日
發(fā)明者淺見良信 申請人:株式會社半導(dǎo)體能源研究所