專利名稱：可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種可調(diào)整柵極氧化層 厚度的半導(dǎo)體器件制造方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件日益具有更快的運算 速度、更大的數(shù)據(jù)存儲量以及更多的功能。金屬氧化物場效應(yīng)晶體管
(MOSFETs),以下簡稱MOS晶體管，是集成電路中最廣受使用的器件 之一，其制造工藝具有高度的可重復(fù)性和可控制性。隨著半導(dǎo)體制造工 藝進(jìn)入深亞微米技術(shù)節(jié)點，MOS晶體管的體積不斷縮小，制造集成度越 來越高，在各種超大規(guī)模存儲和邏輯集成電路得到日益廣泛的應(yīng)用。
MOS晶體管由導(dǎo)體襯底中形成的源極和漏極以及一導(dǎo)電的柵極 乂gate)組成。其中，源極和漏極位于溝道區(qū)兩側(cè)的襯底中，在溝道上方 襯底表面形成柵極氧化層(gate oxide)和柵極。通過對襯底進(jìn)行不同類 型雜質(zhì)的摻雜，可以形成NMOS晶體管或PMOS晶體管。圖l為金屬氧化 物場效應(yīng)晶體管的簡化結(jié)構(gòu)示意圖，如圖l所示，制造MOS晶體管的工藝 過程通常是先在襯底10表面生長一層?xùn)艠O氧化層11,通常是利用熱氧化 工藝生成一均勻且緊密的氧化物層，其具有可控制的厚度與低程度的固 定電荷。接著，在上述柵極氧化層表面沉積一多晶硅層，并利用光刻、 刻蝕形成柵極12,可利用在沉積過程之中的原位(insitu)摻雜，或用擴(kuò) 散工藝，或在沉積后進(jìn)行離子注入，使該多晶硅層具有導(dǎo)電性。通常， 在多晶硅層上方生成一層金屬或金屬硅化物(salicide ),用以降低柵極 的電阻率。然后對片冊極兩側(cè)襯底進(jìn)行離子注入，形成源極12和漏極13, 該源極12、漏極13與溝道區(qū)自行對準(zhǔn)于柵極12。
MOS晶體管最重要的電學(xué)特性參數(shù)包括閾值電壓和飽和漏電流。通 常情況下P爭低飽和漏電流的做法是通過減小源極和漏極的輕摻雜區(qū)的離
子注入劑量。研究表明，MOS場效應(yīng)晶體管閾值電壓的上限主要與柵極 氧化物層可承受的擊穿電壓有關(guān)，此電壓主要決定于柵極氧化物層的厚
度。由于不同用途的MOS晶體管在不同的閾值電壓下工作，因此實際應(yīng)
用的場效應(yīng)晶體管應(yīng)有不同的柵極氧化物層厚度，以適應(yīng)在不同闊值電 壓下工作的需要。目前在同一芯片上的電路設(shè)計中大多包括邏輯電路和
存儲電路，前者的MOS晶體管顯然應(yīng)具有較薄的柵極氧化物，而后者的 MOS晶體管則應(yīng)具有較厚的柵極氧化物。甚至于閃存(flashmemory), 為滿足穿隧氧化層(tunnel oxide)的需求，亦需具有不同厚度的柵極氧化 層。
專利號為ZL01109732.9的中國專利文件中公開了 一種形成不同厚度 的柵極氧化層的方法，該方法是利用熱氧化法生長不同厚度的氧化層。 然而，在對柵極氧化層的厚度控制要求越來越薄的情況下，熱氧化法對 精確控制生成的柵極氧化層的厚度是比較難于實現(xiàn)的。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制 造方法，能夠精確地控制柵極氧化層的厚度，滿足不同閾值電壓的需要。
一方面提供了一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方法， 包括
提供半導(dǎo)體襯底；
在所述半導(dǎo)體村底表面生長第一氧化層； 圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層； 去除該暴露對應(yīng)柵極位置的第 一氧化層； 將所述襯底浸泡在去離子水中生長第二氧化層； 在所述第一氧化層和第二氧化層表面形成多晶硅層； 刻蝕所述多晶硅層形成片冊極。
優(yōu)選地，所述方法還包括對所述去離子水進(jìn)行加熱的步驟。所述第
一氧化層利用爐管熱氧化法生長。所述對應(yīng)^^及位置的第一氧化層利用 氳氟酸去除。
另一方面提供了一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方
法，包括
提供半導(dǎo)體襯底；
在所述半導(dǎo)體襯底表面生長第一氧化層；
圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層；
去除該暴露對應(yīng)柵極位置的第 一氧化層；
將所述襯底浸泡在去離子水中生長第二氧化層。
優(yōu)選地，所述方法還包括對所述去離子水進(jìn)行加熱的步驟。所述第 一氧化層利用爐管熱氧化法生長。所述對應(yīng)柵極位置的第一氧化層利用 氫氟酸去除。
另一方面提供了一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方 法，包括
提供半導(dǎo)體襯底；
在所述半導(dǎo)體襯底表面生長第一氧化層；
圖案化所述第 一氧化層，以暴露對應(yīng)柵極位置的第 一氧化層；
去除該暴露對應(yīng)柵極位置的第 一氧化層；
將所述襯底浸泡在去離子水中生長第二氧化層；
在所述第一氧化層和第二氧化層表面形成第三氧化層；
在所述第三氧化層表面形成多晶硅層；
刻蝕所述多晶硅層形成柵極。
優(yōu)選地，所述方法還包括對所述去離子水進(jìn)行加熱的步驟。所述第 一氧化層利用爐管熱氧化法生長。所述對應(yīng)棚4及位置的第一氧化層利用 氫氟酸去除。所述第三氧化層利用爐管熱氧化法或化學(xué)氣相淀積法形 成。
另一方面提供了一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方
法，包括
提供半導(dǎo)體襯底；
在所述半導(dǎo)體襯底表面生長第一氧化層；
圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層；
去除該暴露對應(yīng)4冊極位置的第 一氧化層；
將所述襯底浸泡在去離子水中生長第二氧化層；
在所述第 一氧化層和第二氧化層表面形成第三氧化層。
優(yōu)選地，所述方法還包括對所述去離子水進(jìn)行加熱的步驟。所述第 一氧化層利用爐管熱氧化法生長。所述對應(yīng)棚-極位置的第一氧化層利用 氫氟酸去除。所述第三氧化層利用爐管熱氧化法或化學(xué)氣相淀積法形 成。
與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點
本發(fā)明的技術(shù)方案，在襯底表面形成柵極氧化層之后，利用光刻和 刻蝕工藝刻蝕掉對應(yīng)柵極位置的柵極氧化層，然后將襯底放入去離子水 中浸泡，再次生長對應(yīng)柵極位置的柵極氧化層。在去離子水中，氧化層 生長速度均勻，厚度能夠精確控制，因此通過控制在去離子水中浸泡的 時間便可精確控制柵極氧化層生長的厚度。新生長的柵極氧化層厚度即 可以厚于原來生長的源極和漏極表面柵極氧化層的厚度，也可以薄于源 極和漏極表面柵極氧化層的厚度，而且在調(diào)整閾值電壓的同時不會影響 輸入輸出性能，適合于低閾值電壓器件的需要。此外，在去離子水中生 長氧化層之后，本發(fā)明的技術(shù)方案中還可于襯底表面繼續(xù)生長柵極氧化 層，該柵極氧化層覆蓋初次生長的柵極氧化層和在去離子水中生長的氧 化層，進(jìn)一步增加了柵極氧化層的厚度，以滿足高閾值電壓和低飽和漏 電流器件的需要。本發(fā)明的方法能夠靈活控制柵極氧化層的厚度，在不
改變MOS晶體管輸入輸出特性的情況下靈活地調(diào)整閾值電壓，改善了器
件性能。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上 述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記 指示相同的部分。并未刻意按比例繪制附圖，重點在于示出本發(fā)明的主 旨。在附圖中，為清楚明了，放大了層和區(qū)域的厚度。
圖1為金屬氧化物場效應(yīng)晶體管的簡化結(jié)構(gòu)示意圖2至圖18為根據(jù)本發(fā)明實施例的半導(dǎo)體器件制造方法簡化示意圖。
所述示意圖只是實例，其在此不應(yīng)過度限制本發(fā)明保護(hù)的范圍。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合 附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。
在下面的描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)
明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以 在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的
具體實施的限制。
本發(fā)明提供的方法不僅適用于邏輯器件，也適用于存儲器件。特別 適用于特征尺寸在0.18um及以下的用于邏輯電路的MOS晶體管。所述 MOS晶體管可以是CMOS (互補金屬氧化物半導(dǎo)體器件)中的PMOS晶體 管或NMOS晶體管。
半導(dǎo)體集成電路的設(shè)計已朝著利用具有不同厚度柵極氧化物的MOS 晶體管、在同一芯片上結(jié)合成電路，并使用在不同的閾值電壓下借以改 變工作特性的方向發(fā)展。例如，場效應(yīng)晶體管亦可利用不同厚度的柵極 氧化物層，達(dá)到場效應(yīng)晶體管的高工作速度(較薄的柵極氧化層)或低
漏電流量(leakagecurrent)(較厚的柵極氧化層)的效果。因此，在內(nèi)存組 件內(nèi)的MOS晶體管，其柵極氧化層具有較厚的厚度，而在高速、低電壓 的邏輯電路中的MOS晶體管則具有明顯較薄的柵極氧化層厚度。在集成 電路組件中，不同功能的電路需要具有不同開關(guān)特性的MOS晶體管密切 配合。例如，圖形處理器或圖形加速器的核心功能是通過鑒定類似微處 理器或數(shù)字信號處理器的電路來執(zhí)行的。處理器一般是高速MOS晶體管 邏輯電路，使用具有低閾值電壓和薄的柵極氧化層的高速MOS晶體管。 通常，高速微控制器與微處理器，其內(nèi)部使用高速且低闊值電壓的 邏輯電路，但是在與芯片核心電路交界的外圍電路，則可能需要使用較 堅固且較高閾值電壓的1/0電路，需在MOS場效應(yīng)晶體管的部分襯底提供 一固定的邏輯電路，其中包括較厚的柵極氧化物層以及較為合適的高操 作電壓。也就是說，對于制造工藝要求在芯片不同位置的MOS晶體管具 有不同的柵極氧化層的厚度。
圖2至圖18為根據(jù)本發(fā)明實施例的半導(dǎo)體器件制造方法簡化示意 圖，所述示意圖只是實例，其在此不應(yīng)過度限制本發(fā)明保護(hù)的范圍。如 圖2所示，根據(jù)本發(fā)明的實施例，在半導(dǎo)體襯底100表面形成柵極氧化 層110。襯底100可以是單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe), 也可以是絕緣體上硅(SOI)。或者還可以包括其它的材料，例如銻化 銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵。雖然在此描述了可以 形成襯底100的材料的幾個示例，但是可以作為半導(dǎo)體襯底的任何材料 均落入本發(fā)明的精神和范圍。上述柵極氧化層110可以是氧化硅(Si02 ) 或氮氧化硅(SiNO)。在65nm以下工藝節(jié)點，柵極氧化層110的材料優(yōu) 選為高介電常數(shù)材料，例如氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、 氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶 鈦、氧化鋁等。特別優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。雖然在此描述 了可以用來形成柵極氧化層110的材料的少數(shù)示例，但是該層可以由減 小柵極漏電流的其它材料形成。柵極氧化層110的生長方法可以是熱氧
化法和任何常規(guī)真空鍍膜技術(shù)，比如原子層沉積(ALD)、化學(xué)氣相淀積 (CVD )、等離子體增強型化學(xué)氣相淀積(PECVD)工藝。優(yōu)選爐管 (ftimace)熱氧化法，該方法形成的柵極氧化層110的厚度和致密程度 較為均勻。
接下來如圖3所示，在4冊極氧化層110表面涂布光刻膠，并利用曝 光、顯影等工藝圖案化光刻膠，形成以定義柵極的位皇光刻膠圖形120。 隨后，如圖4所示，利用光刻膠圖形120為掩膜刻蝕暴露的柵極氧化層 110，刻蝕的方法優(yōu)選為濕法腐蝕，本實施例中選用氫氟酸(HF)作為 腐蝕劑。
在接下來的工藝步驟中，如圖5所示，將半導(dǎo)體襯底放入裝有去離 子水的水槽中浸泡。對應(yīng)4冊才及位置的襯底部分表面在去離子水中再次生 長柵極氧化層112。這層?xùn)艠O氧化層112的厚度可以通過控制浸泡時間 來控制。在本實施例中，重新生長的柵極氧化層112的厚度較薄，比原 生長的柵極氧化層IIO薄。接下來如圖6所示，利用硫酸濕法去除光刻 膠圖形120。利用PECVD或高密度等離子化學(xué)氣相淀積(HDP-CVD) 工藝在襯底表面沉積多晶硅層140,如圖7所示。隨后刻蝕上述多晶硅 層140形成斥冊才及150，如圖8所示。
在本發(fā)明的另一個實施例中，如圖9所示，在^JH及氧化層IIO和112 表面繼續(xù)利用熱氧化工藝，優(yōu)選爐管熱氧化法，生長一氧化層130。該 層的作用實際上增加了柵極氧化層的厚度。然后在氧化層130表面沉積 多晶硅層140,如圖10所示。隨后刻蝕多晶硅層140形成柵極150,如 圖11所示。
在本發(fā)明的另 一個實施例中，襯底在去離子水的水槽中浸泡的時間 較長，生長的柵極氧化層114的厚度較厚，甚至厚于原生長的柵極氧化 層IIO,如圖12所示。隨后如圖13所示，用硫酸濕法去除光刻膠圖形 120。在柵極氧化層IIO和114表面利用PECVD或高密度等離子化學(xué)氣 相淀積(HDP-CVD)工藝沉積多晶硅層140,如圖14所示。隨后刻蝕
上述多晶硅層140形成柵極150,如圖15所示。
在本發(fā)明的另一個實施例中，如圖16所示，在柵極氧化層110和 114表面繼續(xù)利用熱氧化工藝，優(yōu)選爐管熱氧化法，生長氧化層130'。 該層的作用進(jìn)一步增加了柵極氧化層的厚度。然后在氧化層130，表面沉 積多晶硅層140,如圖17所示。隨后刻蝕多晶硅層140形成柵極150, 如圖18所示。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形 式上的限制。雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定 本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情 況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多 可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫 離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的 任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍 內(nèi)。
權(quán)利要求
1、一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層；去除該暴露對應(yīng)柵極位置的第一氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第一氧化層和第二氧化層表面形成多晶硅層；刻蝕所述多晶硅層形成柵極。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于所述方法還包括對 所述去離子水進(jìn)行加熱的步驟。
3、 根據(jù)權(quán)利要求1所述的方法，其特征在于所述第一氧化層利 用爐管熱氧化法生長。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于所述對應(yīng)柵極位置 的第一氧化層利用氫氟酸去除。
5、 一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方法，包括 提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面生長第一氧化層； 圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層； 去除該暴露對應(yīng)棚4及位置的第 一氧化層； 將所述襯底浸泡在去離子水中生長第二氧化層。
6、 根據(jù)權(quán)利要求5所述的方法，其特征在于所述方法還包括對 所述去離子水進(jìn)行加熱的步驟。
7、 根據(jù)權(quán)利要求5所述的方法，其特征在于所述第一氧化層利 用爐管熱氧化法生長。
8、 根據(jù)權(quán)利要求5所述的方法，其特征在于所述對應(yīng)柵極位置的第 一氧化層利用氫氟酸去除。
9、 一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層；去除該暴露對應(yīng)柵極位置的第一氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第 一氧化層和第二氧化層表面形成第三氧化層；在所述第三氧化層表面形成多晶硅層；刻蝕所述多晶硅層形成柵極。
10、 根據(jù)權(quán)利要求9所述的方法，其特征在于所述方法還包括對 所述去離子水進(jìn)行加熱的步驟。
11、 根據(jù)權(quán)利要求9所述的方法，其特征在于所述第一氧化層利 用爐管熱氧化法生長。
12、 根據(jù)權(quán)利要求9所述的方法，其特征在于所述對應(yīng)柵極位置 的第 一氧化層利用氫氟酸去除。
13、 根據(jù)權(quán)利要求9所述的方法，其特征在于所述第三氧化層利 用爐管熱氧化法或化學(xué)氣相淀積法形成。
14、 一種可調(diào)整4冊極氧化層厚度的半導(dǎo)體器件制造方法，包括 提供半導(dǎo)體村底；在所述半導(dǎo)體村底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層；去除該暴露對應(yīng)柵極位置的第 一 氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第一氧化層和第二氧化層表面形成第三氧化層。
15、 根據(jù)權(quán)利要求14所述的方法，其特征在于所述方法還包括 對所述去離子水進(jìn)行加熱的步驟。
16、 根據(jù)權(quán)利要求14所述的方法，其特征在于所述第一氧化層 利用爐管熱氧化法生長。
17、 根據(jù)權(quán)利要求14所述的方法，其特征在于所述對應(yīng)柵極位 置的第一氧化層利用氫氟酸去除。
18、 根據(jù)權(quán)利要求14所述的方法，其特征在于所述第三氧化層 利用爐管熱氧化法或化學(xué)氣相淀積法形成。
全文摘要
公開了一種可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應(yīng)柵極位置的第一氧化層；去除該暴露對應(yīng)柵極位置的第一氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第一氧化層和第二氧化層表面形成多晶硅層；刻蝕所述多晶硅層形成柵極。本發(fā)明的可調(diào)整柵極氧化層厚度的半導(dǎo)體器件制造方法能夠精確地控制柵極氧化層的厚度，滿足不同閾值電壓的需要。
文檔編號H01L21/316GK101364535SQ20071004480
公開日2009年2月11日 申請日期2007年8月9日 優(yōu)先權(quán)日2007年8月9日
發(fā)明者心 王, 陳泰江 申請人:中芯國際集成電路制造(上海)有限公司