專利名稱：半導(dǎo)體存儲器器件和相關(guān)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及半導(dǎo)體存儲器器件和相關(guān)的制造方法。具體地講，本發(fā)明的實(shí)施例涉及包括形成在源區(qū)和漏區(qū)上的接觸的半導(dǎo)體器件和該半導(dǎo)體器件的制造方法。
背景技術(shù)：
半導(dǎo)體存儲器器件可分為易失性存儲器器件和非易失性存儲器器件。易失性存儲器器件，例如DRAM(動態(tài)隨機(jī)存取存儲器)和SRAM(靜態(tài)隨機(jī)存取存儲器)，能夠較快地傳輸數(shù)據(jù)。然而，當(dāng)斷電時，易失性存儲器器件丟失所存儲的數(shù)據(jù)。相反，非易失性存儲器器件，例如EPROM(可擦除可編程只讀存儲器)或EEPROM(電可擦除可編程只讀存儲器)，傳輸數(shù)據(jù)較慢，但即使斷電時，也能保持?jǐn)?shù)據(jù)。
DRAM通常包括傳輸晶體管和電容器。共同地，晶體管和電容器形成存儲器單元。傳輸晶體管用作將電荷輸入到電容器和從電容器輸出電荷的開關(guān)。電容器上存在或不存在電荷表示二進(jìn)制數(shù)據(jù)值。因此，DRAM存儲數(shù)據(jù)的能力取決于電容器的電容。電容不足對指向存儲在存儲器單元中的數(shù)據(jù)的讀取操作具有很大的負(fù)面影響，增加了DRAM的讀取錯誤率，使得難以以低電壓操作DRAM。電容不足及其伴隨的后果導(dǎo)致在DRAM的操作期間消耗較大量的功率。
也就是說，為了防止由于電容不足而導(dǎo)致的數(shù)據(jù)錯誤發(fā)生，DRAM必須執(zhí)行刷新操作，刷新操作指周期性地在逝去預(yù)定長時間之后將電荷再加載到存儲器單元中。執(zhí)行刷新操作的速度取決于DRAM器件中的電容器的電容。因此，各電容器的電容的增加與執(zhí)行刷新操作的速度的減小相對應(yīng)(即，電容的增加使得電容器能夠保持?jǐn)?shù)據(jù)的時間長度延長，改善了DRAM中的數(shù)據(jù)輸入/輸出)。
此外，信息傳輸技術(shù)的發(fā)展和電子裝置例如計算機(jī)的日益普及顯著地促進(jìn)了半導(dǎo)體器件技術(shù)的發(fā)展。當(dāng)前，在半導(dǎo)體器件中需要較快的操作速度、較大的電容器電容和提高集成度。另外，隨著半導(dǎo)體器件的集成度的提高和半導(dǎo)體器件中電容器的電容的增加，形成在存儲器器件中的每個圖形所占據(jù)的面積的大小減小。
隨著半導(dǎo)體器件中圖形尺寸的減小，半導(dǎo)體器件中導(dǎo)線的寬度和導(dǎo)線之間的間隔大大減小。具體地講，在半導(dǎo)體器件中，接觸(電連接到形成在半導(dǎo)體基底中的區(qū)域)需要大的對準(zhǔn)余量和隔離余量。因此，當(dāng)需要在比設(shè)計規(guī)則小的區(qū)域中形成圖形且存在相同圖形的重復(fù)時，使用自對準(zhǔn)方法來形成接觸，使得每個接觸占據(jù)半導(dǎo)體存儲器器件的較小區(qū)域。
自對準(zhǔn)方法是利用元件之間的臺階差來形成圖形的方法。在自對準(zhǔn)方法中，可根據(jù)外圍結(jié)構(gòu)的高度、接觸形成在其中的絕緣層的深度、刻蝕方法等來形成不同尺寸的接觸。因此，自對準(zhǔn)方法被積極地用來形成直接接觸和掩埋接觸，直接接觸將漏區(qū)連接到位線，掩埋接觸將源區(qū)連接到電容器的下電極。
圖1是傳統(tǒng)的DRAM器件的剖視圖。
參照圖1，掩埋接觸12和直接接觸14形成在半導(dǎo)體基底10上。掩埋接觸12與晶體管的源區(qū)22接觸，直接接觸14與晶體管的漏區(qū)21接觸。此外，被分隔體絕緣層18和20包圍的位線16形成在直接接觸14上。另外，包括平板電極、介電層和存儲電極的電容器(未示出)形成在掩埋接觸12上。
如圖1所示，當(dāng)制造傳統(tǒng)的DRAM器件時，在直接接觸14上形成寬度較窄的下位線16a，然后形成寬度比下位線16a的寬度大的上位線16b，以稍微減輕相應(yīng)設(shè)計規(guī)則的限制。
然而，隨著傳統(tǒng)的DRAM器件的集成度的提高，通過光刻形成的圖形之間的余量減小，并且最終將變得不足，因而在圖形之間發(fā)生未對準(zhǔn)的可能性較高。例如，如圖1所示，當(dāng)位線16包括下位線16a和上位線16b時，由于設(shè)置在標(biāo)號“A”所示的區(qū)域中的圖形未對準(zhǔn)而導(dǎo)致在傳統(tǒng)的DRAM器件中發(fā)生缺陷的可能性較高。例如，當(dāng)下位線16a被圖案化成它的寬度朝著半導(dǎo)體基底10的工作表面而增加，因而與圖1中示出的下位線16a相比，下位線16a的下部分被設(shè)置得較靠近掩埋接觸12(即，下位線16a朝掩埋接觸12傾斜)時，在位線16和掩埋接觸12之間會發(fā)生短路。
此外，當(dāng)掩埋接觸12和直接接觸14被圖案化成它們彼此較近時，在掩埋接觸12和直接接觸14之間形成橋，這導(dǎo)致短路。當(dāng)位線16(為用于傳輸存儲器單元的數(shù)據(jù)的信號傳輸線)相對于直接接觸14未對準(zhǔn)，或者在位線16和相鄰的掩埋接觸12之間發(fā)生短路時，相應(yīng)的DRAM單元不能正常操作。此外，當(dāng)在掩埋接觸12和直接接觸14之間出現(xiàn)橋時，相應(yīng)的DRAM單元也不能正常操作。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了一種半導(dǎo)體存儲器器件和用于制造該半導(dǎo)體存儲器器件的方法。所述半導(dǎo)體存儲器器件適于基本上防止半導(dǎo)體存儲器器件的位線和掩埋接觸之間發(fā)生電短路，并且適于基本上防止半導(dǎo)體存儲器器件的直接接觸和掩埋接觸之間形成橋。本發(fā)明的實(shí)施例提供了一種適于基本上防止DRAM器件的電性能劣化的半導(dǎo)體存儲器器件和用于制造該半導(dǎo)體存儲器器件的方法。
在一個實(shí)施例中，本發(fā)明提供了一種半導(dǎo)體存儲器器件，包括源區(qū)和漏區(qū)，設(shè)置在半導(dǎo)體基底中；掩埋接觸，設(shè)置在晶體管的源區(qū)上并電連接到源區(qū)；直接接觸，設(shè)置在晶體管的漏區(qū)上并電連接到漏區(qū)，其中，以不同的高度設(shè)置直接接觸的上表面和掩埋接觸的上表面。所述半導(dǎo)體存儲器器件還包括位線，設(shè)置在直接接觸上并電連接到直接接觸，從而電連接到漏區(qū)；電容器的下電極，設(shè)置在掩埋接觸上并電連接到掩埋接觸，從而電連接到源區(qū)。
在另一實(shí)施例中，本發(fā)明提供了一種制造半導(dǎo)體存儲器器件的方法，所述方法包括在半導(dǎo)體基底中形成源區(qū)和漏區(qū)；在形成源區(qū)和漏區(qū)之后，在半導(dǎo)體基底上沉積第一中間絕緣層；在第一中間絕緣層中形成包括掩埋接觸孔和直接接觸孔的多個接觸孔，其中，掩埋接觸孔暴露源區(qū)，直接接觸孔暴露漏區(qū)。所述方法還包括用第一導(dǎo)電材料填充接觸孔，以形成電連接到源區(qū)的掩埋接觸和電連接到漏區(qū)的直接接觸；選擇性刻蝕直接接觸，以減小直接接觸的上表面的高度，從而形成開口；在開口的側(cè)壁上形成分隔體。所述方法還包括用至少一種第二導(dǎo)電材料填充開口；將所述至少一種第二導(dǎo)電材料圖案化，以形成通過直接接觸連接到漏區(qū)的位線，其中，分隔體用于使位線與外圍區(qū)域絕緣；在形成位線之后，在半導(dǎo)體基底上沉積第二中間絕緣層；在半導(dǎo)體基底上形成電容器的下電極，其中，電容器的下電極通過掩埋接觸電連接到源區(qū)。
在又一實(shí)施例中，本發(fā)明提供了一種制造半導(dǎo)體存儲器器件的方法，所述方法包括在半導(dǎo)體基底中形成源區(qū)和漏區(qū)；在形成源區(qū)和漏區(qū)之后，在半導(dǎo)體基底上沉積第一中間絕緣層；在第一中間絕緣層中形成包括掩埋接觸孔和直接接觸孔的多個接觸孔，其中，掩埋接觸孔暴露源區(qū)，直接接觸孔暴露漏區(qū)。所述方法還包括用第一導(dǎo)電材料填充接觸孔，以形成電連接到源區(qū)的掩埋接觸和電連接到漏區(qū)的直接接觸；選擇性刻蝕掩埋接觸，以減小掩埋接觸的上表面的高度，從而形成開口，其中，在選擇性刻蝕掩埋接觸之后，直接接觸的上表面被設(shè)置得比掩埋接觸的上表面高；在開口的側(cè)壁上形成分隔體。所述方法還包括在直接接觸上形成位線，該位線電連接到直接接觸，從而將位線電連接到漏區(qū)；在形成位線之后，在半導(dǎo)體基底上沉積第二中間絕緣層；在半導(dǎo)體基底上形成電容器的下電極，其中，電容器的下電極通過掩埋接觸電連接到源區(qū)，分隔體用于使電容器的下電極與外圍區(qū)域絕緣。


下面將參照附圖描述本發(fā)明的實(shí)施例，附圖中相同的標(biāo)號始終表示相同的元件。附圖中圖1是傳統(tǒng)的DRAM器件的剖視圖；圖2是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器器件的剖視圖；圖3A至圖3F示出了根據(jù)本發(fā)明實(shí)施例的制造圖2中的半導(dǎo)體存儲器器件的方法的步驟；圖4A至圖4D示出了根據(jù)本發(fā)明另一實(shí)施例的制造半導(dǎo)體存儲器器件的方法的步驟。
具體實(shí)施例方式
雖然在附圖中可示出多個相同的元件，但是為了便于描述，通常將參照附圖只描述該附圖中示出的每種元件中的一個。另外，這里所使用的術(shù)語“第一”、“第二”等只是為了便于描述。
圖2是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器器件的剖視圖。參照圖2，掩埋接觸106和直接接觸108-1形成在包括晶體管的半導(dǎo)體基底100上，所述晶體管包括柵區(qū)、源區(qū)154和漏區(qū)152。掩埋接觸106與晶體管的源區(qū)154接觸，直接接觸108-1與晶體管的漏區(qū)152接觸。附圖中示出的源區(qū)和漏區(qū)實(shí)質(zhì)上是示意性的，并且不必表示這些區(qū)域的實(shí)際形狀。此外，如這里所使用的，當(dāng)?shù)谝辉环Q為“在第二元件上”時，第一元件可以直接在第二元件上，或者可存在中間元件。
此外，被外部絕緣層127包圍的位線122形成在直接接觸108-1上，外部絕緣層127包括分隔體120、第一絕緣層124和第二絕緣層126。外部絕緣層127用于使位線122與外圍區(qū)域絕緣，所述外圍區(qū)域可包括掩埋接觸106或電容器130的下電極。此外，分隔體120與位線122的下側(cè)壁相鄰地設(shè)置，第一絕緣層124設(shè)置在分隔體120上并與位線122的上側(cè)壁相鄰地設(shè)置，第二絕緣層126與第一絕緣層124的側(cè)壁相鄰地設(shè)置并與分隔體120的側(cè)壁的一部分相鄰地設(shè)置。電容器130的下電極形成在掩埋接觸106上。
如圖2所示，形成直接接觸108-1，使得直接接觸108-1的上表面被設(shè)置得比掩埋接觸106的上表面低。用于如上形成直接接觸108-1使得直接接觸108-1的上表面被設(shè)置得比掩埋接觸106的上表面低的方法能夠減小在直接接觸108-1和掩埋接觸106之間形成橋的幾率。此外，通過一個光刻工藝在直接接觸108-1上形成位線122，以相對于制造傳統(tǒng)的DRAM器件的工藝，簡化制造圖2中的半導(dǎo)體存儲器器件的工藝，并且形成具有相應(yīng)的未對準(zhǔn)余量的位線122，所述相應(yīng)的未對準(zhǔn)余量用于基本上防止在形成位線122之后會存在的未對準(zhǔn)(一定量的未對準(zhǔn))導(dǎo)致位線122和外圍區(qū)域(可包括掩埋接觸106和電容器的下電極130)之間電短路。
將參照圖3A至圖3F順次描述根據(jù)本發(fā)明實(shí)施例的制造圖2中的半導(dǎo)體存儲器器件的方法。
首先參照圖3A，在P型(或N型)半導(dǎo)體基底100中形成器件隔離層例如淺槽隔離(STI)，以限定場區(qū)和有源區(qū)。為了在有源區(qū)上形成晶體管，依次形成柵氧化層、導(dǎo)電層(例如多晶硅)和分隔體以形成傳統(tǒng)的柵區(qū)。此外，利用形成在柵區(qū)上的自對準(zhǔn)離子注入掩膜將IIIA族(例如，硼(B))或VA族(例如，磷(P)或砷(As))雜質(zhì)離子注入到半導(dǎo)體基底100中，從而形成源區(qū)154和漏區(qū)152，源區(qū)154和漏區(qū)152中每個的導(dǎo)電類型與半導(dǎo)體基底100的導(dǎo)電類型相反。
接著，在晶體管形成在上面的半導(dǎo)體基底100上沉積第一中間絕緣層102。第一中間絕緣層102可由SiO2或SiON形成。然后，通過對第一中間絕緣層102執(zhí)行光刻工藝而在第一中間絕緣層102中形成多個接觸孔105，以暴露源區(qū)154和漏區(qū)152。多個接觸孔105包括暴露漏區(qū)152的直接接觸孔104和暴露源區(qū)154的掩埋接觸孔103。然后接觸孔105填充導(dǎo)電材料例如多晶硅，以在掩埋接觸孔103中形成掩埋接觸106、在直接接觸孔104中形成直接接觸108。掩埋接觸106用于將電容器130(見圖3F)的下電極電連接到源區(qū)154，直接接觸108(一旦它形成為直接接觸108-1(見圖3F))用于將位線122(見圖3F)電連接到漏區(qū)152。
參照圖3B，在掩埋接觸106和直接接觸108形成在上面的半導(dǎo)體基底100上沉積第二中間絕緣層110。第二中間絕緣層110可由SiO2或SiON形成。
接著，在第二中間絕緣層110上形成光敏層，以覆蓋第二中間絕緣層110。通過曝光和顯影來選擇性地去除光敏層的位于直接接觸108上的部分，從而如圖3B所示地形成光敏層掩膜112。
參照圖3C，對光敏層掩膜112形成在上面的半導(dǎo)體基底100執(zhí)行利用等離子體的刻蝕工藝。所述刻蝕工藝是去除第二中間絕緣層110的被光敏層掩膜112暴露的部分并暴露直接接觸108的干法刻蝕工藝。接著，通過干法刻蝕工藝將被第二中間絕緣層110的去除的部分暴露的直接接觸108刻蝕到需要的深度，從而形成比直接接觸108小的直接接觸108-1(沿著基本上垂直于半導(dǎo)體基底100的工作表面的第一尺度測量)。因此，通過干法刻蝕工藝形成了從與第二中間絕緣層110的上表面基本上齊平的區(qū)域向直接接觸108-1的上表面延伸的開口116。這里所使用的元件的“厚度”是元件沿著基本上垂直于相應(yīng)半導(dǎo)體基底的工作表面的第一尺度的尺寸。另外，這里所使用的術(shù)語“更薄”與前面所定義的元件的厚度有關(guān)。
因此，在干法刻蝕工藝中通過利用光敏層掩膜112而對直接接觸108并且不對掩埋接觸106執(zhí)行干法刻蝕工藝，形成直接接觸108-1，使得直接接觸108-1的上表面被設(shè)置得比掩埋接觸106的上表面低余量140。也就是說，直接接觸108-1被形成為在直接接觸108-1的上表面和掩埋接觸106的上表面之間存在等于余量140的臺階差。形成直接接觸108-1和掩埋接觸106，使得它們具有不同的高度，這基本上防止了在直接接觸108-1和掩埋接觸106之間形成橋。此外，即使在形成直接接觸108和掩埋接觸106的工藝中在直接接觸108和掩埋接觸106之間形成了橋，在刻蝕直接接觸108以形成直接接觸108-1的工藝中也能夠消除(即，切斷)該橋，從而消除在直接接觸108和掩埋接觸106之間形成的橋會導(dǎo)致的任何問題。這里所使用的術(shù)語“下”指沿著基本上垂直于相應(yīng)的半導(dǎo)體基底的工作表面的尺度較靠近相應(yīng)的半導(dǎo)體基底的工作表面，術(shù)語“上”指沿著基本上垂直于相應(yīng)的半導(dǎo)體基底的工作表面的尺度較遠(yuǎn)離相應(yīng)的半導(dǎo)體基底的工作表面。此外，這里所使用的術(shù)語“高度”指“沿著基本上垂直于相應(yīng)的半導(dǎo)體基底的工作表面的尺度元件的上表面離相應(yīng)的半導(dǎo)體基底的工作表面的距離。
此外，隨后將在比直接接觸108的上表面低的直接接觸108-1的上表面上形成位線122，使得相對于圖1的傳統(tǒng)DRAM器件，將位線有效地降低(即，更靠近半導(dǎo)體基底100的工作表面)等于余量140的量。在光刻工藝的背景中，存儲器裝置中具體圖形的位置“越高”(即，相對垂直布置)，其分辨率越低。因此，根據(jù)圖2和圖3A-3F中所示的實(shí)施例，降低了等于余量140的量的位線122沒有不利地影響后續(xù)用于形成圖形的光刻工藝的分辨率。
參照圖3C、圖3D和圖3E，在形成開口116之后，通過灰化和剝離工藝將光敏層掩膜112去除。然后在半導(dǎo)體基底100上沉積絕緣層118。形成絕緣層118以隨后由絕緣層118形成開口116中的分隔體120，例如，絕緣層118可由氮化硅(SiN)形成。為了使分隔體120沿著基本上垂直于半導(dǎo)體基底100的工作表面的尺度變長，還可在掩埋接觸106和直接接觸108-1形成在上面的半導(dǎo)體基底100上形成另一絕緣層，所述另一絕緣層由物質(zhì)例如SiO2或SiON形成。
參照圖3E，通過對絕緣層118執(zhí)行各向同性刻蝕工藝，在開口116中形成分隔體120。接著，在分隔體120形成在上面的半導(dǎo)體基底100上沉積導(dǎo)電層。因而，導(dǎo)電材料沉積在第一中間絕緣層110上并填充開口116。
接著，通過執(zhí)行傳統(tǒng)的光刻工藝使得只在直接接觸108-1和分隔體120的部分上保留導(dǎo)電層來形成位線122。位線122通過直接接觸108-1電連接到晶體管的漏區(qū)，從而位線122起用于輸入/輸出存儲器單元的數(shù)據(jù)的信號線的作用。此外，在位線122的上表面和側(cè)面上形成第一絕緣層124。第一絕緣層124可由氮化硅形成。
用于形成位線122的導(dǎo)電層可由鎢形成?？蛇x地，為了提高半導(dǎo)體存儲器器件的速度，可以通過另一方法來形成位線122。在所述另一方法中，為了形成阻擋層，在分隔體120形成在上面的半導(dǎo)體基底100上順次沉積硅化鈦層和氮化鈦層。然后在阻擋層形成在上面的半導(dǎo)體基底100上沉積鎢層。接著將硅化鈦層、氮化鈦層和鎢層圖案化，以形成位線122。
如圖3D和圖3E中所示，通過在開口116中形成分隔體120之后用導(dǎo)電材料填充開口116來形成位線122。如上所述，當(dāng)在分隔體120位于其中的開口116中形成位線122時，位線122和掩埋接觸106通過由絕緣材料形成的分隔體120彼此絕緣(即，阻斷)。
因此，能夠基本上消除傳統(tǒng)的器件中在與由圖3E中的標(biāo)號C表示的區(qū)域相對應(yīng)的區(qū)域中經(jīng)常發(fā)生的位線和掩埋接觸之間發(fā)生電短路的問題。此外，與通過兩個光刻工藝形成下位線和上位線來形成位線的傳統(tǒng)技術(shù)相反，當(dāng)根據(jù)本發(fā)明實(shí)施例在直接接觸108-1上形成位線122時，能夠通過單個光刻工藝來形成位線122。
參照圖3E和圖3F，如上所述，在形成位線122之后，去除第二中間絕緣層110?？梢酝ㄟ^利用在第一絕緣層124和分隔體120中的每個與第二中間絕緣層110之間具有刻蝕選擇性的刻蝕劑的濕法刻蝕工藝來去除第二中間絕緣層110，其中，第一絕緣層124和分隔體120中的每個可由氮化硅形成。
接著，在半導(dǎo)體基底100上沉積用于將位線122與外圍結(jié)構(gòu)電隔離的氮化硅層。然后，通過對氮化硅層執(zhí)行各向異性刻蝕工藝來在位線122的側(cè)壁上形成第二絕緣層126。接著，在位線122形成在上面的半導(dǎo)體基底100上沉積由物質(zhì)例如SiO2或SiON形成的第三中間絕緣層128。然后，通過對第三中間絕緣層128執(zhí)行光刻工藝，在掩埋接觸106上形成電容器130的下電極，所述電容器130的下電極電連接到源區(qū)154。
根據(jù)本發(fā)明的實(shí)施例，在通過刻蝕直接接觸形成的開口中形成分隔體，從而降低了直接接觸的上表面，這可以基本上防止半導(dǎo)體存儲器器件中在位線和掩埋接觸之間發(fā)生電短路。此外，刻蝕直接接觸，使得直接接觸的上表面比掩埋接觸的上表面低，這可以基本上防止在直接接觸和掩埋接觸之間形成橋。
圖4A至圖4D示出了根據(jù)本發(fā)明實(shí)施例的制造半導(dǎo)體存儲器器件的方法。除了用于形成圖4A至圖4D所示的實(shí)施例中的直接接觸208和掩埋接觸206-1之間的臺階差的工藝之外，圖4A至圖4D所示的方法與上面參照圖3A至圖3C所述的用于制造圖2的半導(dǎo)體存儲器器件的方法相似。
參照圖4A，在P型(或N型)半導(dǎo)體基底200中形成器件隔離層(例如，STI)，以限定場區(qū)和有源區(qū)。為了在場區(qū)上形成晶體管，依次形成柵氧化層、導(dǎo)電層(例如多晶硅)和分隔體以形成傳統(tǒng)的柵區(qū)。此外，利用形成在柵區(qū)上的自對準(zhǔn)離子注入掩膜將IIIA族(例如，硼(B))或VA族(例如，磷(P)或砷(As))雜質(zhì)離子注入到半導(dǎo)體基底200中，從而形成源區(qū)254和漏區(qū)252，源區(qū)254和漏區(qū)252中每個的導(dǎo)電類型與半導(dǎo)體基底200的導(dǎo)電類型相反。
接著，在晶體管形成在上面的半導(dǎo)體基底200上沉積第一中間絕緣層202。第一中間絕緣層202可由SiO2或SiON形成。然后，通過對第一中間絕緣層202執(zhí)行光刻工藝而在第一絕緣層202中形成多個接觸孔205，以暴露源區(qū)254和漏區(qū)252。多個接觸孔205包括暴露漏區(qū)252的直接接觸孔204和暴露源區(qū)254的掩埋接觸孔203。然后接觸孔205填充導(dǎo)電材料例如多晶硅，以在掩埋接觸孔203中形成掩埋接觸206、在直接接觸孔204中形成直接接觸208。掩埋接觸206用于將電容器230(見圖4D)的下電極電連接到源區(qū)254(在被形成為掩埋接觸206-1之后(見圖4D))，直接接觸208用于將位線218電連接到漏區(qū)252。
再次參照圖4A，在形成掩埋接觸206和直接接觸208之后，在掩埋接觸206和直接接觸208形成在上面的半導(dǎo)體基底200上形成光敏層。接著，通過對光敏層執(zhí)行曝光和顯影工藝來形成只暴露掩埋接觸206的光敏層掩膜210。
參照圖4B，為了將所暴露的掩埋接觸206向下刻蝕需要的厚度，對光敏層掩膜210形成在上面的半導(dǎo)體基底200執(zhí)行利用等離子體等的干法刻蝕工藝。因此，掩埋接觸206被刻蝕成更薄的掩埋接觸206-1，以在掩埋接觸206-1的上表面和直接接觸208的上表面之間形成等于余量240的臺階差(即，高度差)。此外，通過干法刻蝕工藝形成從與第一中間絕緣層202的上表面基本上齊平的區(qū)域向掩埋接觸206-1的上表面延伸的開口214。
在執(zhí)行用于形成掩埋接觸206-1的刻蝕工藝之后，通過傳統(tǒng)的灰化和剝離工藝將光敏層掩膜210去除。然后在半導(dǎo)體基底200上沉積絕緣層212。形成絕緣層212以隨后由絕緣層212形成開口214中的分隔體216(見圖4C)。接著，在形成電容器230的下電極之后，分隔體216將與電容器230的下電極的側(cè)壁相鄰地設(shè)置(見圖4D)，并用于使電容器230的下電極與外圍區(qū)域(可包括直接接觸208或位線218)絕緣。此外，絕緣層212可由氮化硅形成。為了使分隔體216沿著基本上垂直于半導(dǎo)體基底200的工作表面的尺度變長，還可在掩埋接觸206-1和直接接觸208形成在上面的半導(dǎo)體基底200上形成另一絕緣層，所述另一絕緣層由物質(zhì)例如SiO2或SiON形成。
參照圖4B和圖4C，通過對絕緣層212執(zhí)行各向同性刻蝕工藝，在開口214中形成分隔體216。接著，在分隔體216形成在上面的半導(dǎo)體基底200上沉積導(dǎo)電層。此外，對所沉積的導(dǎo)電層執(zhí)行光刻工藝，以形成電連接到直接接觸208的位線218。位線218可由鎢形成?？蛇x地，為了提高半導(dǎo)體存儲器器件的速度，可以通過另一方法來形成位線218。在所述另一方法中，在半導(dǎo)體基底200上形成硅化鈦層和氮化鈦層，以形成阻擋層，在阻擋層上形成鎢層。然后，將硅化鈦層、氮化鈦層和鎢層圖案化，以形成位線218。接著，在位線218的側(cè)壁上形成絕緣層220。
參照圖4D，然后，在位線218形成在上面的半導(dǎo)體基底200上沉積由物質(zhì)例如SiO2或SiON形成的第二中間絕緣層228。接著，電容器230的下電極形成在掩埋接觸206-1上，從而電連接到源區(qū)254。此外，分隔體216與電容器230的下電極的側(cè)壁相鄰地設(shè)置，該分隔體用于使電容器的下電極與外圍區(qū)域絕緣。
在上面參照圖4A至圖4D所述的實(shí)施例中，對掩埋接觸206(而不是直接接觸208)執(zhí)行干法刻蝕工藝，以形成掩埋接觸206-1，使得在掩埋接觸206-1的上表面和直接接觸208的上表面之間存在等于余量240的臺階差。這個臺階差基本上防止在直接接觸208和掩埋接觸206-1之間形成橋。另外，即使在形成直接接觸208和掩埋接觸206的工藝中形成了橋，在刻蝕掩埋接觸206以形成掩埋接觸206-1的工藝中也能夠消除(即，切斷)該橋，從而消除在直接接觸208和掩埋接觸206之間形成的橋會導(dǎo)致的任何問題。此外，由于位線218形成在上表面比掩埋接觸206-1的上表面高的直接接觸208上，所以還能夠基本上防止掩埋接觸206-1和位線218之間電短路。
雖然這里已經(jīng)描述了本發(fā)明的實(shí)施例，但是在不脫離由權(quán)利要求限定的本發(fā)明的范圍的情況下，本領(lǐng)域的技術(shù)人員能夠?qū)@些實(shí)施例作出各種修改和等價布置。
權(quán)利要求
1.一種半導(dǎo)體存儲器器件，包括源區(qū)和漏區(qū)，設(shè)置在半導(dǎo)體基底中；掩埋接觸，設(shè)置在源區(qū)上并電連接到源區(qū)；直接接觸，設(shè)置在漏區(qū)上并電連接到漏區(qū)，其中，以不同的高度設(shè)置直接接觸的上表面和掩埋接觸的上表面；位線，設(shè)置在直接接觸上并電連接到直接接觸；電容器的下電極，設(shè)置在掩埋接觸上并電連接到掩埋接觸。
2.如權(quán)利要求1所述的器件，其中掩埋接觸和直接接觸都設(shè)置在中間絕緣層中；直接接觸的上表面設(shè)置得比掩埋接觸的上表面低。
3.如權(quán)利要求2所述的器件，還包括外部絕緣層，該外部絕緣層設(shè)置在位線上并用于使位線與外圍區(qū)域絕緣。
4.如權(quán)利要求3所述的器件，其中，所述外圍區(qū)域包括掩埋接觸或電容器的下電極。
5.如權(quán)利要求4所述的器件，其中，所述絕緣層包括分隔體，與位線的下側(cè)壁相鄰地設(shè)置；第一絕緣層，設(shè)置在分隔體上，并與位線的上側(cè)壁相鄰；第二絕緣層，與分隔體的側(cè)壁的部分和第一絕緣層的側(cè)壁相鄰地設(shè)置。
6.如權(quán)利要求1所述的器件，其中掩埋接觸和直接接觸都設(shè)置在中間絕緣層中；直接接觸的上表面設(shè)置得比掩埋接觸的上表面高。
7.如權(quán)利要求6所述的器件，還包括與電容器的下電極的側(cè)壁相鄰地設(shè)置的分隔體，其中，該分隔體用于使電容器的下電極與外圍區(qū)域絕緣。
8.如權(quán)利要求7所述的器件，其中，所述外圍區(qū)域包括直接接觸或位線。
9.一種制造半導(dǎo)體存儲器器件的方法，包括在半導(dǎo)體基底中形成源區(qū)和漏區(qū)；在半導(dǎo)體基底上沉積第一中間絕緣層；在第一中間絕緣層中形成包括掩埋接觸孔和直接接觸孔的多個接觸孔，其中，掩埋接觸孔暴露源區(qū)，直接接觸孔暴露漏區(qū)；用第一導(dǎo)電材料填充接觸孔，以形成電連接到源區(qū)的掩埋接觸和電連接到漏區(qū)的直接接觸；選擇性刻蝕直接接觸，以減小直接接觸的上表面的高度，從而形成開口；在開口的側(cè)壁上形成分隔體；用至少一種第二導(dǎo)電材料填充開口；將所述至少一種第二導(dǎo)電材料圖案化，以形成通過直接接觸連接到漏區(qū)的位線，其中，分隔體用于使位線與外圍區(qū)域絕緣；在形成位線之后，在半導(dǎo)體基底上沉積第二中間絕緣層；在半導(dǎo)體基底上形成電容器的下電極，其中，電容器的下電極通過掩埋接觸電連接到源區(qū)。
10.如權(quán)利要求9所述的方法，其中，所述第一導(dǎo)電材料是多晶硅，所述至少一種第二導(dǎo)電材料是鎢。
11.如權(quán)利要求9所述的方法，其中，在選擇性刻蝕直接接觸之后，直接接觸的上表面被設(shè)置得比掩埋接觸的上表面低。
12.如權(quán)利要求9所述的方法，其中，所述第一中間絕緣層和所述第二中間絕緣層由SiO2或SiON形成。
13.如權(quán)利要求12所述的方法，其中，所述外圍區(qū)域包括掩埋接觸或電容器的下電極。
14.如權(quán)利要求13所述的方法，其中，所述分隔體由SiN形成。
15.如權(quán)利要求14所述的方法，其中，用至少一種第二導(dǎo)電材料填充開口的步驟包括在半導(dǎo)體基底上形成硅化鈦層、氮化鈦層和鎢層。
16.一種制造半導(dǎo)體存儲器器件的方法，包括在半導(dǎo)體基底中形成源區(qū)和漏區(qū)；在半導(dǎo)體基底上沉積第一中間絕緣層；在第一中間絕緣層中形成包括掩埋接觸孔和直接接觸孔的多個接觸孔，其中，掩埋接觸孔暴露源區(qū)，直接接觸孔暴露漏區(qū)；用第一導(dǎo)電材料填充接觸孔，以形成電連接到源區(qū)的掩埋接觸和電連接到漏區(qū)的直接接觸；選擇性刻蝕掩埋接觸，以減小掩埋接觸的上表面的高度，從而形成開口，其中，在選擇性刻蝕掩埋接觸之后，直接接觸的上表面被設(shè)置得比掩埋接觸的上表面高；在開口的側(cè)壁上形成分隔體；在直接接觸上形成位線，該位線電連接到直接接觸；在形成位線之后，在半導(dǎo)體基底上沉積第二中間絕緣層；在半導(dǎo)體基底上形成電容器的下電極，其中，電容器的下電極通過掩埋接觸電連接到源區(qū)，分隔體用于使電容器的下電極與外圍區(qū)域絕緣。
17.如權(quán)利要求16所述的方法，其中，所述第一導(dǎo)電材料是多晶硅。
18.如權(quán)利要求16所述的方法，其中，所述第一中間絕緣層和所述第二中間絕緣層由SiO2或SiON形成。
19.如權(quán)利要求18所述的方法，其中，所述外圍區(qū)域包括直接接觸或位線。
20.如權(quán)利要求19所述的方法，其中，所述分隔體由SiN形成。
全文摘要
本發(fā)明的實(shí)施例公開了一種半導(dǎo)體存儲器器件和該半導(dǎo)體存儲器器件的制造方法。所述半導(dǎo)體存儲器器件包括源區(qū)和漏區(qū)，設(shè)置在半導(dǎo)體基底中；掩埋接觸，設(shè)置在晶體管的源區(qū)上并電連接到源區(qū)；直接接觸，設(shè)置在晶體管的漏區(qū)上并電連接到漏區(qū)，其中，以不同的高度設(shè)置直接接觸的上表面和掩埋接觸的上表面。所述半導(dǎo)體存儲器器件還包括位線，設(shè)置在直接接觸上并電連接到直接接觸，從而電連接到漏區(qū)；電容器的下電極，設(shè)置在掩埋接觸上并電連接到掩埋接觸，從而電連接到源區(qū)。
文檔編號H01L21/768GK101043035SQ20071000702
公開日2007年9月26日 申請日期2007年2月7日 優(yōu)先權(quán)日2006年3月23日
發(fā)明者樸正柱 申請人:三星電子株式會社