專利名稱：制造半導體器件的方法
技術領域：
本發(fā)明涉及一種制造半導體器件的方法，其包括在硅基板上提供的場效應晶體管。
背景技術：
對于半導體工藝，存在許多用于在硅基板上形成硅化物層的技術。通過使用硅化物層，減小了柵電極或源/漏的電阻。JP-A No.2005-159336是一個相關的技術，其示出了這些半導體處理技術。
該文獻公開了一種具有LDD(輕摻雜漏)結構的半導體器件中的硅化物層的形成工藝。根據(jù)該公開內(nèi)容，首先在硅基板上形成柵電極和低濃度摻雜區(qū)域，并且在柵電極的橫向面上形成間隔物。然后，在硅基板上形成由絕緣層構成的緩沖層，并且注入摻雜劑以形成源/漏區(qū)域。然后通過干法蝕刻工藝移除緩沖層。通過該工藝，間隔物的形成，以及緩沖層的移除，招致了程度相似的硅基板的過蝕刻。
JP-A No.2005-159336然而，在前面的工藝中，形成高濃度的摻雜區(qū)域，隨后執(zhí)行硅基板的干法蝕刻(dry etching)。因此，盡管將高濃度的摻雜劑注入到預定深度，但是由于通過干法蝕刻工藝移除了注入?yún)^(qū)域的表面，因此用作源/漏區(qū)域的高劑量注入?yún)^(qū)域變得過淺。另一方面，高劑量注入?yún)^(qū)域的結位置基本上保持不變。結果，提供使硅化物層下面的高濃度區(qū)域顯著變淺，結漏電流增加。因此，出于在形成硅化物之后抑制晶體管的結漏電流的觀點，該方法具有改進空間。
在這一點上，引用的文獻提出了一種防止硅被刮削(scrape)的方法，以便于防止由于過蝕刻引起的摻雜區(qū)域的深度減小。具體地，用于形成間隔物的絕緣層的蝕刻分兩個步驟執(zhí)行。將氮化硅層用作緩沖層，并且在離子注入之后通過蝕刻移除氮化硅層。根據(jù)所引用的文獻，在間隔物形成和緩沖層移除的過程中，該步驟防止硅被刮削。
然而，在硅基板的表面附近，在形成源/漏區(qū)域之前，引入了用于形成阱或溝道區(qū)域的摻雜劑。除此之外，可以引入用于形成袋區(qū)域的摻雜劑。這些摻雜劑具有同所引入的用于形成源/漏區(qū)域的那些摻雜劑相反的導電類型。
在如所引用的文獻中示出的防止硅基板的表面被刮削的情況中，在源/漏區(qū)域的表面附近存在相反導電類型的摻雜劑，并且增加了源/漏區(qū)域的電阻率。因此，出于確保源/漏區(qū)域的有效結深度的觀點，前面的方法具有改進的空間。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種制造半導體器件的方法，包括在硅基板的芯片側的表面上形成柵電極；在柵電極上形成絕緣層；通過反向蝕刻柵電極上和硅基板上的絕緣層，形成覆蓋柵電極側面的側壁，并且通過蝕刻將形成源/漏區(qū)域的、與側壁相鄰區(qū)域中的硅基板芯片側的表面部分進行移除，由此在芯片側的表面上形成大致水平的刮削部分；在形成側壁和刮削部分之后，將摻雜劑離子注入到柵電極周圍的硅基板，由此形成源/漏區(qū)域；在提供柵電極的硅基板的刮削部分上，形成金屬層；以及使金屬層同硅基板反應，由此在源/漏區(qū)域上形成硅化物層。
根據(jù)這樣配置的方法，形成了側壁，并且在將形成源/漏區(qū)域的硅基板芯片側的表面上的區(qū)域中形成了大致水平的刮削部分。然后在形成刮削部分之后，形成源/漏區(qū)域。而且，隨后在刮削部分上形成金屬層，并且在源/漏區(qū)域上形成硅化物層。該配置允許在注入源/漏摻雜劑之前，從源/漏移除包含具有相反導電類型的相對高濃度摻雜劑的表面層。結果，可以避免由相反導電類型摻雜劑補償引起的源/漏區(qū)域的不需要的電阻率增加。因此，根據(jù)本發(fā)明的方法允許穩(wěn)定地以預定的結深度形成源/漏區(qū)域，因此防止了有效結深度的減小。
如上文所述，在形成源/漏區(qū)域之前形成刮削部分。不同于根據(jù)專利文獻1的方法，該配置允許在形成源/漏區(qū)域之后，防止刮削部分被額外地刮削更深入到基板中。因此，根據(jù)本發(fā)明的方法有效地防止源/漏區(qū)域深度的減小，由此能夠確保足夠的結深度。
根據(jù)本發(fā)明的方法可以包括在形成源/漏區(qū)域之后并且在刮削部分上形成金屬層之前，使用化學溶液清洗硅基板的整個表面。該配置有助于使刮削部分上的金屬層的形成工藝進一步穩(wěn)定。
考慮到上文，硅基板整個表面的清洗可以構成硅化工藝中的形成金屬層之前的預處理。當清洗硅基板時，不希望額外地蝕刻在硅基板上形成的刮削部分。然而，在清洗工藝中可以能招致無意的蝕刻效果，只要刮削部分的高度變化相對于源/漏區(qū)域的深度幾乎可以忽略。具體地，如果由于清洗引起的硅基板刮削部分的高度變化小于自芯片側的表面刮削的刮削部分的深度，則其是可允許的。更具體地，如果由于清洗引起的刮削部分的高度變化小于5nm，則其是可允許的。
在根據(jù)本發(fā)明的方法中，形成側壁和形成刮削部分可以包括通過在第一條件下反向蝕刻，移除柵電極上和硅基板上的絕緣層，由此形成側壁，并且暴露硅基板的芯片側的表面，并且在第二條件下蝕刻硅基板，由此形成刮削部分。
在用于形成側壁和用于在硅基板上形成刮削部分的反向蝕刻之后，基板的暴露硅表面的額外蝕刻實現(xiàn)了各個步驟中硅基板和絕緣層之間的較高蝕刻選擇性。更加詳細地，第一條件可以采用絕緣層的相對于硅基板的較高蝕刻速率，而第二條件可以采用硅基板相對于絕緣層的較高蝕刻速率。該配置有助于進一步限制由于刮削部分形成過程中絕緣層上蝕刻效果引起的側壁厚度的減小。因此，在與半導體器件的進一步的收縮無關的情況下，包括形成刮削部分的該方法允許使半導體器件的制造工藝進一步穩(wěn)定。
在根據(jù)本發(fā)明的方法中，金屬層可以包含鎳，并且硅化物層可以是鎳硅化物(Ni-silicide)層。而且，在該結構下面，芯片側的表面和刮削部分之間的硅基板中的臺階部分表面可以大致平行于硅基板的法線。在源/漏區(qū)域上鎳硅化物層的形成過程中，該設置防止含鎳層從側壁“滑入”刮削部分。
這里，金屬層中包含的鎳的“滑入”這一術語在此處意指下述現(xiàn)象，即淀積在側壁上的含鎳層在硅化反應過程中沿側壁表面遷移，并且隨后向下滑入到硅基板上的源/漏區(qū)域中。在硅化反應過程中發(fā)生滑入的情況中，除了最初淀積在源/漏區(qū)域上的含鎳層以外，自側壁遷移的含鎳層被過度提供給源/漏區(qū)域。這可能導致鎳和硅基板之間的過度反應。
滑入是本發(fā)明人通過對含鎳層的相關研究新發(fā)現(xiàn)的一種現(xiàn)象。本發(fā)明人嘗試在使用鎳硅化物作為硅化物層的情況中縮短晶體管的柵長度，作為降低場效應晶體管的柵長度用于實現(xiàn)較高操作速度的嘗試的一部分。通過該研究，已經(jīng)發(fā)現(xiàn)，作為柵電極之間的距離減小的結果，在形成鎳硅化物的工藝中，鎳的過度反應更顯著地發(fā)生在柵電極之間距離較短的區(qū)域中。
這驅使本發(fā)明人集中研究鎳的過度反應更顯著地發(fā)生在柵電極之間距離較短區(qū)域中的原因。結果，得到了兩個可能的原因；即，在濃度高的區(qū)域中，鎳更易于反應，由此轉變?yōu)镹iSi2，并且淀積在側壁上的含鎳層的“滑入”更易于發(fā)生。
前面的設置較有效地防止含鎳層滑入到源/漏區(qū)域中。這抑制了硅基板同源/漏區(qū)域中的鎳之間的過度反應。因此，Ni硅化物層可以穩(wěn)定地形成于源/漏區(qū)域中。此外，抑制過度反應有效地防止源/漏區(qū)域的深度的減小，因此導致對源/漏區(qū)域中的結漏電流的抑制。
盡管仍未完全確認含鎳層中發(fā)生滑入的原因，但是側壁和含鎳層之間的相對低的親和力被認為是重要的原因。
應當注意，根據(jù)本發(fā)明的方法和裝置之間的上述配置的任何組合、以及表達方式的變換均包括在本發(fā)明的范圍內(nèi)。
因此，本發(fā)明提供了一種抑制包括硅化物層的晶體管的結漏電流的技術。


通過下面的描述，結合附圖，本發(fā)明上述的和其他的目的、優(yōu)點和特征將是更加顯而易見的，在附圖中圖1是示出根據(jù)實施例的半導體器件的截面視圖；圖2A至2C是順序示出圖1的半導體器件的制造工藝的截面視圖；圖3A至3C是順序示出圖1的半導體器件的制造工藝的截面視圖；并且圖4A至4C是示出根據(jù)實施例的半導體器件的柵電極的結構的截面視圖。
具體實施例方式
現(xiàn)將通過參考說明性實施例描述本發(fā)明。本領域的技術人員應認識到，使用本發(fā)明的教導內(nèi)容可以實現(xiàn)許多可替換的實施例，并且本發(fā)明不限于出于解釋性目的說明的實施例。
在下文中，將參考附圖，詳細描述本發(fā)明的示例性實施例。在附圖中，對相同的組成部件給出了相同的數(shù)字，并且關于其的描述將不再重復。
圖1是示出根據(jù)實施例的半導體器件的截面視圖。圖1中示出的半導體器件100包括硅基板101和在硅基板101上提供的MOSFET102。
MOSFET 102包括源區(qū)域和漏區(qū)域109，其被提供為接近硅基板101的表面；源/漏延伸(SD延伸)區(qū)域108，其是在源/漏區(qū)域109上提供的；溝道區(qū)域(未示出)，其是在源區(qū)域和漏區(qū)域109之間提供的；柵絕緣層103，其是在溝道區(qū)域上提供的；柵電極105，其是在柵絕緣層103上提供的；和側壁絕緣層(側壁107)，其覆蓋柵絕緣層103和柵電極105的側壁。在柵電極105上，提供了Ni硅化物層113。在源/漏區(qū)域109的頂部區(qū)域中，除了側壁107下面的區(qū)域之外，提供了Ni硅化物層111。
源/漏區(qū)域109是摻雜劑擴散區(qū)域，其用作MOSFET 102的源極或漏極。
在待形成源/漏區(qū)域109的區(qū)域中，從隔離區(qū)域(未示出)的端部部分向側壁107的端部部分刮削硅基板101，使得硅基板101的表面處于低于其在柵電極105正下方區(qū)域中的表面(圖2C中示出的芯片側的表面123)的水平(更深入硅基板101)。而且，Ni硅化物層111的上表面相比于柵絕緣層103正下方的區(qū)域，更接近于硅基板101的內(nèi)部部分(在圖1中是較低部分)。
這里，本實施例參考金屬層(圖3B)包含鎳的情況，并且硅化物層是Ni硅化物層111。然而，構成在源/漏區(qū)域109上和柵電極105上形成的硅化物層的金屬不限于鎳。該硅化物層可由那些可被硅化的金屬的硅化物化合物構成，這些金屬諸如除了Ni以外還可以是Co、Ti、Fe、Pd和Pt。
Ni硅化物層111的上表面的水平?jīng)]有具體限制。然而，在硅化物層中的金屬(如本實施例中的鎳)滑入到源/漏區(qū)域中的情況中，優(yōu)選的是，Ni硅化物層111的上表面被安置為，相比于柵絕緣層103正下方的硅基板101的表面，更接近于基板的內(nèi)部部分。如隨后所將描述的，該設置允許增強針對半導體器件100制造工藝過程中的Ni層自側壁107滑入的抑制效果。
柵絕緣層103可以是氧化物層，諸如SiO2層，或者氮氧化物層，諸如SiON。在下面的章節(jié)中，柵絕緣層103將被假設為SiO2層。柵絕緣層103還可以是高介電常數(shù)層。該高介電常數(shù)層具有高于SiO2層的特定的介電常數(shù)，并且可由被稱為高k材料的材料構成。該高介電常數(shù)層可由具有6或更高的特定介電常數(shù)的材料構成。更具體地，該高介電常數(shù)層可由包含選自由Hf和Zr組成的組中的至少一個金屬元素的材料構成，并且因此可以是包含任何該金屬元素的氧化物層、硅化物層等。
柵電極105可由包含硅的導電層構成。更具體地，柵電極105可由多晶硅層構成。
側壁107是絕緣層，并且可由諸如SiO2層的氧化物層或者諸如SiON層的氮氧化物層構成。
在下文中，將描述制造圖1中所示的半導體器件100的方法。圖2A至2C和3A至3C是順序示出半導體器件100的制造工藝的截面視圖。通過在硅基板101上形成MOSFET 102，可以獲得半導體器件100。
半導體器件100的制造工藝包括下列步驟。
步驟101依次在硅基板101的芯片側的表面上形成柵絕緣層103，并且隨后形成柵電極105，并且進行構圖；步驟103在柵電極105上形成絕緣層(未示出)，以覆蓋硅基板101；步驟105反向蝕刻柵電極105上和硅基板101上的絕緣層，以便于形成覆蓋柵電極105側面的側壁107，并且通過蝕刻與側壁107相鄰區(qū)域中硅基板101芯片側的表面123部分移除，在該側壁107處將形成源/漏區(qū)域109，由此在芯片側的表面123上形成大致水平的刮削部分121；步驟107在步驟105之后，將摻雜劑離子注入到柵電極105周圍的硅基板，由此形成源/漏區(qū)域109；步驟109在步驟107之后并且在下文將描述的步驟111之前，用化學溶液清洗硅基板101的整個表面；步驟111在步驟107之后，在提供柵電極105的硅基板101的芯片側的表面123上形成金屬層(Ni層115)；以及步驟113使Ni層115同硅基板101反應，由此在源/漏區(qū)域109上形成硅化物層(Ni硅化物層111)。
形成側壁107和形成刮削部分121的步驟105可以包括步驟115通過第一條件下反向蝕刻，移除柵電極105上和硅基板101上的絕緣層，由此形成側壁107并且暴露硅基板101的芯片側的表面123，以及步驟117在暴露硅基板101的芯片側的表面123的步驟115之后，在第二條件下蝕刻硅基板101，由此形成刮削部分121。
步驟115中的第一條件指明了絕緣層的選擇性蝕刻。換言之，相對于硅基板101，對于絕緣層給出了較高的蝕刻選擇性。
與步驟115不同，步驟117中的第二條件指明了硅(硅基板101)而非絕緣層的選擇性蝕刻。換言之，相對于絕緣層，諸如側壁107，對于硅基板101給出了較高的蝕刻選擇性。
在形成側壁107和形成刮削部分121的步驟105中，優(yōu)選的是，將硅基板101與柵電極105相鄰的部分刮掉5nm或更多的深度，更優(yōu)選地從柵電極105正下方的硅基板101表面刮掉10nm或更多。在使用金屬形成具有類似鎳的滑入特性的硅化物層的情況中，該設置更有效地防止滑入，并且進一步確保了源/漏區(qū)域109的有效結深度。
同樣在步驟105中，優(yōu)選的是，將硅基板101與柵電極105相鄰的部分刮掉50nm或更少的深度，更優(yōu)選地從柵電極105正下方的硅基板101表面刮掉30nm或更少。該設置進一步確保防止刮削部分121的形成過程中側壁107的厚度減小，因此更加可靠地保護柵電極105的側壁。
在形成Ni層115的步驟111中，優(yōu)選的是，將Ni層115形成為薄于自芯片側的表面123的刮削部分121的刮削深度。該設置進一步增強了針對Ni層115滑入到源/漏區(qū)域109中的抑制效果。
而且，根據(jù)本實施例的方法可以包括下列步驟步驟119在步驟101之后并且在步驟103之前，使用柵電極105作為掩膜，在硅基板101上形成SD延伸區(qū)域108；以及步驟121在形成源/漏區(qū)域109的步驟107之后并且在形成Ni層115的步驟111之前，加熱硅基板101，以便于激活摻雜劑。
現(xiàn)將參考圖2A至2C和3A至3C，更加詳細地描述半導體器件100的制造工藝。
首先，在具有硅主表面(100)的硅基板101上，基于已知的STI(Shallow Trench Isolation)(淺槽隔離)形成工藝，形成隔離區(qū)域(未示出)。該隔離區(qū)域可由另外的已知工藝形成，諸如LOCOS。隨后，可將具有與源/漏區(qū)域109導電類型相反的摻雜劑離子注入到接近硅基板101表面的區(qū)域，由此形成袋區(qū)域(未示出)或阱(未示出)。
然后執(zhí)行熱氧化，以在硅基板101上形成氧化物層。在氧化物層層上，形成厚度為例如50至200nm的多晶硅層。
在硅基板101上方，提供光致抗蝕劑層，以便于選擇性地覆蓋將形成柵絕緣層103的區(qū)域。然后執(zhí)行干法蝕刻工藝，以選擇性地移除除了將形成柵絕緣層103的區(qū)域以外的多晶硅層和氧化物層部分，以便于將多晶硅層和氧化物層的定形為柵絕緣層103和柵電極105的圖形(步驟101)。
利用柵電極105作為掩膜執(zhí)行離子注入，由此形成SD延伸區(qū)域，該SD延伸區(qū)域用于溝道區(qū)域同源/漏區(qū)域109之間的電氣連接(步驟103，圖2A)。SD延伸區(qū)域108應具有與源/漏區(qū)域109相同的導電類型。
繼續(xù)到圖2B，執(zhí)行例如CVD(化學氣相淀積)工藝，以在硅基板101芯片側的表面上淀積絕緣層，該絕緣層用作側壁107，以便于覆蓋柵電極105。該絕緣層可由硅氧化物層或者氮化物層構成。該絕緣層可被形成為具有10至100nm的厚度。
然后執(zhí)行干法蝕刻工藝，以反向蝕刻絕緣層，由此在柵電極105的各個側面上形成側壁107(步驟105，步驟115)。在該工藝中，優(yōu)選的是，當覆蓋芯片側的表面123的絕緣層被移除到芯片側的表面123基本上暴露的程度時，停止反向蝕刻，以便于防止芯片側的表面123被過蝕刻。而且，優(yōu)選的是，執(zhí)行反向蝕刻，使得以高于硅的蝕刻速率蝕刻絕緣層。例如，當以相對于芯片側的表面123的溫和斜率形成側壁107的表面時，優(yōu)選的是，使用CF4、CHF3、O2和Ar作為蝕刻氣體，并且將腔室壓力設定為相對低的水平。當以較陡峭的斜率形成側壁107時，優(yōu)選的是，使用例如C4F8、O2和Ar作為蝕刻氣體，并且將腔室壓力設定為相對高的水平。
參考圖2C，通過干法蝕刻，移除將形成源/漏區(qū)域109的、側壁107同隔離區(qū)域(未示出)之間的區(qū)域中的硅基板101，由此形成平行于芯片側的表面123的刮削部分121(步驟105、步驟117)。優(yōu)選的是，執(zhí)行蝕刻，使得以高于側壁107材料的蝕刻速率蝕刻硅。具體地，優(yōu)選的是，僅將CF4和O2用作蝕刻氣體。而且，由于硅蝕刻速率在減小O2流量時變得較高，因此控制O2的流速使得能夠控制硅基板101的蝕刻速率。在基板法線方向中，刮削部分121同芯片側的表面123之間的刮削深度(臺階高度)被設定為例如10nm至30nm的范圍。
而且，優(yōu)選的是，確定蝕刻條件，使得在刮削部分121和芯片側的表面123之間形成的臺階部分的表面是垂直形成的，由此形成了同芯片側的表面123的法線平行的垂直表面125。垂直表面125的存在允許增強后繼的用于形成Ni層115的濺射工藝中的濺射各向異性，由此防止鎳粘附到垂直表面125。因此，在隨后的硅化工藝中，可以防止側壁107上的Ni層115經(jīng)由垂直表面125滑入到源/漏區(qū)域109中。因此，該配置防止鎳同源/漏區(qū)域109中的硅的過度反應，由此進一步確保了針對源/漏區(qū)域109的結深度減小的限制。
繼續(xù)到圖3A，利用柵電極105和側壁107作為掩膜，將導電類型與注入到SD延伸區(qū)域108中的摻雜劑相同的摻雜劑離子注入到硅基板101中。該離子注入導致了柵電極105周圍的比SD延伸區(qū)域108深的源/漏區(qū)域109的形成(步驟107)。
然后，執(zhí)行例如尖峰(spike)RTA(迅速熱退火)工藝，以便于激活源/漏區(qū)域109。尖峰RTA工藝中的硅基板101表面的最大目標溫度可被設定為1000至1100攝氏度的范圍。
然后使硅基板101芯片側的表面經(jīng)歷用于鎳濺射的預處理。該預處理是使用化學溶液清洗硅基板101的表面(步驟109)。該清洗工藝清除了硅基板101表面上的表面化學氧化物層和外來物質，由此進一步確保源/漏區(qū)域109上區(qū)域的硅化效果。
在硅基板101的清洗工藝中，優(yōu)選的是，防止在硅基板101上形成的刮削部分121被蝕刻。然而，在該工藝中可能招致無意的蝕刻效果，只要該效果實際上可被忽略。例如，當刮削部分121的高度變化小于從芯片側的表面123刮削的刮削部分121的深度時，該蝕刻效果是可允許的。而且，優(yōu)選的是，由于清洗工藝引起的刮削部分121的高度變化小于5nm。例如，使用APM(銨、過氧化氫和水的混合物)或者稀釋的HF作為用于清洗工藝的化學溶液，允許適當?shù)乇Ｗo硅基板101免于被蝕刻。
現(xiàn)在參考圖3B，執(zhí)行濺射工藝，以在硅基板101的整個芯片側的表面上形成厚度約為5至20nm的Ni層115(步驟111)。Ni層115的形成可以在室溫濺射的條件下執(zhí)行。Ni層115的厚度是根據(jù)自芯片側的表面123刮削的刮削部分121的深度確定的。形成Ni層115使其比自芯片側的表面123刮削的刮削部分121的深度薄，導致形成了垂直表面125上未粘合Ni層115的區(qū)域。該設置有效地抑制燒結工藝過程中的Ni層115自側壁107的滑入。這里，在濺射Ni層115之后，可以濺射深度為5至10nm的TiN，以防止Ni層115的表面氧化。
然后分兩個步驟執(zhí)行燒結工藝。在第一步驟的燒結中，在低溫下使在其上面形成有Ni層115的硅基板101退火，使得在源/漏區(qū)域109上和柵電極105上形成了半穩(wěn)定的Ni硅化物。用于第一步驟燒結的溫度可被設定為250至500攝氏度的范圍。燒結時間可被設定為長于0秒，并且是60秒或更短。
繼續(xù)到圖3C，通過濕法蝕刻工藝移除Ni層115的未反應的部分。然后執(zhí)行第二步驟燒結，以使硅基板101以預定溫度退火，使得Ni和Si反應，這樣形成了硅化物層(步驟113)。用于第二步驟燒結的溫度可被設定為高于第一步驟燒結的溫度。通過前面的步驟，可以獲得圖1中示出的半導體器件100。在前面的步驟之后，可以在半導體器件100上的預定位置上執(zhí)行接觸插頭(plug)或預定互連的形成。
本實施例的特征在于，在形成源/漏區(qū)域109之前，通過蝕刻刮掉硅基板101芯片側的表面123的一部分，使得有意地在芯片側的表面123上形成大致水平的刮削部分121。
通常，在芯片側的表面123附近，使導電類型與源/漏區(qū)域109相反的溝道摻雜劑擴散。盡管將溝道摻雜劑注入到接近于芯片側的表面123的區(qū)域，但是實際上該摻雜劑以特定的分布圖形在源/漏區(qū)域109中從芯片側的表面123向基板的內(nèi)部部分擴散。因此，形成刮削部分121移除了溝道摻雜劑擴散的區(qū)域。該配置相比于從芯片側的表面123形成源/漏區(qū)域109的情況，允許更加可靠地獲得源/漏區(qū)域109的有效結深度。而且，在MOSFET 102中提供預定的阱或袋的情況中，形成刮削部分121提供了相似的有利效果。
而且，由于刮削部分121是在形成源/漏區(qū)域109之前形成的，因此可以防止以預定深度形成的源/漏區(qū)域109的上表面在后繼的工藝中被進一步有意刮削。因此，不同于根據(jù)專利文獻1的步驟，源/漏區(qū)域109的深度未減小，其針對結漏電流提供了顯著較大的抑制效果。
更加詳細地，在本實施例中，在側壁107的反向蝕刻之后執(zhí)行移除基板101的暴露的芯片側的表面123，由此形成刮削部分121。在形成刮削部分121之后，不再有意地刮掉源/漏區(qū)域109。該配置允許確保Ni硅化物層111下面的足夠有效的結深度。因此，抑制了由于給出的NiSi2的反應導致的源/漏區(qū)域109上表面高度減小所引起的鎳的泄漏。由于NiSi2消耗了較多的硅原子，并且NiSi2下面的高濃度區(qū)域相比于NiSi變得較薄，因此NiSi2的形成提高了結漏電流。這里，根據(jù)本實施例，由于在形成源/漏區(qū)域109之前形成了SD延伸區(qū)域108，因此可以更加有效地確保溝道區(qū)域和源/漏區(qū)域109之間的電氣連接。
在本實施例中，執(zhí)行獨立的蝕刻工藝，以形成刮削部分121和側壁107。該配置允許設定硅和用于側壁107的材料之間的較大蝕刻選擇性差異。因此，可以按照所需的形狀穩(wěn)定地形成側壁107。而且，在刮削部分121的形成工藝中，可以保護側壁107免于受到由于蝕刻引起的刮削。
在根據(jù)專利文獻1的方法中，當在用于選擇性蝕刻構成間隔物或緩沖層的絕緣層的條件下無意地蝕刻硅基板時，可能在硅表面上形成損壞的層。相反地，根據(jù)本實施例，在分立的步驟中形成刮削部分121和側壁107有效地防止側壁107的形成過程中硅基板101表面上損壞層的形成。
根據(jù)本實施例，在形成刮削部分121之后，在形成Ni層115之前，使用化學溶液清洗硅基板101的整個表面，使得硅基板101的表面變得沒有殘留物和外來物質。該配置確保了Ni層115同硅基板101的完全粘合，由此使Ni層115的結構穩(wěn)定。
在本實施例中，使用Ni構成硅化物層。在使用Ni時，如前面敘述的，可能發(fā)生Ni從側壁107滑入到源/漏區(qū)域109。
然而，根據(jù)本實施例，在側壁107的反向蝕刻之后執(zhí)行移除硅基板101芯片側的表面123，由此形成刮削部分121，并且確保Ni硅化物層111下面的足夠有效的結深度。因此，抑制了由于給出的NiSi2的反應導致的源/漏區(qū)域109上表面高度減小所引起的鎳的泄漏。
而且，當形成刮削部分121時，垂直表面125被形成為與側壁107相鄰。因此，在從側壁107到垂直表面125的區(qū)域中，趨向于形成不存在Ni層115的中斷區(qū)域。中斷區(qū)域的存在防止在中斷區(qū)域上面形成的Ni層115向下滑入到源/漏區(qū)域109中。當Ni層115上表面處于較低的水平，即相比于硅基板101芯片側的表面123更接近基板的內(nèi)部部分時，顯著地獲得了該效果，如圖3B所示。在該情況中，如圖3C所示，Ni硅化物層111的上表面被安置為低于硅基板101的芯片側的表面123。
而且，在垂直表面125上，Ni層115也與硅反應。因此，即使Ni層115從側壁107滑入到垂直表面125中，到達垂直表面125的Ni層115也在其上被消耗掉。因此，可以控制鎳在硅基板101深度方向中的滑入以及來自基板深度方向的同硅的硅化反應。
如上文所述，根據(jù)前面的實施例的方法允許防止Ni硅化物層111的形成工藝中、接近側壁107的區(qū)域中的源/漏區(qū)域109的深度減小。因此，該方法有效地抑制了源/漏區(qū)域109中的結漏電流的發(fā)生。因此，即使在減小柵之間的距離時，該方法仍抑制由于硅基板101同Ni的過度反應引起的源/漏區(qū)域109上的結漏電流的發(fā)生。
更具體地，在下述半導體器件中，顯著發(fā)生了Ni從側壁的滑入，即在該半導體器件中，在沿柵長度方向截取的截面視圖中硅基板上擴散層的寬度，換言之，擴散層柵電極橫向邊緣同硅基板表面上隔離層橫向邊緣之間的距離，是0.16μm或更小。根據(jù)本實施例的方法，即使是在該微型化結構中，也防止了Ni層115從側壁107滑入到源/漏區(qū)域109中。因此，該方法提高了制造工藝過程中的半導體器件100的穩(wěn)定性。
此外，本實施例分兩個步驟執(zhí)行用于硅化的熱處理，即第一步驟燒結和第二步驟燒結。在第一步驟燒結中，施加相對低的溫度，使得硅化反應在溫和的條件下穩(wěn)定地發(fā)生。該配置導致了制造工藝過程中的Ni硅化物層111和Ni硅化物層113的提高的穩(wěn)定性。
盡管參考附圖詳細描述了本發(fā)明的實施例，但是前面的實施例僅是示例性的，并且可以在本發(fā)明的范圍內(nèi)進行多種修改。
例如，盡管在實施例中多晶硅被用作柵電極105的材料，但是柵電極105可由多種其他的材料構成。圖4A至4C示意性地示出了半導體器件100的柵電極的結構。
圖4A對應于圖1中示出的半導體器件100的結構。在圖4A中，柵電極105由多晶硅構成，并且在其上面提供了Ni硅化物層113。
在圖4B中，整個柵電極由Ni硅化物層113構成。
在圖4C中，提供了金屬層119，以便于用作柵電極。通過下列步驟可以獲得由金屬層119構成的柵電極。首先，形成如圖1中所示的半導體器件100。然后，提供由絕緣層構成的掩膜，該絕緣層例如是覆蓋除了柵電極105最頂部區(qū)域以外的硅基板101整個芯片側的表面。利用該掩膜，選擇性地和順序地移除Ni硅化物層113和柵電極105。隨后，在移除了Ni硅化物層113和柵電極105的區(qū)域中選擇性地形成金屬層119?？商鎿Q地，當形成如圖1中所示的半導體器件100時，柵電極105可由易于通過后繼步驟中的蝕刻移除的材料形成，使得在蝕刻該材料之后，可以提供金屬層119，以便于填充蝕刻區(qū)域。
顯而易見，本發(fā)明不限于上面的實施例，并且在不偏離本發(fā)明的范圍和精神的前提下可對其進行修改和變化。
權利要求
1.一種制造半導體器件的方法，包括在硅基板的芯片側的表面上形成柵電極；在所述柵電極上形成絕緣層；通過反向蝕刻所述柵電極上和所述硅基板上的所述絕緣層，形成覆蓋所述柵電極側面的側壁，并且通過蝕刻將形成源/漏區(qū)域的、與所述側壁相鄰區(qū)域中所述硅基板的所述芯片側的表面部分進行移除，由此在所述芯片側的表面上形成大體水平的刮削部分；在形成所述側壁和所述刮削部分之后，將摻雜劑離子注入到所述柵電極周圍的所述硅基板，由此形成所述源/漏區(qū)域；在提供所述柵電極的所述硅基板的所述刮削部分上形成金屬層；以及使所述金屬層同所述硅基板反應，由此在所述源/漏區(qū)域上形成硅化物層。
2.如權利要求1所述的方法，進一步包括在形成所述源/漏區(qū)域之后并且在所述刮削部分上形成所述金屬層之前，使用化學溶液清洗所述硅基板的整個表面。
3.如權利要求1所述的方法，其中所述形成側壁和所述形成刮削部分包括通過在第一條件下反向蝕刻，移除所述柵電極上和所述硅基板上的所述絕緣層，由此形成所述側壁，并且暴露所述硅基板的所述芯片側的表面，以及在第二條件下蝕刻所述硅基板，由此形成所述刮削部分。
4.如權利要求3所述的方法，其中所述第二條件包括相對于所述絕緣層選擇性地蝕刻硅。
5.如權利要求1所述的方法，其中所述金屬層包含鎳，并且所述硅化物層是鎳硅化物層。
6.如權利要求4所述的方法，其中所述形成金屬層包括形成比從所述芯片側的表面刮削的所述刮削部分的深度薄的所述金屬層。
7.如權利要求1所述的方法，其中所述形成側壁和所述形成刮削部分包括相對于所述柵電極正下方的區(qū)域，將與所述柵電極相鄰的所述硅基板刮掉5nm至50nm的深度。
8.如權利要求1所述的方法，進一步包括在所述形成側壁和刮削部分之前，在所述柵電極周圍的所述硅基板中形成源/漏延伸區(qū)域。
9.如權利要求1所述的方法，進一步包括在所述形成源/漏區(qū)域之后并且在所述形成金屬層之前，加熱所述硅基板，由此激活所述摻雜劑。
全文摘要
抑制了包括在源/漏區(qū)域上提供的硅化物層的晶體管的結漏電流。在硅基板芯片側的表面上形成柵電極之后，在柵電極上形成絕緣層。反向蝕刻該絕緣層，以便于形成覆蓋柵電極側壁的側壁，并且蝕刻將形成源/漏區(qū)域的、硅基板芯片側的表面上的與側壁相鄰的部分，以便于在芯片側的表面上形成大體水平的刮削部分。然后將摻雜劑注入到柵電極周圍的硅基板，由此形成源/漏區(qū)域。在提供了柵電極的硅基板的芯片側的表面上，形成了Ni層，使得Ni層與硅基板反應，以形成Ni硅化物層。
文檔編號H01L29/78GK1996561SQ20071000146
公開日2007年7月11日 申請日期2007年1月8日 優(yōu)先權日2006年1月6日
發(fā)明者松田友子, 北島洋 申請人:恩益禧電子股份有限公司