專利名稱：：終止結(jié)構(gòu)的制作方法終止結(jié)構(gòu)相關(guān)申請本申請基于2005年9月16日提交的名為"TERMINATIONSTRUCTURE"的美國臨時申請60〃17,842，并要求該臨時申請的利益，由此作出優(yōu)先權(quán)的要求，并且該臨時申請的公開內(nèi)容作為引用被結(jié)合于此。
背景技術(shù)：
：參考圖l，根據(jù)現(xiàn)有技術(shù)的功率半導(dǎo)體器件包括具有活動區(qū)12和終止區(qū)14的半導(dǎo)體主體?；顒訁^(qū)12優(yōu)選地包括例如功率金屬氧化層半導(dǎo)體場效晶體管(MOSFET)的功率半導(dǎo)體器件的活動單元，該功率半導(dǎo)體器件可包括至少一個PN結(jié)。該P(yáng)N結(jié)例如是半導(dǎo)體主體10(例如外延生長硅)的一部分，該半導(dǎo)體主體IO包括形成在該半導(dǎo)體主體10內(nèi)的基區(qū)16。如公知的，基區(qū)16是與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)。因此，當(dāng)半導(dǎo)體主體是N型時，基區(qū)16可以是P型，并且反之亦然。終止區(qū)14環(huán)繞活動區(qū)12，并且終止區(qū)14包括形成在半導(dǎo)體主體10上的場氧化體18;第一多晶硅場板20;氧化體22;形成在氧化體22上并且延伸穿過氧化體22以和第一多晶硅場板20電接觸的第一金屬場板24;形成在場氧化體18上方并且與第一多晶硅場板20橫向隔開的第二多晶硅場板26;與形成在氧化體22上的第一金屬場板24橫向隔開并且延伸穿過第一金屬場板24以與第二多晶硅場板26電接觸的第二金屬場板28，該第二多晶硅場板26形成在場氧化體18上；以及第三金屬場板30(優(yōu)選為例如源極接點(diǎn)的電接點(diǎn)的延伸)，該第三金屬場板30部分被布置在氧化體22上并且部分被布置在半導(dǎo)體主體10上，即與半導(dǎo)體主體10相接觸。終止區(qū)14進(jìn)一步包括形成在半導(dǎo)體主體10中的多個保護(hù)環(huán)32，32'，32"。如通常所知的，每個保護(hù)環(huán)32，32'，32"都是與半導(dǎo)體主體10導(dǎo)電性相反的擴(kuò)散區(qū)。注意，至少一個保護(hù)環(huán)32被布置在第一多晶硅場板20之下的場氧化體18中的凹槽34的下面，該場氧化體18填充有來自第一多晶硅場板20的多晶硅。此外，多個保護(hù)環(huán)32"形成在場氧化體18中的各自的凹槽34之下，該場氧化體18填充有來自第二多晶硅場板26的多晶硅。另外，至少一個保護(hù)環(huán)32'被布置在保護(hù)環(huán)32和保護(hù)環(huán)32"之間，該保護(hù)環(huán)32'橫向超過第一多晶硅場板20的內(nèi)部邊界(最靠近活動區(qū)12的邊界)且橫向未達(dá)到第二多晶硅場板26的外部邊界(離活動區(qū)12最遠(yuǎn)的邊界)。圖1中舉例說明的器件包括從場氧化體18的邊緣上延伸到半導(dǎo)體主體10的多晶硅等勢環(huán)36。同樣，與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)38形成在靠近終止區(qū)14內(nèi)部邊界的半導(dǎo)體主體10中。圖2舉例說明了根據(jù)現(xiàn)有技術(shù)的另一種功率半導(dǎo)體器件，該功率半導(dǎo)體器件包括不同構(gòu)型的多晶硅等勢環(huán)36。注意，在附圖中示出了一些典型的尺寸。以下的表1公開了圖1和2示出的現(xiàn)有技術(shù)的器件的更多典型的尺寸。<table>tableseeoriginaldocumentpage6</column></row><table>表1A二從環(huán)36至多晶硅場板20的間距B二氧化體18上的環(huán)36的寬度C=金屬場板24的內(nèi)部邊界到保護(hù)環(huán)32的間距D二多晶硅場板20的內(nèi)部邊界到保護(hù)環(huán)32的間距由圖1和2舉例說明的現(xiàn)有技術(shù)的器件具有較高的故障率。期望改進(jìn)現(xiàn)在根據(jù)第一實(shí)施方式的器件中，第一金屬場板延伸超過第一多晶硅場板的外部邊界。在根據(jù)第二實(shí)施方式的器件中，多晶硅等勢環(huán)被布置在溝槽內(nèi)部。在根據(jù)第三實(shí)施方式的器件中，第一金屬場板延伸超過第一多晶硅場板的外部邊界，并且多晶硅等勢環(huán)被布置在溝槽內(nèi)部。根據(jù)對于現(xiàn)有技術(shù)的這些改變，已經(jīng)觀察到在故障率上的改進(jìn)。從本發(fā)明參考附圖的如下描述中，本發(fā)明的其他特征和優(yōu)點(diǎn)將變得顯而易見。圖1示意性地示出了現(xiàn)有技術(shù)的器件的橫截面圖。圖2示意性地示出了現(xiàn)有技術(shù)的器件的橫截面圖。圖3示意性地示出了根據(jù)本發(fā)明的第一實(shí)施方式的器件的橫截面圖。圖4示意性地示出了根據(jù)本發(fā)明的第二實(shí)施方式的器件的橫截面圖。圖5示意性地示出了根據(jù)本發(fā)明的第三實(shí)施方式的器件的橫截面圖。具體實(shí)施方式參考圖3，根據(jù)本發(fā)明的第一實(shí)施方式的功率半導(dǎo)體器件包括具有活動區(qū)12和終止區(qū)14的半導(dǎo)體主體?；顒訁^(qū)12優(yōu)選地包括例如功率MOSFET的功率半導(dǎo)體器件的活動單元，該功率半導(dǎo)體器件可包括至少一個PN結(jié)。該P(yáng)N結(jié)例如是包括形成在半導(dǎo)體主體10內(nèi)的基區(qū)16的半導(dǎo)體主體10(例如外延生長硅)的一部分。如公知的，基區(qū)16是與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)。因此，當(dāng)半導(dǎo)體主體是N型時，基區(qū)16可以是P型，并且反之亦然。終止區(qū)14環(huán)繞活動區(qū)12，并且終止區(qū)14包括形成在半導(dǎo)體主體10上的場氧化體18;第一多晶硅場板20;氧化體22;形成在氧化體22上并且延伸穿過氧化體22以與第一多晶硅場板20電接觸的第一金屬場板24;形成在場氧化體18上方并且與第一多晶硅場板20橫向隔開的第二多晶硅場板26;與形成在氧化體22上的第一金屬場板24橫向隔開并且延伸穿過第一金屬場板24以與第二多晶硅場板26電接觸的第二金屬場板28，該第二多晶硅場板26形成在場氧化體18上；以及第三金屬場板30，該第三金屬場板30部分被布置在氧化體22上并且部分被布置在半導(dǎo)體主體10上，即與半導(dǎo)體主體IO相接觸。終止區(qū)14進(jìn)一步包括形成在半導(dǎo)體主體10中的多個保護(hù)環(huán)32，32'，32"。如通常所知的，每個保護(hù)環(huán)32，32'，32"都是與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)。注意，至少一個保護(hù)環(huán)32被布置在第一多晶硅場板20之下的場氧化體18中的凹槽34的下面，該場氧化體18填充有來自第一多晶硅場板20的多晶硅。此外，多個保護(hù)環(huán)32"形成在場氧化體18中的各自的凹槽34之下，該場氧化體18填充有來自第二多晶硅場板26的多晶硅。另外，至少一個保護(hù)環(huán)32'被布置在保護(hù)環(huán)32和保護(hù)環(huán)32"之間，該保護(hù)環(huán)32'橫向超過第一多晶硅場板20的內(nèi)部邊界并且橫向未達(dá)到第二多晶硅場板26的外部邊界。圖3中舉例說明的器件包括從場氧化體18的邊緣上延伸到半導(dǎo)體主體10的多晶硅等勢環(huán)36。同樣，與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)38形成在靠近終止區(qū)14內(nèi)部邊緣的半導(dǎo)體主體10中。在根據(jù)本發(fā)明的第一實(shí)施方式的器件中，第一金屬場板24延伸到超過第一多晶硅場板20的外部邊界(離活動區(qū)12最遠(yuǎn)的邊界)并且覆蓋絕緣體22。己經(jīng)發(fā)現(xiàn)這一特點(diǎn)改進(jìn)了器件的可靠性。參考圖4，根據(jù)本發(fā)明的第二實(shí)施方式的功率半導(dǎo)體器件包括具有活動區(qū)12和終止區(qū)14的半導(dǎo)體主體?；顒訁^(qū)12優(yōu)選地包括例如功率MOSFET的功率半導(dǎo)體器件的活動單元，該功率半導(dǎo)體器件可包括至少一個PN結(jié)。該P(yáng)N結(jié)例如是包括形成在半導(dǎo)體主體10內(nèi)的基區(qū)16的半導(dǎo)體主體10(例如外延生長硅)的一部分。如公知的，基區(qū)16是與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)。因此，當(dāng)半導(dǎo)體主體是N型時，基區(qū)16可以是P型，并且反之亦然。終止區(qū)14環(huán)繞活動區(qū)12，并且終止區(qū)14包括形成在半導(dǎo)體主體10上的場氧化體18;第一多晶硅場板20;氧化體22;形成在氧化體22上并且延伸穿過氧化體22以與第一多晶硅場板20電接觸的第一金屬場板24;形成在場氧化體18上方并且與第一多晶硅場板20橫向隔開的第二多晶硅場板26;與形成在氧化體22上的第一金屬場板24橫向隔開并且延伸穿過第一金屬場板24以與第二多晶硅場板26電接觸的第二金屬場板28，該第二多晶硅場板26形成在場氧化體18上；以及第三金屬場板30，該第三金屬場板30部分被布置在氧化體22上并且部分被布置在半導(dǎo)體主體10上，即與半導(dǎo)體主體IO相接觸。終止區(qū)14進(jìn)一步包括形成在半導(dǎo)體主體10中的多個保護(hù)環(huán)32，32'，32"。如通常所知的，每個保護(hù)環(huán)32，32'，32"都是與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)。注意，至少一個保護(hù)環(huán)32被布置在第一多晶硅場板20之下的場氧化體18中的凹槽34的下面，該場氧化體18填充有來自第一多晶硅場板20的多晶硅。此外，多個保護(hù)環(huán)32"形成在場氧化體18中的各自的凹槽34之下，該場氧化體18填充有來自第二多晶硅場板26的多晶硅。另外，至少一個保護(hù)環(huán)32'被布置在保護(hù)環(huán)32和保護(hù)環(huán)32"之間，該保護(hù)環(huán)32'橫向超過第一多晶硅場板20的內(nèi)部邊界并且橫向未達(dá)到第二多晶硅場板26的外部邊界。與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)38形成在靠近終止區(qū)14邊緣的半導(dǎo)體主體10中。根據(jù)本發(fā)明的第二實(shí)施方式的器件包括多晶硅等勢環(huán)36，該多晶硅等勢環(huán)36從場氧化體18的邊緣延伸至絕緣溝槽37，該絕緣溝槽37延伸至半導(dǎo)體主體10。已經(jīng)發(fā)現(xiàn)這一特點(diǎn)改進(jìn)了器件的可靠性。參考圖5，根據(jù)本發(fā)明的第三實(shí)施方式的功率半導(dǎo)體器件包括具有活動區(qū)12和終止區(qū)14的半導(dǎo)體主體?；顒訁^(qū)12優(yōu)選地包括例如功率MOSFET的功率半導(dǎo)體器件的活動單元，該功率半導(dǎo)體器件可包括至少一個PN結(jié)。該P(yáng)N結(jié)例如是包括形成在半導(dǎo)體主體10內(nèi)的基區(qū)16的半導(dǎo)體主體IO(例如，外延生長硅)的一部分。如公知的，基區(qū)16是與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)。因此，當(dāng)半導(dǎo)體主體是N型時，基區(qū)16可以是P型，并且反之亦然。終止區(qū)14環(huán)繞活動區(qū)12，并且終止區(qū)14包括形成在半導(dǎo)體主體10上的場氧化體18;第一多晶硅場板20;氧化體22;形成在氧化體22上并且延伸穿過氧化體22以與第一多晶硅場板20電接觸的第一金屬場板24;形成在場氧化體18上方并且與第一多晶硅場板20橫向隔開的第二多晶硅場板26;與形成在氧化體22上的第一金屬場板24橫向隔開并且延伸穿過第一金屬場板24以與第二多晶硅場板26電接觸的第二金屬場板28，該第二多晶硅場板26形成在場氧化體18上；以及第三金屬場板30，該第三金屬場板30部分被布置在氧化體22上并且部分被布置在半導(dǎo)體主體10上，即與半導(dǎo)體主體IO相接觸。終止區(qū)14進(jìn)一步包括形成在半導(dǎo)體主體10中的多個保護(hù)環(huán)32，32'，32"。如通常所知的，每個保護(hù)環(huán)32，32'，32"都是與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)。注意，至少一個保護(hù)環(huán)32被布置在第一多晶硅場板20之下的場氧化體18中的凹槽34的下面，該場氧化體18填充有來自第一多晶硅場板20的多晶硅。此外，多個保護(hù)環(huán)32"形成在場氧化體18中的各自的凹槽34之下，該場氧化體18填充有來自第二多晶硅場板26的多晶硅。另外，至少一個保護(hù)環(huán)32'被布置在保護(hù)環(huán)32和保護(hù)環(huán)32"之間，該保護(hù)環(huán)32'橫向超過第一多晶硅場板20的內(nèi)部邊界并且橫向未達(dá)到第二多晶硅場板26的外部邊界。與半導(dǎo)體主體10的導(dǎo)電性相反的擴(kuò)散區(qū)38形成在靠近終止區(qū)14邊緣的半導(dǎo)體主體10中。在根據(jù)本發(fā)明的第三實(shí)施方式的器件中，第一金屬場板24延伸到超過第一多晶硅場板20的外部邊界(離活動區(qū)12最遠(yuǎn)的邊界)并且覆蓋絕緣體22。根據(jù)本發(fā)明的第三實(shí)施方式的器件還包括多晶硅等勢環(huán)36，該多晶硅等勢環(huán)36從場氧化體18的邊緣延伸至絕緣溝槽37，該絕緣溝槽37優(yōu)選地延伸至半導(dǎo)體主體10。已經(jīng)發(fā)現(xiàn)這些特點(diǎn)合起來顯著地改進(jìn)了器件的可靠性。注意，在圖3-5中示出了一些典型的尺寸。以下的表2公開了圖3、4和5示意性地舉例說明的根據(jù)本發(fā)明的器件的更多典型的尺寸。表2<table>tableseeoriginaldocumentpage11</column></row><table>A二從環(huán)36至圖3和5中的金屬場板24的間距以及從環(huán)36至圖4中的多晶硅場板20的間距B二氧化體18上的環(huán)36的寬度C二金屬場板24的內(nèi)部邊界到保護(hù)環(huán)32的間距D二多晶硅場板20的內(nèi)部邊界到保護(hù)環(huán)32的間距盡管參考特定實(shí)施方式描述了本發(fā)明，但各種其他變化和修改以及其他使用對于本領(lǐng)域技術(shù)人員來說是顯而易見的。因此，優(yōu)選的是，本發(fā)明并不限于在此公開的特定內(nèi)容，而是僅由所附權(quán)利要求限制。權(quán)利要求1.一種功率半導(dǎo)體器件，該器件包括半導(dǎo)體主體，該半導(dǎo)體主體包括活動區(qū)，該活動區(qū)包括PN結(jié)；以及終止區(qū)，該終止區(qū)圍繞所述活動區(qū)布置，該終止區(qū)包括形成在所述半導(dǎo)體主體上的場絕緣體；形成在所述場絕緣體上的具有內(nèi)部邊界和外部邊界的多晶硅場板，所述內(nèi)部邊界比所述外部邊界距離所述活動區(qū)更近；布置在所述多晶硅場板上的絕緣體；布置在所述絕緣體上并且通過該絕緣體與所述多晶硅場板電連接的金屬場板，其中所述金屬場板覆蓋在所述絕緣體上并且延伸超過所述多晶硅場板的所述外部邊界。2.根據(jù)權(quán)利要求l所述的功率半導(dǎo)體器件，該器件還包括等勢環(huán)。3.根據(jù)權(quán)利要求2所述的功率半導(dǎo)體器件，其中所述等勢環(huán)由多晶硅構(gòu)成。4.根據(jù)權(quán)利要求2所述的功率半導(dǎo)體器件，其中所述等勢環(huán)由多晶硅構(gòu)成并且該等勢環(huán)被布置在延伸到所述半導(dǎo)體主體中的絕緣溝槽的內(nèi)部。5.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，該器件還包括至少一個保護(hù)環(huán)，該保護(hù)環(huán)的導(dǎo)電性與所述半導(dǎo)體主體的導(dǎo)電性相反，且該保護(hù)環(huán)形成在所述半導(dǎo)體主體內(nèi)部的所述多晶硅場板的下面。6.根據(jù)權(quán)利要求5所述的功率半導(dǎo)體器件，其中所述多晶硅場板被容納在所述場絕緣體中的凹槽內(nèi)部。7.根據(jù)權(quán)利要求5所述的功率半導(dǎo)體器件，該器件還包括多個相間隔的保護(hù)環(huán)，該保護(hù)環(huán)的導(dǎo)電性與所述半導(dǎo)體主體的導(dǎo)電性相反，并且該保護(hù)環(huán)形成在所述半導(dǎo)體主體中的所述場絕緣體的下面；另一多晶硅場板，該另一多晶硅場板形成在所述多個相間隔的保護(hù)環(huán)上方的所述場絕緣體上；以及另一金屬場板，該另一金屬場板被布置在所述絕緣體上方并且通過所述絕緣體電連接至所述另一多晶硅場板。8.根據(jù)權(quán)利要求7所述的功率半導(dǎo)體器件，該器件還包括至少另一個保護(hù)環(huán)，該保護(hù)環(huán)的導(dǎo)電性與所述半導(dǎo)體主體的導(dǎo)電性相反，且該保護(hù)環(huán)形成在所述半導(dǎo)體主體中的場絕緣體下面，并且該保護(hù)環(huán)被布置在所述至少一個保護(hù)環(huán)和所述多個相間隔的場環(huán)之間，其中所述至少另一個保護(hù)環(huán)被布置為橫向超出所述多晶硅場板的內(nèi)部邊界并且橫向未達(dá)到所述另一個多晶硅場板的外部邊界。9.一種功率半導(dǎo)體器件，該器件包括半導(dǎo)體主體，該半導(dǎo)體主體包括活動區(qū)，該活動區(qū)包括PN結(jié)；以及終止區(qū)，該終止區(qū)圍繞所述活動區(qū)布置，該終止區(qū)包括形成在所述半導(dǎo)體主體上的場絕緣體；形成在所述場絕緣體上的具有內(nèi)部邊界和外部邊界的多晶硅場板，所述內(nèi)部邊界比所述外部邊界距離所述活動區(qū)更近；布置在所述多晶硅場板上的絕緣體；布置在所述絕緣體上并且通過所述絕緣體與所述多晶硅場板電連接的金屬場板；等勢環(huán)，其中該等勢環(huán)由多晶硅構(gòu)成并且布置在延伸到所述半導(dǎo)體主體中的絕緣溝槽內(nèi)部。10.根據(jù)權(quán)利要求9所述的功率半導(dǎo)體器件，其中所述金屬場板覆蓋在所述絕緣體上并且該金屬場板延伸到超過所述多晶硅場板的所述外部邊界。11.根據(jù)權(quán)利要求9所述的功率半導(dǎo)體器件，該器件還包括至少一個保護(hù)環(huán)，該保護(hù)環(huán)的導(dǎo)電性與所述半導(dǎo)體主體的導(dǎo)電性相反，并且該保護(hù)環(huán)形成在所述半導(dǎo)體主體內(nèi)部的所述多晶硅場板的下面。12.根據(jù)權(quán)利要求11所述的功率半導(dǎo)體器件，其中所述多晶硅場板被容納在所述場絕緣體中的凹槽的內(nèi)部。13.根據(jù)權(quán)利要求ll所述的功率半導(dǎo)體器件，該器件還包括多個相間隔的保護(hù)環(huán)，該保護(hù)環(huán)的導(dǎo)電性與所述半導(dǎo)體主體的導(dǎo)電性相反，并且該保護(hù)環(huán)形成在所述半導(dǎo)體主體中的場絕緣體的下面；另一多晶硅場板，該另一多晶硅場板形成在所述多個相間隔的保護(hù)環(huán)上方的所述場絕緣體上；以及另一金屬場板，該另一金屬場板被布置在所述絕緣體上方并且通過所述絕緣體電連接至所述另一多晶硅場板。14.根據(jù)權(quán)利要求13所述的功率半導(dǎo)體器件，該器件還包括至少另一個保護(hù)環(huán)，該保護(hù)環(huán)的導(dǎo)電性與所述半導(dǎo)體主體的導(dǎo)電性相反，該保護(hù)環(huán)形成在所述半導(dǎo)體主體中的所述場絕緣體的下面，并且該保護(hù)環(huán)被布置在所述至少一個保護(hù)環(huán)和所述多個相間隔的場環(huán)之間，其中所述至少另一個保護(hù)環(huán)被布置為橫向超出所述多晶硅場板的內(nèi)部邊界并且橫向未達(dá)到所述另一個多晶硅場板的外部邊界。全文摘要一種具有終止結(jié)構(gòu)的功率半導(dǎo)體器件，該終止結(jié)構(gòu)包括多晶硅場板、金屬場板和多晶硅等勢環(huán)。文檔編號H01L23/58GK101263599SQ200680033937公開日2008年9月10日申請日期2006年9月15日優(yōu)先權(quán)日2005年9月16日發(fā)明者N·阿馬尼,曹建軍申請人:國際整流器公司