專(zhuān)利名稱：具有無(wú)隔離邊緣的轉(zhuǎn)移柵極的像素的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及成像器技術(shù)。特定來(lái)說(shuō)，本發(fā)明涉及具有像素的成像器裝置，所述像 素具有經(jīng)配置以減輕暗電流產(chǎn)生的轉(zhuǎn)移晶體管柵極。
背景技術(shù)：
實(shí)例性CMOS成像電路、其處理步驟及對(duì)成像電路的各種CMOS元件的功能的 詳細(xì)說(shuō)明描述于(舉例來(lái)說(shuō))第6,140,630號(hào)美國(guó)專(zhuān)利、第6,376,868號(hào)美國(guó)專(zhuān)利、第 6,310,366號(hào)美國(guó)專(zhuān)禾U、第6，326，652號(hào)美國(guó)專(zhuān)禾U、第6,204,524號(hào)美國(guó)專(zhuān)利及第6,333,205 號(hào)美國(guó)專(zhuān)利中，上述專(zhuān)利均受讓與Micron Technology公司。上述專(zhuān)利的揭示內(nèi)容以引 用的方式并入本文中。圖1圖解說(shuō)明常規(guī)CMOS像素10的俯視圖，常規(guī)CMOS像素10在襯底12中具 有作為光轉(zhuǎn)換裝置的光電二極管14。像素10包括轉(zhuǎn)移晶體管柵極16，轉(zhuǎn)移晶體管柵 極16與光電二極管14及浮動(dòng)擴(kuò)散區(qū)域24 —起形成轉(zhuǎn)移晶體管。像素10還包括復(fù)位 晶體管柵極18，其將施加到有源區(qū)26的復(fù)位電壓(Vaa)選通到浮動(dòng)擴(kuò)散區(qū)域24，使 得浮動(dòng)擴(kuò)散區(qū)域24復(fù)位。當(dāng)復(fù)位晶體管柵極18及轉(zhuǎn)移晶體管柵極16兩者接通時(shí)，也 可使光電二極管14復(fù)位。像素10還包括源極跟隨器晶體管柵極20，其電耦合25到 浮動(dòng)擴(kuò)散區(qū)域24且成為由有源區(qū)26 (其連接到電壓源(Vaa))及有源區(qū)28 (其與行選 擇晶體管柵極22相關(guān)聯(lián))所形成的源極跟隨器晶體管的一部分。行選擇晶體管柵極 22作為行選擇晶體管的一部分操作，連接有源區(qū)28及有源區(qū)30，連接到像素輸出以 讀取所述像素。如圖1中所示，在常規(guī)像素10中，轉(zhuǎn)移晶體管柵極16跨越光電二極管14。像素 10的有源區(qū)域(包括光電二極管14、浮動(dòng)擴(kuò)散區(qū)域24及有源區(qū)26、 28及30)被淺 溝槽隔離(STI)區(qū)域40包圍。在轉(zhuǎn)移晶體管柵極16延伸超出光電二極管14的情況下， 其重疊STI區(qū)域40的邊緣。此重疊可引起產(chǎn)生成像器裝置中不需要的暗電流。發(fā)明內(nèi)容本發(fā)明涉及具有光電轉(zhuǎn)換裝置及晶體管結(jié)構(gòu)的成像器(圖像傳感器)像素，其中 所述像素的轉(zhuǎn)移晶體管柵極經(jīng)配置以便不重疊貼近淺溝槽隔離(STI)區(qū)域或其它隔離 特征(例如，LOCOS)的邊緣。可使用在所述襯底中沿所述轉(zhuǎn)移晶體管柵極與所述 STI區(qū)域之間的邊界區(qū)域的可選p型植入物來(lái)限制到達(dá)所述轉(zhuǎn)移晶體管柵極下面(如與沿所述轉(zhuǎn)移晶體管柵極的側(cè)面相對(duì))的電荷轉(zhuǎn)移。依據(jù)結(jié)合附圖提供的以下詳細(xì)說(shuō)明將更好地了解本發(fā)明的這些及其它特征。


圖1是常規(guī)CMOS像素單元的俯視圖。圖2顯示根據(jù)本發(fā)明的實(shí)施例的CMOS像素單元。圖3-9顯示如由圖2所示的根據(jù)本發(fā)明的CMOS像素單元的實(shí)例的制作階段，所 述制作階段通過(guò)圖2的線a-a'、 b-b'、 c-c'及d-d'示出。圖10顯示利用根據(jù)本發(fā)明的像素的實(shí)例性成像器布局。 圖11顯示根據(jù)本發(fā)明的實(shí)施例的CMOS像素單元。圖12顯示并入有根據(jù)本發(fā)明的實(shí)施例構(gòu)造的至少一個(gè)成像器的處理器系統(tǒng)。
具體實(shí)施方式
雖然將根據(jù)某些實(shí)例性實(shí)施例來(lái)描述本發(fā)明，但所屬領(lǐng)域的技術(shù)人員將明了也在 本發(fā)明范圍內(nèi)的其它實(shí)施例。因此，本發(fā)明的范圍僅參照隨附權(quán)利要求書(shū)界定。在以下說(shuō)明中可互換使用的術(shù)語(yǔ)"襯底"或"晶片"可包括任何支撐結(jié)構(gòu)，包括，但不限于半導(dǎo)體襯底。應(yīng)將半導(dǎo)體襯底理解為包括絕緣體上硅(soi)、藍(lán)寶石上硅(SOS)、摻雜及非摻雜半導(dǎo)體、由基礎(chǔ)半導(dǎo)體基底支撐的硅外延層及其它半導(dǎo)體結(jié)構(gòu)； 然而，也可使用除半導(dǎo)體以外的材料，只要這些材料適于支撐集成電路。當(dāng)在以下說(shuō) 明中提及襯底或晶片時(shí)，可能已利用先前的處理步驟而在基礎(chǔ)半導(dǎo)體或基底之中或之 上形成區(qū)域或結(jié)。術(shù)語(yǔ)"像素"是指含有光電轉(zhuǎn)換裝置及相關(guān)聯(lián)的晶體管以將電磁輻射轉(zhuǎn)換成電信 號(hào)的光電元件單元。僅出于實(shí)例的目的，將本文中論述的像素圖解說(shuō)明及描述為4T(4 個(gè)晶體管)像素電路。應(yīng)了解，本發(fā)明并不限于四個(gè)晶體管(4T)的像素，而是可與 具有少于(例如，3T)或多于(例如，5T) 4個(gè)晶體管的其它像素布置一起使用。雖 然本文參照一個(gè)或有限數(shù)量的像素的架構(gòu)及制作來(lái)描述本發(fā)明，但應(yīng)了解，此代表通 常將被布置在具有(舉例來(lái)說(shuō))以行及列布置的像素的成像器陣列中的多個(gè)像素。另 外，雖然下文參照CMOS成像器的像素來(lái)描述本發(fā)明，但本發(fā)明可應(yīng)用于具有像素的 其它固態(tài)成像裝置(例如，CCD或其它固態(tài)成像器)。因此，以下詳細(xì)說(shuō)明不具有限 制的意味，且本發(fā)明的范圍僅由隨附權(quán)利要求書(shū)界定。現(xiàn)在將參照附圖來(lái)解釋本發(fā)明，在所有圖式中始終使用相同的參考編號(hào)來(lái)指相同 的特征。圖2顯示根據(jù)本發(fā)明的實(shí)施例的實(shí)例性CMOS像素100。將像素100制作于 半導(dǎo)體襯底102之中及之上?？赏ㄟ^(guò)淺溝槽隔離區(qū)域(STI) 136 (或另一種類(lèi)似隔離技 術(shù)，例如LOCOS)將像素100與陣列的其它相同像素隔離，如圖所示淺溝槽隔離區(qū)域 136包圍像素100的有源區(qū)。此實(shí)施例的像素100為4T像素，此意味著所述像素的電路包括4個(gè)用于操作的晶體管；然而，如上所指示，本發(fā)明并不限于4T像素。仍參照?qǐng)D2，像素100具有作為光電轉(zhuǎn)換裝置的光電二極管104。光電二極管104 通過(guò)形成具有不同深度的成層經(jīng)慘雜區(qū)域而形成在襯底102中，如下文將參照?qǐng)D3-9 進(jìn)一步詳細(xì)論述。也可使用其它類(lèi)型的光電轉(zhuǎn)換裝置，例如，光電柵極。轉(zhuǎn)移晶體管 與光電二極管104相關(guān)聯(lián)。所述轉(zhuǎn)移晶體管包括經(jīng)配置以跨越光電二極管104與浮動(dòng) 擴(kuò)散區(qū)域114之間的溝道區(qū)域選通電荷的轉(zhuǎn)移柵極106。轉(zhuǎn)移柵極106經(jīng)配置以使其 不重疊STI區(qū)域136 (或其它隔離特征)的邊緣。此配置減輕像素100中的暗電流。 所述襯底中的n型(負(fù))植入物(例如，植入物138，圖4)將在光電二極管104處產(chǎn) 生的電荷引導(dǎo)到轉(zhuǎn)移柵極106。如果需要，那么可沿STI136邊緣與轉(zhuǎn)移柵極106之間 的邊界區(qū)域提供可選p型植入物139以進(jìn)一步限制到達(dá)柵極106下面的溝道區(qū)域115 (圖7)的電荷轉(zhuǎn)移。浮動(dòng)擴(kuò)散區(qū)域114電連接(連接131)到源極跟隨器晶體管的柵極110。所述源 極跟隨器晶體管電連接到行選擇柵極112，其經(jīng)配置以在導(dǎo)體134處輸出來(lái)自像素100 的讀取信號(hào)。提供具有與電壓源(例如，Vaa)電連接的復(fù)位柵極108的復(fù)位晶體管以 在讀出之后復(fù)位浮動(dòng)擴(kuò)散區(qū)域114。為所述有源區(qū)域(即，源極/漏極區(qū)域116、 118、 120，浮動(dòng)擴(kuò)散區(qū)域114及柵極 結(jié)構(gòu)106、 108、 110、 112)提供到達(dá)上層金屬化層的觸點(diǎn)122、 124、 126、 128、 130、 132及134，所述觸點(diǎn)通常作為導(dǎo)電插頭，所述導(dǎo)電插頭可為鎢、鈦或其它導(dǎo)電材料。 觸點(diǎn)130通過(guò)電連接131與源極跟隨器柵極110連接。觸點(diǎn)132將電壓源(Vaa)連接 到源極/漏極區(qū)域116。觸點(diǎn)134將讀取電路與所述行選擇晶體管的輸出源極/漏極區(qū)域 120連接在一起。像素100作為標(biāo)準(zhǔn)CMOS成像器像素操作。光電二極管104在被光照射時(shí)在p-n 結(jié)(圖8)處產(chǎn)生電荷。通過(guò)接通轉(zhuǎn)移柵極106而將在光電二極管104處所產(chǎn)生及所 積累的電荷選通到浮動(dòng)擴(kuò)散區(qū)域114。由包括柵極110 (在觸點(diǎn)130處連接到浮動(dòng)擴(kuò)散 區(qū)域114)的源極跟隨器晶體管通過(guò)源極/漏極區(qū)域118將浮動(dòng)擴(kuò)散區(qū)域114處的電荷 轉(zhuǎn)換為像素輸出電壓信號(hào)，且此輸出信號(hào)由行選擇柵極112選通至源極/漏極區(qū)域120 且在觸點(diǎn)134處輸出到讀取電路(未顯示)。在從像素IOO讀取所述信號(hào)之后，可激活 復(fù)位柵極108及轉(zhuǎn)移柵極106以將觸點(diǎn)132處的電壓源連接到浮動(dòng)擴(kuò)散區(qū)114及光電 二極管104來(lái)復(fù)位像素100。圖3-9顯示圖2中所示像素100在各個(gè)制作階段中的截面。所述圖通常顯示可用 來(lái)形成像素100的順序步驟；然而，也可使用其它或額外的處理步驟。現(xiàn)在參照?qǐng)D3， 提供襯底區(qū)域102。襯底102區(qū)域通常為硅，但可使用其它半導(dǎo)體襯底。優(yōu)選地，襯 底102形成在另一襯底區(qū)域101上，襯底區(qū)域101可具有不同于上覆區(qū)域102的摻雜 劑濃度。在此種實(shí)施例中，襯底區(qū)域102可作為外延層生長(zhǎng)在支撐硅襯底區(qū)域101上。實(shí)施淺溝槽隔離(STI)以形成STI區(qū)域136，其通常為氧化物且用于使包括像素 100在內(nèi)的個(gè)別像素彼此電隔離。STI處理在所屬領(lǐng)域中眾所周知且可使用標(biāo)準(zhǔn)處理技術(shù)?？蓪?duì)所述STI溝槽以下的襯底102的區(qū)域137進(jìn)行摻雜以改善電隔離。在所述襯底上，形成轉(zhuǎn)移柵極106、復(fù)位柵極108、源極跟隨器柵極110及行選 擇柵極112?？赏ㄟ^(guò)在襯底102上形成柵極氧化物107，在柵極氧化物107上形成導(dǎo)電 層109，且在導(dǎo)電層109上形成絕緣層111來(lái)制作所述柵極。柵極氧化物107通常為 二氧化硅，但也可為其它材料。導(dǎo)電層109通常為經(jīng)摻雜多晶硅，但也可為其它導(dǎo)電 材料。絕緣層111通常為氮化物或TE0S (原硅酸四乙酯氧化物)，但也可為其它絕緣 材料。使用光致抗蝕劑掩膜圖案化所述層107、 109及111并將其蝕刻以留出如圖3中 所示的柵極堆疊。如上所述，轉(zhuǎn)移晶體管柵極106經(jīng)形成以便不重疊STI區(qū)域136?，F(xiàn)在參照?qǐng)D4，所述圖顯示在后續(xù)制作階段中的圖3中所示的晶片截面。在襯底 102上形成光致抗蝕劑掩膜142以保護(hù)將成為光電二極管104的區(qū)域，同時(shí)暴露貼近 晶體管柵極106、 108、 110及112的襯底102表面。將p型摻雜劑138 (例如，硼) 植入到襯底102中以在其中形成p阱140?，F(xiàn)在參照?qǐng)D5，其顯示通過(guò)圖2的截面c-c'及d-d'顯示的晶片處理的后續(xù)階段。在 形成p阱140 (圖4)之后，移除光致抗蝕劑掩膜142且施加光致抗蝕劑掩膜143，從 而暴露至少在STI區(qū)域136與轉(zhuǎn)移晶體管柵極106之間的邊界區(qū)域處的襯底。植入P 型離子141 (例如，硼)以形成植入?yún)^(qū)域139。此植入為可選的，但可用于進(jìn)一步限制 到達(dá)已完成裝置中的轉(zhuǎn)移晶體管柵極106下面(與沿轉(zhuǎn)移晶體管柵極106的側(cè)面相對(duì)) 的電荷轉(zhuǎn)移。-現(xiàn)在參照?qǐng)D6，其同樣顯示在后續(xù)制作階段中的穿過(guò)截面a-a'及b-b'的晶片。在形 成p阱140之后或在形成植入?yún)^(qū)域139 (如果需要)之后，移除光致抗蝕劑掩膜140 (圖4)或143 (圖5)且在襯底102的p阱140區(qū)域上形成另一光致抗蝕劑掩膜144 以暴露將在其上形成光電二極管104的襯底102的表面(圖2)。將n型摻雜劑146 (例 如，磷)植入到襯底102中(如圖所示，直接植入到其中且與襯底102成角度)以形 成n型摻雜區(qū)域148。此n型區(qū)域148將形成光電二極管102的電荷積累部分(圖2)。現(xiàn)在參照?qǐng)D7，此圖式顯示在后續(xù)制作階段中的圖6中所示晶片截面。在移除光 致抗蝕劑144 (圖6)之后，形成另一光致抗蝕劑掩膜150以保護(hù)襯底102的光電二極 管104區(qū)域且暴露p阱區(qū)域140。將n型摻雜劑152 (例如，磷或砷)植入到襯底102 中以形成貼近柵極106、 108、 110及112的有源區(qū)，包括浮動(dòng)擴(kuò)散區(qū)域114及源極/漏 極區(qū)域116、 118及120。摻雜劑植入物152也可相對(duì)于襯底102成角度，使得所述摻 雜區(qū)域在所述柵極下延伸。在所述柵極(106、 108、 110及112)以下及在源極/漏極 區(qū)域(116、 118及120)與光電二極管(104)之間為溝道區(qū)域115?，F(xiàn)在參照?qǐng)D8，此圖顯示在后續(xù)制作階段中的圖7中所示晶片截面。移除光致抗 蝕劑150 (圖7)且在襯底102及柵極106、 108、 110及112上形成絕緣間隔層154。 絕緣間隔層154可由TEOS或其它類(lèi)似介電材料形成。在絕緣間隔層152及p阱140 上形成另一光致抗蝕劑掩膜156;暴露襯底102的光電二極管104 (圖2)區(qū)域。將p 型慘雜劑158 (例如，硼)植入到襯底102中以在光電二極管104的n型區(qū)域148以上的襯底102表面處形成p型區(qū)域160。此形成用于光電荷產(chǎn)生的p-n結(jié)。圖9顯示在隨后的制作階段中的圖8中所示晶片剖面。在完成光電二極管104之 后，移除光致抗蝕劑156 (圖8)。在襯底102 (包括光電二極管104及柵極106、 108、 110及112)上形成厚絕緣層162。此層162應(yīng)可透過(guò)光，因?yàn)槠鋵⒏采w光電二極管104; 所述層可為BPSG (硼磷硅酸鹽玻璃)或另一種適合的材料。優(yōu)選地通過(guò)CMP (化學(xué) 機(jī)械拋光)將絕緣層162平面化且例如借助光致抗蝕劑進(jìn)行蝕刻而將其圖案化(未顯 示)。仍參照?qǐng)D9，通過(guò)受控制蝕刻(優(yōu)選地通過(guò)所屬領(lǐng)域己知的RIF干蝕刻)形成穿 過(guò)絕緣層162及其它中間層(例如，間隔層154、絕緣層lll等)的通孔164，以暴露 柵極106、108、110及112的導(dǎo)電層109且暴露浮動(dòng)擴(kuò)散區(qū)域114及源極/漏極區(qū)域116、 118及120處的襯底102表面。雖然可使用其它技術(shù)，但優(yōu)選地通過(guò)濺鍍或化學(xué)氣相 沉積(CVD)技術(shù)用導(dǎo)電材料填充通孔164以形成觸點(diǎn)122、 124、 126、 128、 130、 132 及134 (圖9中所示的截面中未必具有圖2中所示的所有觸點(diǎn))。所述導(dǎo)電材料優(yōu)選地 為鴿或鈦，可將其退火以形成硅化物。接下來(lái)通過(guò)CMP將所述導(dǎo)電材料平面化，將 絕緣層163用作終止層以留出如圖9中所示的晶片截面。平面化的后面是標(biāo)準(zhǔn)金屬化 層及互連接線形成(未顯示)。圖10中顯示本發(fā)明的替代實(shí)施例。雖然可使用上文根據(jù)圖2-9所述的相同基本制 作步驟及技術(shù)來(lái)形成圖10中所示的像素200 (由虛線界定)，但當(dāng)與圖2的像素100 的布局比較時(shí)，像素200的特征及元件以相對(duì)于彼此不同的方式配置。圖10顯示相同 像素陣列中的像素200配置。在圖10中，像素200與其它相鄰像素(例如，300、 400及500)共享其部分電 路組件，即，柵極208、 210、 212，所述相鄰像素為由類(lèi)似布置的像素構(gòu)成的陣列的 部分。每一像素200、 300及400具有個(gè)別光電二極管；例如像素200的光電二極管 204。電路的共享有利于更密集的成像器陣列。在此實(shí)施例中，轉(zhuǎn)移柵極206同樣經(jīng)配 置以便不重疊STI區(qū)域236。如圖10中所示，視情況，可在STI區(qū)域236與轉(zhuǎn)移柵極 206之間提供p型離子的植入?yún)^(qū)域239。優(yōu)選地，如圖10中所示，轉(zhuǎn)移柵極206相對(duì)于光電二極管204成角度。在此， 術(shù)語(yǔ)"成角度"意指轉(zhuǎn)移柵極206的一部分跨越光電二極管204的一拐角而不是跨越 其長(zhǎng)度或?qū)挾榷ㄎ唬缟衔母鶕?jù)圖2中所示實(shí)施例所論述。轉(zhuǎn)移柵極206的所述優(yōu) 選的成角度幾何形狀允許轉(zhuǎn)移柵極206的高效布局。另外，所述成角度布局還通過(guò)使 光電二極管204的面積最大化而有益于使像素200的填充因數(shù)最大化。所述剩余像素組件由相鄰的像素200及400共享。所述組件包括浮動(dòng)擴(kuò)散區(qū)域 214，其用作像素200及400的共用存儲(chǔ)節(jié)點(diǎn)。復(fù)位柵極208貼近浮動(dòng)擴(kuò)散區(qū)域214 定位。源極/漏極區(qū)域216位于復(fù)位柵極208的第二側(cè)面上(與浮動(dòng)擴(kuò)散區(qū)域214對(duì)置) 且能夠接收供電電壓(VJ。浮動(dòng)擴(kuò)散區(qū)域214也電連接到具有源極/漏極218的源極跟 隨器柵極210 (未顯示連接)。具有柵極210的源極跟隨器晶體管將來(lái)自浮動(dòng)擴(kuò)散區(qū)域214的電壓輸出信號(hào)輸出到具有柵極212的行選擇晶體管。行選擇晶體管柵極212具 有與其相鄰的源極/漏極220以選擇性地將像素信號(hào)讀出到列線(未顯示)。另外，電 容器238電連接(未顯示)到浮動(dòng)擴(kuò)散區(qū)域214。電容器238可增加浮動(dòng)擴(kuò)散區(qū)域214 的電荷存儲(chǔ)容量。晶體管柵極206、 208、 210及212、浮動(dòng)擴(kuò)散區(qū)域214及源極/漏極 區(qū)域216、 218及220分別具有到達(dá)其的觸點(diǎn)222、 224、 226、 228、 230、 232及234。圖11圖解說(shuō)明可利用本發(fā)明的任何實(shí)施例的實(shí)例性成像器700。成像器700具有 像素陣列705,像素陣列705包含以上關(guān)于(例如)圖2及圖10所述的構(gòu)造的像素或 使用本發(fā)明范圍內(nèi)的其它像素架構(gòu)。行驅(qū)動(dòng)器710響應(yīng)于行地址解碼器720選擇性地 激活行線。成像器700中還包括列驅(qū)動(dòng)器760及列地址解碼器770。通過(guò)定時(shí)及控制 電路750來(lái)操作成像器700，定時(shí)及控制電路750控制地址解碼器720、 770。根據(jù)本 發(fā)明的實(shí)施例，控制電路750還控制行及列驅(qū)動(dòng)器電路710、 760。與列驅(qū)動(dòng)器760相關(guān)聯(lián)的釆樣及保持電路761讀取所選定像素的像素復(fù)位信號(hào) V',t及像素圖像信號(hào)Vsig。差分放大器762針對(duì)每一像素放大差分信號(hào)(V^Vsig)且由模 擬數(shù)字轉(zhuǎn)換器775(ADC)將所述差分信號(hào)數(shù)字化。模擬數(shù)字轉(zhuǎn)換器775將經(jīng)數(shù)字化的像 素信號(hào)供應(yīng)到形成數(shù)字圖像的圖像處理器780。圖像處理器780還可確定成像器700 的增益設(shè)置，所述增益設(shè)置可用于設(shè)置施加到所述像素轉(zhuǎn)移柵極的電壓的電平。圖12顯示系統(tǒng)1000，其為經(jīng)修改而包括本發(fā)明的成像裝置1008 (例如，具有如 圖2及圖10中所圖解說(shuō)明的像素100或200的如圖11中所示的成像器700)的典型 處理器系統(tǒng)。處理器系統(tǒng)1000為具有可包括圖像傳感器裝置的數(shù)字電路的實(shí)例性系 統(tǒng)。在不作限制的情況下，此種系統(tǒng)可包括計(jì)算機(jī)系統(tǒng)、照相機(jī)系統(tǒng)、掃描儀、機(jī)器 視覺(jué)、車(chē)輛導(dǎo)航、視頻電話、監(jiān)視系統(tǒng)、自動(dòng)聚焦系統(tǒng)、衛(wèi)星跟蹤器系統(tǒng)、運(yùn)動(dòng)檢測(cè) 系統(tǒng)、圖像穩(wěn)定化系統(tǒng)及數(shù)據(jù)壓縮系統(tǒng)以及其它采用成像器的系統(tǒng)。系統(tǒng)IOOO (舉例來(lái)說(shuō)，照相機(jī)系統(tǒng))通常包含通過(guò)總線1020與輸入/輸出(I/O) 裝置1006通信的中央處理單元(CPU) 1002，例如微處理器。成像裝置1008還通過(guò) 總線1020與CPU 1002通信。基于處理器的系統(tǒng)1000還包括隨機(jī)存取存儲(chǔ)器(RAM) 1004，且可包括也通過(guò)總線1020與CUP 1002通信的可抽換式存儲(chǔ)器1014，例如，快 閃存儲(chǔ)器。借助或不借助單個(gè)集成電路上或不同于所述處理器的芯片上的存儲(chǔ)器存儲(chǔ) 裝置，成像裝置1008可與處理器(例如，CPU、數(shù)字信號(hào)處理器或微處理器)組合。以上描述了本發(fā)明的各種實(shí)施例。雖然已參照所述特定實(shí)施例對(duì)本發(fā)明加以描 述，但所述說(shuō)明旨在說(shuō)明本發(fā)明而非限制本發(fā)明。所屬領(lǐng)域的技術(shù)人員可想出各種修 改及應(yīng)用，此并不背離如隨附權(quán)利要求書(shū)中所界定的本發(fā)明的精神及范圍。
權(quán)利要求
1、一種成像器像素，其包含襯底；光電轉(zhuǎn)換裝置；電路，其經(jīng)配置以接收來(lái)自所述光電轉(zhuǎn)換裝置的電荷且輸出表示所述電荷的電壓，所述電路包含轉(zhuǎn)移晶體管柵極；及隔離區(qū)域，其位于所述襯底中且包圍所述光電轉(zhuǎn)換裝置及所述電路，所述轉(zhuǎn)移晶體管柵極經(jīng)配置以便不重疊所述隔離區(qū)域的任何部分。
2、 如權(quán)利要求1所述的成像器像素，其進(jìn)一步包含植入?yún)^(qū)域，所述植入?yún)^(qū)域位 于所述襯底中在所述轉(zhuǎn)移晶體管柵極與所述隔離區(qū)域之間。
3、 如權(quán)利要求l所述的成像器像素，其中所述隔離區(qū)域?yàn)闇\溝槽隔離區(qū)域。
4、 如權(quán)利要求1所述的成像器像素，其中所述電路進(jìn)一步包含復(fù)位晶體管、源 極跟隨器晶體管及行選擇晶體管。
5、 如權(quán)利要求1所述的成像器像素，其中所述電路的至少一部分由相鄰的像素 共享。
6、 如權(quán)利要求l所述的成像器像素，其中所述光電轉(zhuǎn)換裝置為光電二極管。
7、 如權(quán)利要求1所述的成像器像素，其中所述像素為CMOS像素。
8、 一種CMOS成像器裝置，其包含 光電二極管，其位于襯底中； 電荷存儲(chǔ)區(qū)域，其位于所述襯底中；轉(zhuǎn)移柵極，其經(jīng)配置以在所述光電二極管與所述電荷存儲(chǔ)區(qū)域之間選通電荷； 復(fù)位柵極，其經(jīng)配置以復(fù)位所述電荷存儲(chǔ)區(qū)域； 源極跟隨器柵極，其經(jīng)配置以接收來(lái)自所述電荷存儲(chǔ)區(qū)域的電荷； 行選擇柵極，其經(jīng)配置以將所述源極跟隨器柵極耦合到輸出線；及 淺溝槽隔離區(qū)域，其包圍所述光電二極管、所述轉(zhuǎn)移柵極、所述復(fù)位柵極、所述源極跟隨器柵極及所述行選擇柵極，其中所述轉(zhuǎn)移柵極進(jìn)一步經(jīng)配置以便不重疊所述淺溝槽隔離區(qū)域的任何部分。
9、 如權(quán)利要求8所述的CMOS成像器裝置，其進(jìn)一步包含植入?yún)^(qū)域，所述植入 區(qū)域位于所述襯底中在所述轉(zhuǎn)移晶體管柵極與所述隔離區(qū)域之間。
10、 如權(quán)利要求9所述的CMOS成像器裝置，其中所述植入?yún)^(qū)域包含p型摻雜劑。
11、 如權(quán)利要求8所述的CMOS成像器裝置，其中所述復(fù)位柵極、源極跟隨器柵 極、行選擇柵極及電荷存儲(chǔ)區(qū)域中的至少一者由相鄰的像素共享。
12、 如權(quán)利要求8所述的CMOS成像器裝置，其中所述轉(zhuǎn)移柵極相對(duì)于所述光電 二極管成角度。
13、 一種處理器系統(tǒng)，其包含處理器及耦合到所述處理器的成像器，所述成像器包含像素陣列，每一像素包含 襯底；光電轉(zhuǎn)換裝置；電路，其經(jīng)配置以接收來(lái)自所述光電轉(zhuǎn)換裝置的電荷且輸出表示所述電荷的 電壓，所述電路包含轉(zhuǎn)移晶體管柵極；及隔離區(qū)域，其位于所述襯底中且包圍所述光電轉(zhuǎn)換裝置及所述電路，所述轉(zhuǎn) 移晶體管柵極經(jīng)配置以便不重疊所述隔離區(qū)域的任何部分。
14、 如權(quán)利要求13所述的處理器系統(tǒng)，其進(jìn)一步包含植入?yún)^(qū)域，所述植入?yún)^(qū)域 位于所述襯底中在所述轉(zhuǎn)移晶體管柵極與所述隔離區(qū)域之間。
15、 如權(quán)利要求13所述的處理器系統(tǒng)，其中所述隔離區(qū)域?yàn)闇\溝槽隔離區(qū)域。
16、 如權(quán)利要求13所述的處理器系統(tǒng)，其中所述電路進(jìn)一步包含復(fù)位晶體管、源極跟隨器晶體管及行選擇晶體管。
17、 如權(quán)利要求13所述的處理器系統(tǒng)，其中所述電路的至少一部分由相鄰的像 素共享。
18、 如權(quán)利要求13所述的處理器系統(tǒng)，其中所述光電轉(zhuǎn)換裝置為光電二極管。
19、 如權(quán)利要求13所述的處理器系統(tǒng)，其中所述像素為CMOS像素。
20、 一種形成成像器像素的方法，其包含 提供襯底；在所述襯底中形成隔離區(qū)域；在所述襯底中形成光電轉(zhuǎn)換裝置并由所述隔離區(qū)域鄰接；及 貼近所述光電轉(zhuǎn)換裝置形成轉(zhuǎn)移晶體管柵極，所述轉(zhuǎn)移晶體管柵極經(jīng)配置以便不 重疊所述隔離區(qū)域。
21、 如權(quán)利要求20所述的方法，其中形成隔離區(qū)域的所述動(dòng)作包含形成淺溝槽 隔離區(qū)域。
22、 如權(quán)利要求20所述的方法，其進(jìn)一步包含在所述襯底中且在所述轉(zhuǎn)移晶體 管柵極與所述隔離區(qū)域之間形成植入?yún)^(qū)域的步驟。
23、 如權(quán)利要求20所述的方法，其進(jìn)一步包含貼近所述光電轉(zhuǎn)換裝置形成復(fù)位 晶體管、源極跟隨器晶體管及行選擇晶體管的步驟。
24、 如權(quán)利要求23所述的方法，其進(jìn)一步包含形成第二光電轉(zhuǎn)換裝置的步驟， 所述第二光電轉(zhuǎn)換裝置共享所述復(fù)位晶體管、源極跟隨器晶體管及行選擇晶體管中的 至少一者。
25、 如權(quán)利要求20所述的方法，其中所述光電轉(zhuǎn)換裝置為光電二極管。
26、 如權(quán)利要求20所述的方法，其中所述像素為CMOS像素。
27、 一種減輕CMOS成像器像素中的暗電流的方法，所述方法包含 在襯底中提供光電二極管；形成淺溝槽隔離區(qū)域以將所述CMOS成像器像素與其它像素電隔離； 在所述襯底上方提供轉(zhuǎn)移晶體管柵極，所述轉(zhuǎn)移晶體管柵極經(jīng)配置以將來(lái)自所述光電二極管的電荷選通到輸出電路，且經(jīng)形成以使其不重疊所述淺溝槽隔離區(qū)域的任何部分；及在所述襯底中在所述轉(zhuǎn)移晶體管柵極與所述淺溝槽隔離區(qū)域之間形成摻雜區(qū)域， 所述摻雜區(qū)域經(jīng)配置以限制從所述光電二極管到所述轉(zhuǎn)移晶體管柵極以下的電荷轉(zhuǎn) 移。
28、 如權(quán)利要求27所述的方法，其進(jìn)一步包含貼近所述光電二極管及轉(zhuǎn)移晶體 管柵極形成復(fù)位晶體管、源極跟隨器晶體管及行選擇晶體管。
29、 如權(quán)利要求28所述的方法，其進(jìn)一步包含形成第二光電二極管，所述第二 光電二極管共享所述復(fù)位晶體管、源極跟隨器晶體管及行選擇晶體管中的至少一者。
30、 如權(quán)利要求28所述的方法，其中所述像素為CMOS像素。
全文摘要
一種像素及成像器裝置及形成所述像素及成像器裝置的方法，其中所述像素具有與光電轉(zhuǎn)換裝置相關(guān)聯(lián)的轉(zhuǎn)移晶體管柵極且在襯底中通過(guò)淺溝槽隔離而隔離。所述轉(zhuǎn)移晶體管柵極不重疊所述淺溝槽隔離區(qū)域。
文檔編號(hào)H01L27/146GK101258599SQ200680032870
公開(kāi)日2008年9月3日 申請(qǐng)日期2006年7月7日 優(yōu)先權(quán)日2005年7月12日
發(fā)明者杰弗里·A·麥基 申請(qǐng)人:美光科技公司