專利名稱：包括不連續(xù)存儲(chǔ)元件的電子器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件，并且更M地，涉及包括不連續(xù)M元件的電子 器件。
背景技術(shù)：
浮柵非易失'l^l器("FGNVM")習(xí)慣并通常用于許多應(yīng)用。用于FG NVM的三個(gè)最普通形式的編程機(jī)制包括Fowler-Nordheim 、傳統(tǒng)熱載流 子注入和源-側(cè)注入。Fowler-Nordheim隧道有效4旦非常'漫?？赏ㄟ^區(qū)刺divide ) 用i^v浮4冊(cè)或一個(gè)或多個(gè)其它^元件的載流子數(shù)量除以i^具有浮4冊(cè)或其 它，元件的M單元的載流子數(shù)目來測(cè)量效率?？赏ㄟ^佳月編程電流和編程 時(shí)間的乘積來估計(jì)后者的數(shù)量。
熱栽流子注入可包括傳統(tǒng)熱栽流子注入和源-側(cè)注入。兩者均涉及熱載流 子的產(chǎn)生，熱栽流子中的一些注入到浮柵或其它，元件中去。在傳統(tǒng)熱栽流 子注入中，當(dāng)使用浮柵時(shí)，沿M單元的溝道區(qū)域產(chǎn)生了電場(chǎng)。在溝道區(qū)域內(nèi)， 漏極區(qū)域附近的電場(chǎng)最高。電場(chǎng)使載流子在溝道區(qū)域之內(nèi)加速流動(dòng)，因此，在 溝道區(qū)域之內(nèi)，載流子在漏極區(qū)域附近移動(dòng)最快。在溝道區(qū)域內(nèi)，小部分栽流 子與硅或一個(gè)或多個(gè)其它原子碰撞，使高能載流子改向到浮柵或其它電荷## 元件。由控制柵電極產(chǎn)生的電場(chǎng)可幫助小部分熱載流子的一些注入到浮柵中
去。傳統(tǒng)熱載流子注x^:率低并且具有較高的編程電流。
關(guān)于效率和編程電流，源-側(cè)注入是Fowler-Nordheim i^it^傳統(tǒng)熱栽流 子注入之間的受歡迎的折衷方案。對(duì)于源-側(cè)注入，依然產(chǎn)生熱載流子，然而， 大部分熱載流子在與漏極區(qū)域隔開的部分溝道區(qū)域之內(nèi)產(chǎn)生。被設(shè)計(jì)為通過源 -側(cè)注入進(jìn)行編程的M單元并不是沒有問題。典型地，該##單元需要一個(gè) 或多個(gè)附加的苛刻的^'j禾l^并且導(dǎo)致M單im大。
高密度浮柵存儲(chǔ)器變得更難商業(yè)化量產(chǎn)。f^柵介質(zhì)層的厚度的減小，
延伸穿過柵介質(zhì)層的厚度的小^isl其它缺陷的可能性增加了 。這樣的缺陷可導(dǎo)
6致襯底和浮柵之間的電#1^或泄漏通路。該電^^或泄漏通路可倉&^^響浮柵 上的電壓，并且因而該，單元可能不能保留數(shù)據(jù)。代替二氧^^:， 一種或多 種材料可用于柵電介質(zhì)層，然而，所述材料可負(fù)^在其它問題，例如材料與用 于^^單元的其它材料的兼容性、需要新的設(shè)備、增加制iiA本等。


通過舉例而圖解該發(fā)明，并非擬目關(guān)附圖中對(duì)其限制。 圖1包^f呆護(hù)層形成之后部分工作件的橫截面圖的實(shí)例。 圖2包括形成溝槽之后圖1中的工作件的橫截面圖的實(shí)例。 圖3包括在溝槽內(nèi)形成絕緣層后的圖2的工作件的^t截面圖的實(shí)例。 圖4和5分別包括在溝槽的底部形成摻雜區(qū)域之后的圖3的工作件的頂 -現(xiàn)圖和才黃截面圖的實(shí)例。
圖6包括在具有不連續(xù)，元件的電荷務(wù)賭疊層形成之后的圖5的工作
件的橫截面圖的實(shí)例。
圖7包括襯底上的導(dǎo)電層形成之后的圖6的工作件的^t截面圖的實(shí)例。 圖8和9分別包括形^M冊(cè)電極之后的工作件7的頂浮見圖和4t截面圖的實(shí)例。
圖10包括去除陣列內(nèi)剩^f呆護(hù)層部分^的圖9的工作件的^^截面圖的
實(shí)例以M露部分的電荷務(wù)賭疊層。
圖11包括形成絕緣層之后的圖10的工作件的沖黃截面浮見圖的實(shí)例。
圖12包括形成導(dǎo)電層之后的圖10的工作件的橫截面的實(shí)例。
圖13包^^成導(dǎo)線之昏的圖12的工作件的頂-f見圖的實(shí)例。
圖14為才 本發(fā)明另一實(shí)施例的在形成導(dǎo)線之后的圖11的工作件的橫
截圖的實(shí)例。
圖15包括形成圖案化的抗蝕劑層之g的圖14的工作件的頂視圖的實(shí)例。 圖16和17分別包括電子器件的制iU^完成之臺(tái)的圖15的工作件的頂
4見圖和對(duì)黃截面圖的實(shí)例。
圖18包括在襯底內(nèi)形成摻雜區(qū)域^的圖13的工作件的頂;現(xiàn)圖的實(shí)例。 圖19和20分別包括電子器件的制itt^完成之后的圖18的工作件的頂
^見圖和;f黃截面圖的實(shí)例。圖21和22分別包括在襯底內(nèi)形成摻雜區(qū)域^的圖13的工作件的頂浮見 圖和對(duì)黃截面圖的實(shí)例。
圖23和24分別包括電子器件的制itt^完成之后的圖21和22的工作 件的頂^L圖和4t截面圖的實(shí)例。
圖25包括除具有彼此間隔更寬的溝槽以外的圖12的工作件的橫截面圖 的實(shí)例。
圖26包^^^^在上面的導(dǎo)線^的圖25的工作件的頂視圖的實(shí)例。 圖27和28包括電子器件制i!4^完成之后的圖26的工作件的頂視圖和
橫截面圖的實(shí)例。
圖29包4 成導(dǎo)電層^的圖6的工作件的橫截面圖的實(shí)例。
圖30包才 ^#電核^之后的圖29的工作件的橫截面圖的實(shí)例。
圖31至42包括電路示意圖、電路示意圖的示例性實(shí)體實(shí)施例的橫截面
圖，和在NVM陣列內(nèi)沿行的M單元的工作電壓表。
本領(lǐng)域技術(shù)人員意識(shí)到，圖中的元件為了簡(jiǎn)明和清楚而示出，并不需要
按比例繪出。例如，可將圖中一些元件的尺寸相對(duì)于其它元件放大以有助于促
ii^發(fā)明實(shí)施例的理解。
務(wù)沐實(shí)施方式
一種電子器件，可包括位于溝槽之內(nèi)的不連續(xù)M元件。該電子器件可 包括村底，該襯底包括彼此分隔開的第一溝槽和第二溝槽。每個(gè)第一和第二溝 槽包括壁和底部并JU^L件的i^面延伸。該電子器件也可包括不連續(xù)##元 件，其中不連續(xù)存儲(chǔ)元件的第1分至少位于第一溝槽內(nèi)，并且不連續(xù)，元 件的第二部分至少位于第二溝槽內(nèi)。該電子器件可進(jìn)一步包括位于該不連續(xù)存
儲(chǔ)元件的第一^P分^Ji的第一柵電極，其中該第一柵電極的Ji^面位于襯底的 M面之下。該電子器件又可進(jìn)一步包括位于該不連續(xù)M元件的第二部分之 上的第二柵電極，其中該第^t電極的上表面位于襯底的i4面之下。該電子 器件也可包括第三柵電極，其位于該第一柵電極、第二柵電極或其組合之上。 在jtbt笛述的實(shí)施例也包括用于形成電子器件的工藝。
該電子器件可包括務(wù)賭陣列，其中位線、柵極線或任何其組合可利用溝 槽設(shè)計(jì)和掩埋位線。在一實(shí)施例中，與控制柵極線相比，選#^柵極線可電連接
8至賴單元的不同數(shù)量的行或列。在M實(shí)施例中，選擇柵城電連接至城 單元的一行或一列，并且控制柵極線可電連接至，單元的兩行或者兩列。在 另一實(shí)施例中，對(duì)于位線可存在類似的關(guān)系。在又一實(shí)施例中，選擇柵極線和 控制柵極線可以基本上互相垂直。與控制柵^l^目比，選擇柵極線可以電連接 至##單元的不同數(shù)量的行或列。在M實(shí)施例中，選擇柵極線可以電連接至 ^"^單元的一行或一列，并且控制柵極線可電連接至賴單元的兩列或兩行。 在致力于下面描述的實(shí)施例的細(xì)節(jié)之前，定義或闡明一些術(shù)語。術(shù)語"不 連續(xù)##元件"意圖表示能夠絲電荷的分離對(duì)象。在一實(shí)施例中，可首先形
成所有的^Jt不連續(xù)^ft元件并iUt此^^分離。在另一實(shí)施例中，形成;kJt 上連續(xù)的層，(Sl^分成不連續(xù)，元件。在又一實(shí)施例中，可首先;UUi彼此 分離地形成所有不連續(xù)^^元件，并且隨后在形成期間，可結(jié)合一些但不是所 有的不連續(xù)^ft元件。
術(shù)語"錄面"意圖表示l^從其形成絲陣列內(nèi)的絲單元的襯底的表
^##陣列內(nèi)溝槽或其它永久結(jié)構(gòu)的表面。例如，可以至少部分gj^出材料
之上的外^Jr之內(nèi)形^^l陣列，并且可以^ 出材 成外圍區(qū)域(^# 陣列外)內(nèi)的電子元件。在該示例中，該^^面指外g的Jl^面，而不M 礎(chǔ)材料的原始表面。
術(shù)語"疊層"意圖表示多個(gè)層或多個(gè)至少一層和至少一個(gè)結(jié)構(gòu)(例如，納 米晶體)，其中該多個(gè)層和多個(gè)層或結(jié)構(gòu)提供電功能。例如，非易失絲疊層 可包括用于形成至少部分非易失，單元的層。疊層可以是較大疊層的一部 分。例如，非易失'^##疊層可包括用于在非易失#^|單元內(nèi)，電荷的電 荷賴疊層。
這里使用地術(shù)語"包括"、"包含"、"具有""含有"、"具備"、"構(gòu)成"或任 何其它變型，意圖覆蓋非排它性的包括。例如，包括一系列組成部分的工藝、 方法、項(xiàng)目或設(shè)備不一定僅僅限于那些組成部分，而是可以包括其它沒有明確 列出或本身屬于這樣的工藝、方法、項(xiàng)目或設(shè)備的組成部分。此外，除非明確 有相M定，"或"指包含的或并而并非排外的或。例如，通過下列各項(xiàng)的任何 一個(gè)滿;L務(wù)ft A或B: A為真實(shí)的(或存在的)和B為虛4叚的(或不存在的)、 A為虛假的(或不存在的)和B為真實(shí)的(或存在的)并且A和B都是真實(shí)的(或存在的)。
此夕卜，為了闡明M并給出在J):M苗述的實(shí)施例的通常意義的范圍，"一個(gè)，， 或"一種"用于描述一個(gè)或更多"一個(gè)"或"一種"指代的物體。因而，只^f^I"一 個(gè)"或"一種"，該描述應(yīng)該理解為包括一個(gè)或至少一個(gè)(種)，并且除非有清楚 的才目^gJL^，否則，單數(shù)也包括復(fù)數(shù)。
除非另外P艮定，此處4M的所有技術(shù)和科學(xué)術(shù)語含義與所屬領(lǐng)域的普通 技^員的通常理解一樣。此處提到的所有出版物、專利申請(qǐng)和其它參考將全 部并入作為參考。在沖突的情況下，以本說明書為準(zhǔn)。此外，材料、方法和實(shí) 例僅作為示例并不起限制作用。
根提下文的詳細(xì)描#權(quán)利要求，本發(fā)明的其它特4i^優(yōu)勢(shì)將顯而易見。
對(duì)于此處沒有描述內(nèi)容，關(guān)于特定材料、工藝過程和電路的許多細(xì)節(jié)是
'圖:包;^分電子器件io例如城電路的橫截面圖。^!電路可為獨(dú)立 的務(wù)賭器、微控制器或其它包括務(wù)賭器的集成電路。在一實(shí)施例中，電子器件
10可包括非易失'fi^器("NVM，，)陣列18，其4分在圖1中示出。襯底 12可包括單晶硅半導(dǎo)體晶片、絕緣體上半導(dǎo)體晶片、平 示器(例如，在 玻璃板之上的硅層)或其它傳統(tǒng)用于形成電子器件的襯底。盡管未示出，在外 圍區(qū)域中的部分襯底12之上，可形成淺溝槽場(chǎng)絕緣，其位于NVM陣列18之 外?？蛇x的，可^J^傳統(tǒng)摻雜,增加NMV陣列18內(nèi)沿U面B的襯底 12的摻雜濃度，以潛在的減小在隨后形成的柵電極之間的泄漏電流，該柵電 極可位于部分U面13之上。在村底12之上，可形成保護(hù)層110。保護(hù)層110 可包括襯底12上的塾片層14和墊片層14上的氧化阻擋層16。保護(hù)層110的 層數(shù)可比圖示更多或更少。作為接觸墊片層14示出的襯底的12的iJi^面為 i4面13。保護(hù)層110可保留在外圍區(qū)域之上，直到NVM陣列18的制itt 本完成。在一實(shí)施例中，墊片層14包括氧化物并且氧化卩，層16包括氮化物。 通過傳統(tǒng)工藝，在村底12上形成圖案化抗蝕劑層(未示出)，其包括NVM 陣列18之內(nèi)將形成溝槽的位置處的開口 。然后用傳統(tǒng)工藝去除保護(hù)層110的 凈^露部分，以露出^4面13。在一實(shí)施例中，如圖2所示，在去除圖案化 的抗蝕劑層之前形成溝槽22和23。在另一實(shí)施例中，隨后去除圖案化的抗蝕 劑層并且接著通過傳統(tǒng)工藝形成溝槽22和23。溝槽22和23彼此分開，表面13延伸，并且包括壁和底部。溝槽22和23的深度可至少部分i^角定一個(gè) 或多個(gè)鄰近溝槽22和23形成的，單元的溝道長度。在一實(shí)施例中，溝槽 22和23的深^L在大約50nm至大約500nm的范圍內(nèi)。在一個(gè)l沐實(shí)施例中， ^Jf)時(shí)控的各向異性蝕刻形成溝槽22和23以制造;Ut上垂直的壁。在一實(shí)施 例中，溝槽22和23具有;ULbNl同的深度。
如圖3中所示，沿溝槽22和23的暴露表面形成絕緣層32。絕緣層32可 能是M上共形的或者不是^JL上共形的。在一實(shí)施例中，絕緣層32可以包 括氧化物、氮化物、氮氧化物或其組合。在一實(shí)施例中，絕緣層32可用作注 入遮蔽。在一個(gè)M實(shí)施例中，通iW溝槽22和23內(nèi)的襯底12的暴露部分 i^f亍熱氧^^而形成絕^^r 32。熱氧化可有利于去除缺陷，例如通過蝕刻引 入的那些缺陷，有助于使溝槽22和23的角變圓，或是它們的組合。在另一實(shí) 施例中(未示出)，可淀積絕緣層32。淀積的絕緣層32將J^Ji^A工作件 的所有的暴f^表面。
如分別在圖4和5所示的頂視圖和橫截面視圖中示出的，在溝槽22和23 的底部處，向襯底12的部分中摻雜劑引入以形成摻雜區(qū)域52和53。摻雜區(qū) 域52位于襯底12之內(nèi)并JL(t溝槽22之下，摻雜區(qū)域53位于襯底12之內(nèi)并 且在溝槽23之下。摻雜區(qū)域52和53可為源/漏("S/D")區(qū)域并且作為掩埋 位線。摻雜劑可以為p型摻雜(例如，硼)或n型摻雜(例如，磷或砷)。在 一實(shí)施例中，可^JD離子注入引入摻雜劑?？蒦f亍可選的熱周期以激活摻雜劑。 在另一實(shí)施例中，隨后的處理可具有一個(gè)或多個(gè)能夠激活摻雜劑的熱周期。在 溝槽22和23的底部，摻雜區(qū)域52和53的摻雜濃度至少大約為1E19原子/cm3。
如圖6中所示，然后可形成電荷務(wù)睹疊層68，包括電介質(zhì)層62、不連續(xù) ，元件64和電介質(zhì)層66。在一實(shí)施例中，可在溝槽22和23的暴露表面(包 括溝槽22和23的壁和底部)^Ji形成電介質(zhì)層62之前去除絕緣層32。在另 一實(shí)施例中，絕緣層32用于代替電介質(zhì)層62或與其結(jié)合使用。電介質(zhì)層62 可以^fM氧化或氮化氣氛熱生長，或^^]傳統(tǒng)化學(xué)^目淀積技術(shù)、物理氣相淀 積技術(shù)、原子層淀積技絲其組合進(jìn)行淀積。假如電介質(zhì)層62是熱生長的， 它不形成在NVM陣列18中的溝槽的外面。假如電介質(zhì)層62是淀積的(未示 出)，M上能淀積在工作件的所有暴露表面之上。電介質(zhì)層62可包括二氧化 硅、氮化硅、氮氧化硅、高介電常數(shù)(高-k)材料(例如，介電常數(shù)大于8)或其《^f可組合的一個(gè)或多個(gè)膜。高-k材料可包括HfaObN HfaSibOc， HfaSibOcNd， HfaZrbO。Nd， HfaZrbSieOdN^ HfaZrbO。 ZraSibOe， ZraSibOeNd， ZK)2，其它含Hf或 含Zr的電介質(zhì)材料，或前述<辦一種的摻雜形式(摻雜鑭，摻雜鈮，等)或 4封可其組合。電介質(zhì)層62具有大約l至大約10nm范圍的厚度。電介質(zhì)層62 的厚度和材料的選擇將過決定它的電學(xué)棒f生。在一實(shí)施例中，選擇材種厚 度以使電介質(zhì)層62具有小于10nm的二氧/f^i等價(jià)厚度。
然后在NVM陣列18上形成不連續(xù)4#元件64。在一實(shí)施例中，不連續(xù) ，元件64的"-^P分至少位于溝槽22內(nèi)，并且不連續(xù)^f^元件"的另^ 分至少位于溝槽23之內(nèi)。各個(gè)不連續(xù)M單元64大致上互相物理分離。不連 續(xù)M元件64可包括能夠務(wù)賭電荷的材料，例如硅、氮、含金屬的材料，其 它能夠，電荷的合適材料或其任意組合。例如，不連續(xù)^ft元件64可包括 石ii內(nèi)米晶M金屬納米團(tuán)簇(nanoclusters )。在一個(gè)具體實(shí)施例中，可在襯底 12的暴露表面上形^J-^續(xù)的非晶硅層。該J^M:續(xù)的層可暴露于熱或其 它處理?xiàng)lfr下，這可導(dǎo)iLir"弄亂"或以另外形^i內(nèi)米晶體。不連續(xù)，元件 64可以不摻雜、在淀積期間摻雜或在淀積^摻雜。在一實(shí)施例中，不連續(xù) ，元件64可以由一種或多種在熱氧化處理期間其特性不會(huì)被顯著不利影響 的材料形成。這種材料可包括柏、把、銥、鋨、釕、錸、銦錫、銦鋅、鋁錫或 ^f可其組合。上述材料的^""種，除了鈾和把，均可形成導(dǎo)電金屬氧化物。在 一實(shí)施例中，在任何維度中，每個(gè)不連續(xù)存儲(chǔ)元件64不大于大約10nm。在 另一實(shí)施例中，不連續(xù)，元件64可更大，然而，不連續(xù)^ft元件64不^ 成得非常大以致于形成連續(xù)結(jié)構(gòu)(即，所有的不連續(xù)，元件64不熔合在一 起)。
然后在不連續(xù)，元件64上形成電介質(zhì)層66。電介質(zhì)層66可包括一個(gè) 或多個(gè)電介質(zhì)膜，可以熱生"MU定積任何一個(gè)這種膜。電介質(zhì)層66可包4^!口 關(guān)于電介質(zhì)層62描述的任何一種或多種材料或使用如關(guān)于電介質(zhì)層62描述的 任何實(shí)施方式形成。與電介質(zhì)層62相比較，電介質(zhì)層66可具有相同或不同的 成分，并且與電介質(zhì)層62相比較，電介質(zhì)層66可使用相同或不同的形成技術(shù) 形成。
如圖7中所示，然后在工作件^Ji形成導(dǎo)電層72。導(dǎo)電層72可包括一個(gè) 或多個(gè)包含半導(dǎo)體或包含金屬的膜。在一實(shí)施例中，導(dǎo)電層72包括通過化學(xué)
12^i目淀積工藝而淀積的非晶硅或多晶硅。在另一實(shí)施例中，導(dǎo)電層72可包括 一種或多種其它材料或可通過其它工藝淀積。在一M實(shí)施例中，在淀積時(shí)摻 雜導(dǎo)電層72，在另一M實(shí)施例中，在淀積后摻雜導(dǎo)電層。導(dǎo)電層72的厚度 足以至少差^^上填充nvm陣列18內(nèi)的溝槽。在一實(shí)施例中，導(dǎo)電層72的厚 度在大約50nm至大約500nm的范圍內(nèi)，并iUt完成的器件中，當(dāng)導(dǎo)電層72 包括多晶絲非晶硅時(shí)，導(dǎo)電層72剩^分的摻雜濃JL^少為lE19原子/cm3。
如圖8和9中所示，可去除位于主表面13 ^Ji和位于溝槽22和23外部 的部分導(dǎo)電層72。在圖8中和其它頂視圖中，未示出一些電介質(zhì)層或絕緣層， 用以簡(jiǎn)化對(duì)NYM陣列18內(nèi)部件之間的位置關(guān)系的理解。去除導(dǎo)電層72的額 外部分，以便剩余材料凹陷在^4面13之下并且^^i內(nèi)在溝槽22和23內(nèi)， 以形成柵電極92和93，柵電極中的每個(gè)具有位于i^面13之下的Ji^面。 柵電極92位于溝槽22內(nèi)的不連續(xù)，元件64的4分之上，柵電極93位于 溝槽23內(nèi)的不連續(xù)賴元件64的另^分^Ji。在一實(shí)施例中，如AMt截面 圖中所示，柵電極92和93中的[個(gè)M上為矩形形狀。在一個(gè)具體實(shí)施例 中，與首次淀積一樣，導(dǎo)電層72為未摻雜的多晶硅。然后通過傳統(tǒng)工藝摻雜 柵電極92和93，因jHi^完成的器件中，柵電極92和93具有至少1e19原子 /cm3的摻雜濃度。在另 一實(shí)施例中，在柵電極92和93上形成能夠與石i^以 形成珪化物的材料，并且該材料可包括Ti、 Ta、 Co、 W、 Mo、 Zr、 Pt、其它 適合的材料及其任意組合，并_@^應(yīng)以形成^^屬>^化物。
在一具體實(shí)施例中，通過使用傳統(tǒng)技4Ui行拋光以完成去RHP分導(dǎo)電層 72，從而暴露氧化-抗蝕劑層16,隨后時(shí)控蝕刻。在另一實(shí)施例中(未示出)， 通過蝕刻工藝而不另_拋光實(shí)現(xiàn)去除。在另一實(shí)施例中，凹陷，即，在U面 13和柵電極92和93的頂部之間的高度差值，為溝槽22和23的深度的20 % 和80%之間。
如圖10中所示，通過傳統(tǒng)技術(shù)去除在NVM陣列18內(nèi)的保護(hù)層110的剩 ^HP分。在一實(shí)施例中，墊片層14為通一不連續(xù)，元件64進(jìn)行底切的濕 法蝕刻而去除的氧化物層，使它們能夠被沖洗掉。在另一實(shí)施例中(未示出), 去除電介質(zhì)層66的暴露部分，暴露不連續(xù)M元件64,然后其可經(jīng)受額外的 處理以使它們從電傳導(dǎo)改變成電絕緣。在一具體實(shí)施例中，不連續(xù)4#元件 64為被氧化以形成二氧俗法的硅晶體。在一實(shí)施例中，該工藝中的此位置處，在主表面13上或沿位于柵電極22和23的頂部以上的溝槽22和23的壁g 本上沒有不連續(xù)賴元件64。
如圖11中所示，然后在NVM陣列18上形成包括柵電介質(zhì)部分112和內(nèi) 柵電介質(zhì)部分114和115的絕緣層。該絕緣層可包括一個(gè)或多個(gè)電介質(zhì)膜，該 電介質(zhì)膜的^^可一個(gè)可以^皮熱生"MU定積。該絕緣層可包^(o關(guān)于電介質(zhì)62 層描述的任何一種或多種材料或使用如關(guān)于電介質(zhì)62層描述的4^f可一種實(shí)施 方式來形成。與電介質(zhì)層62相比較，電介質(zhì)層66可具有相同或不同的成分， 并且與電介質(zhì)層62相比較，該絕^^可使用相同或不同的形成4支術(shù)來形成。
于每個(gè)##;元，設(shè)計(jì)該電場(chǎng)使溝e道區(qū)i內(nèi)的電場(chǎng)變化最大,'從而允許源-側(cè)
注入。在一實(shí)施例中，內(nèi)柵電介質(zhì)部分114和115的厚度在大約10至大約30nm 的范圍內(nèi)。
如圖12中所示，在NVM陣列18上形成導(dǎo)電層122。導(dǎo)電層122可包括 一個(gè)或多個(gè)包含半*或包含金屬的膜。在一實(shí)施例中，導(dǎo)電層122為摻雜多 晶硅。在另一實(shí)施例中，導(dǎo)電層122由包含金屬的材料形成。在一實(shí)施例中， 導(dǎo)電層122的厚度在大約20至大約300nm的范圍內(nèi)。在另一實(shí)施例中，當(dāng)導(dǎo) 電層122包括多晶結(jié)或非晶硅時(shí)，導(dǎo)電層122具有至少大約1E19原子/cm3的 摻雜濃度。
如圖13中所示，通過使用傳統(tǒng)技術(shù)蝕刻從而圖案化導(dǎo)電層122，以形成 導(dǎo)線132和133，其包括沖冊(cè)電極。導(dǎo)線132和133可至少部分位于溝槽22、溝 槽23、 NVM陣列18內(nèi)的一個(gè)或多個(gè)其它溝槽(未示出)或其任意組合內(nèi)。 在一實(shí)施例中，導(dǎo)線132和133的長度;Ut垂直于NVM陣列18內(nèi)溝槽22和 23的長度?？蛇x的，在導(dǎo)線132和133上形成能夠與M應(yīng)生成硅化物(例 如Ti，Ta，Co，W，Mo,Zr，Pt其它適合的材料或其任意組合)的材料并JL^應(yīng)生成 金屬硅化物。在另一實(shí)施例中，導(dǎo)線132和133可用作NYM陣列18的字線， 導(dǎo)線132和133的"-^分用作多個(gè)位單元的柵電極?？蛇x的，可鄰近導(dǎo)線132 和133形成側(cè)壁間隔物。
在一實(shí)施例中，NVM陣列18^Jt完成。在一實(shí)施例中，制勤卜圍電連 接(未示出)以訪問NVM陣列18的導(dǎo)電部分。可去除位于襯底12的外圍區(qū) JCh方的保護(hù)層110，并JLj^ NVM陣列18上形成另-^f呆護(hù)層(未示出)，在
14元件制造期間其可在外圍區(qū)域內(nèi)保護(hù)NVM陣列18?？衫^續(xù)處理以形成;kJt 完成的電子器件。使用一個(gè)或多個(gè)傳統(tǒng)工藝形成一個(gè)或多個(gè)絕緣層、 一個(gè)或多 個(gè)導(dǎo)電層以及一個(gè)或多^Nt裝層。
在另一實(shí)施例中，可佳月不同的NYM陣列18布局和互連方案。在該實(shí) 施例中，在所有NVM陣列18 (圖12 )上的導(dǎo)電層122的整個(gè)形成工藝，可使 用如前面所述的^^可實(shí)施例沐fr。
如圖14中所示，可圖案化和蝕刻導(dǎo)電層122以形成導(dǎo)線142至145。在 NVM陣列18中，導(dǎo)線142至145可作為字線。導(dǎo)線142至145的長度;Ut平 行于溝槽22和23的長度。在一實(shí)施例中，部分導(dǎo)線142至145可位于溝槽 22和23的凹陷內(nèi)。導(dǎo)線142至145的組分和形成方法可以是與導(dǎo)線132至133 的形成所描述的那些內(nèi)容相關(guān)的^f^f可組分和形成方法?？蛇x的，可鄰近導(dǎo)電 142至145形成側(cè)壁間隔物146。
如圖15中所示，在工作件之上形成圖案化的抗蝕劑層156以暴露部分導(dǎo) 線142至145和部分柵電介質(zhì)部分112 (在圖15中未示出)。在一實(shí)施例中， 圖案化的抗蝕劑層156中的開口M上與其上后續(xù)將形成位線的位置相對(duì)應(yīng)。 如圖15中所示，向部分襯底12中引入摻雜劑以形成摻雜區(qū)域154。摻雜劑可 以是p型摻雜劑(例如，硼)或n型摻雜劑(例如，磷或砷)。在一實(shí)施例中， 可使用離子注入引入摻雜劑。然后，通過傳統(tǒng)技術(shù)去除圖案化的抗獨(dú)劑層156。 在一實(shí)施例中，通過一個(gè)或更多隨后的熱周期激活注入的摻雜劑，其可以提供 或不提供不同的主要目的，例如，氧化、淀積、退火、^itt不同離子注入劑 的激活。在一實(shí)施例中，每個(gè)摻雜區(qū)域154具有至少大約lE19原子/cii^的摻 雜濃度。在一個(gè)M實(shí)施例中，完成器件中的摻雜區(qū)域154用作S/D區(qū)域。
在一實(shí)施例中，現(xiàn)在除了電連接以外，NVM陣列18基本完成。去除在 襯底12外圍區(qū)域上方的剩余部分的保護(hù)層110(在圖15中未示出)，并在NVM 陣列18上方形成另叫呆護(hù)層(未示出)，它將在外圍區(qū)域內(nèi)的元件制造過程中 保護(hù)NVM陣列18。在外圍區(qū)域內(nèi)，可^^一個(gè)或多個(gè)傳l^支術(shù)^f亍元件制 造。在外圍區(qū)域內(nèi)的元件制itl^本完成之后，可去除位于NVM陣列18 U 的保護(hù)層。
如圖16和17中所示，繼續(xù)處理以形^J4Ui完成的電子器件。參考圖 17，用傳統(tǒng)方法在工作件上形成層間電介質(zhì)層152。圖案化層間(interievel)電介質(zhì)層152以形成接觸開口 ，該接觸開口延伸至摻雜區(qū)域154 ^在圖16
例如氧化物、氮化物、氮氧化物或其組合。在一個(gè)具體實(shí)施例中，可^JU各向 異性蝕刻以形成接觸開口 。
然后，形成導(dǎo)電插塞162和導(dǎo)線164和165。如圖16中所示，導(dǎo)線164 和165的長>114^垂直于導(dǎo)線142至145的長度。在一實(shí)施例中，導(dǎo)線164和 165為用于NVM陣列18的位線，導(dǎo)電插塞162為位線接觸。參考圖16，部 分襯底12被示出為位于導(dǎo)線164和165之間。盡管在圖16中未示出，摻雜區(qū) 域154位于部分襯底12之間的導(dǎo)線164和165下方。
在一實(shí)施例中，在形成導(dǎo)線164和165之前形成導(dǎo)電插塞162。在一個(gè)具 體實(shí)施例中，在層間電介質(zhì)層152^Ji形成導(dǎo)電層(未示出)并JU4^真充其 中的接觸開口。去除位于接觸開口0卜的部分導(dǎo)電層以形成導(dǎo)電插塞162。在 一實(shí)施例中，可#^亍傳統(tǒng)的化學(xué)枳 & 作，并且在另一實(shí)施例中，可IM亍 傳統(tǒng)的蝕刻工藝。
然后，在f^將要形成導(dǎo)線164和165的位置淀積并圖案化另一絕緣層 (未示出)以形成溝槽。在NVM陣列18內(nèi)、NVM陣列18 0卜或其組合的 位置處形成其它溝槽。在一實(shí)施例中，在層間電介質(zhì)層152之上形成另一導(dǎo)電 層并JJ4Ui填充絕緣層中的溝槽。去除位于絕緣層內(nèi)溝槽外面的部分導(dǎo)電層 以形成導(dǎo)線164和165。在一實(shí)施例中，可扭軒傳統(tǒng)化學(xué)機(jī)^fe^ft并JL^ 另一實(shí)施例中，可^f亍傳統(tǒng)蝕刻工藝。盡管在圖16和17中未示出，絕緣層可 大體上位于至少導(dǎo)線164和165之間的相同高度。在另一實(shí)施例中(未示出)， 使用傳統(tǒng)的雙嵌入工藝同時(shí)形成導(dǎo)電插塞162與導(dǎo)線164和165。
導(dǎo)電插塞162與導(dǎo)線164和165可包才封目同或不同的導(dǎo)電材料。導(dǎo)電插 塞162與導(dǎo)線164和165的每個(gè)可包括摻雜的硅、鴒、鈦、鉭、氮化鈥、氮化 鉭、鋁、銅、其它合適的導(dǎo)電材料或其任意組合。在一個(gè)M實(shí)施例中，導(dǎo)電 插塞162包M并且導(dǎo)線164和165包4^#]。斜目應(yīng)的導(dǎo)電層之前(例如，用 于導(dǎo)電插塞162的鴒和用于導(dǎo)線164和165的銅)，可形成可選的阻擋層、粘 合層或其組合。可選的帽層(例如，含金屬的氮化物)可用于封裝導(dǎo)線164 和165內(nèi)的銅。
在另一實(shí)施例中(未示出)，可形成并圖案化額外的絕^層和導(dǎo)電層以形成一個(gè)或多個(gè)額外層的互連。在最后的互i4^已經(jīng)形成后，在襯底12上，包 括NVM陣列18和外圍區(qū)域上，形成4W匕層172。缺化層172可包括一個(gè)或 多個(gè)絕緣膜，例如氧化物、氮化物、氮氧化物或其組合。
在另一實(shí)施例中，可^^1又一NVM陣列18布局和互連方案。在該實(shí)施 例中，可使用如關(guān)于圖1至13的在前描述的任何實(shí)施例^f亍導(dǎo)線132和133 (圖13)的整個(gè)形成工藝。在一實(shí)施例中，去除位于襯底12的外圍區(qū)域上的 保護(hù)層110的剩^HP分(未示出)，并JL t NVM陣列18上形成另一保護(hù)層， 它可以在外圍區(qū)域內(nèi)制itiL件的過程中保護(hù)NVM陣列18 (未示出)。可4， 一個(gè)或多個(gè)傳統(tǒng)技術(shù)^^亍在外圍區(qū)域之內(nèi)的元件制造。在外圍區(qū)域內(nèi)的元件制 iU^完成^，可去除在NVM陣列18之上的保護(hù)層。
在一實(shí)施例中，可JJ^上同時(shí)進(jìn)行用于外圍區(qū)域和NVM陣列18的其余 工藝。如圖18中所示，在形成包括外圍區(qū)域和NVM陣列18之內(nèi)的柵電極的 導(dǎo)線132和133以及其它導(dǎo)線之后，將摻雜劑引入村底12以在導(dǎo)線132和133 之間和溝槽22和23的外部和鄰近溝槽22和23的位置處形成摻雜區(qū)域182。 如關(guān)于摻雜區(qū)域154所描述的，摻雜區(qū)域182可包括^^可一種或多種材料或使 用關(guān)于摻雜區(qū)域154所描述的任何實(shí)施例來形成。與摻雜區(qū)域154相比，摻雜 區(qū)域182可具有相同或不同的成分，并且與摻雜區(qū)域154相比，摻雜區(qū)域182 可使用相同或不同的形成技術(shù)?？蛇x的，在用于形成摻雜區(qū)域182的VNMt 之前、之后或之間，可近鄰導(dǎo)線132和133形成間隔物(未示出)。在一個(gè)具 體實(shí)施例中，可如與前勤目關(guān)的其它實(shí)施例描述的一樣，形成可選的側(cè)壁間隔 物。在一實(shí)施例中，摻雜區(qū)域182可以作為完成器件的S/D區(qū)。在一實(shí)施例中， 摻雜區(qū)域182中的每個(gè)具有至少大約lE19原子/cit^的濃度?？蛇x的，可4M 傳統(tǒng)工藝由部分導(dǎo)線132和133和摻雜區(qū)域182形成金屬硅化物。
然后，如圖19和20中所示，使用如前述描述的關(guān)于形成并圖案化層間 電介質(zhì)層152的任一實(shí)施方式，形成并圖案化層間電介質(zhì)層152以形成接觸開 口。與在前的實(shí)施例相比，接觸開口的位置有所變化，接觸開口延伸至摻雜區(qū) 域182。
參考圖19和20，如前面所述，可形成層間電介質(zhì)層152。然后，使用前 述的用于導(dǎo)電插塞162的任何實(shí)施方式，形成導(dǎo)電插塞192。導(dǎo)電插塞192的 位置與所述導(dǎo)電插塞162不同。然后，參見圖19和20，在層間電介質(zhì)層152和導(dǎo)電插塞192上淀積絕緣 層193并且圖案化以形成溝槽，It^將在溝槽處形成導(dǎo)線194至196?？稍陉?列NVM 18之內(nèi)、陣列NVM 18^卜或其組合的位置形成其它溝槽。然后， 使用如前所述的用于導(dǎo)線164和165的任何一個(gè)實(shí)施方式形成導(dǎo)線194至196。 導(dǎo)線194至196可用作陣列NVM 18之內(nèi)的位線。導(dǎo)電插塞192和導(dǎo)線194 至196的位置分別與對(duì)于導(dǎo)電插塞162和導(dǎo)線164和165的描述的那些位置不 同。導(dǎo)線194至196的方向與導(dǎo)線164和165的方向不同。如圖19中所示， 導(dǎo)線194至196的長JLi4^與導(dǎo)線132和133的長度垂直。
在另一實(shí)施例中(未示出)，可形成并圖案化額外的絕^層和導(dǎo)電層以形 成額外的互i^。在最后的互i^ir已經(jīng)形成后，在村底12上形成#^匕層172， 包括在NVM陣列18和外圍區(qū)域上形成。鈉化層172可包括一個(gè)或多個(gè)絕緣 膜，例如氧化物、氮化物、氮氧化物或其組合。
在另 一實(shí)施例中，可使用又一 NVM陣列18布局和互連方案。除了使用 虛擬接地陣列結(jié)構(gòu)，而不是使用導(dǎo)線194至196以外，該布局和互連方案類似 于圖1至13和18至20中描述的實(shí)施方式。在閱讀了下面的關(guān)于圖21至25 的描述以后，布局和結(jié)構(gòu)將變得更加顯而易見。
分別類似于圖4和5，如圖21和22中所示，在工藝相對(duì)早期，在保護(hù)層 110中形成開口 210，在溝槽22和23的外面，沿襯底12的主襯底13形成摻 雜區(qū)域214、 215和216。可使用一個(gè)或多個(gè)傳統(tǒng)工藝形成開口 210和摻雜區(qū) 域214、 215和216?？稍谛纬蓽喜?2和23之前或之后形成開口 210。例如， 可M上同時(shí)形成保護(hù)層llO內(nèi)的所有開口?？稍陂_口 210^Ji形成掩膜(未 示出)，以_^^上防止在開口 210下形成溝槽。在形成溝槽22和23之后去除 掩膜。在另一實(shí)施例中，在溝槽22和23已經(jīng)形成之后，可在開口210之上形 成不同的掩膜(未示出)，并且在形成開口 210之后，可去除該不同的掩膜。 可以與關(guān)于圖3描述的實(shí)施方^目似的方式，沿開口 210的底部形成絕緣層 32。
可使用關(guān)于摻雜區(qū)域52和53描述的任何一個(gè)或多個(gè)實(shí)施方式來形成摻 雜區(qū)域214、 215和216。摻雜劑種類、濃度和圖形以及摻雜區(qū)域214、 215和 216的形成與摻雜區(qū)域52和53相比可以相同也可不同。在一實(shí)施例中，摻雜 區(qū)域214、 215和216可與摻雜區(qū)域52和53基本同時(shí)形成。摻雜區(qū)域52、 53、214、 215和216中的每個(gè)具有^上彼此平行的長度并且可用作埋置位線。 與摻雜區(qū)域214、 215和216相比，摻雜區(qū)域52和53位于襯底12內(nèi)較深的高 度處。
在又一實(shí)施例中(未示出)，不形成開口 210。而是，在形成溝槽22和 23 ^，在形成絕緣層32之前去除NYM陣列18之內(nèi)的保護(hù)層110的剩^ 分。當(dāng)形成摻雜區(qū)域52和53時(shí)，可形成摻雜區(qū)域214、 215和216。摻雜區(qū) 域214、 215和216可延伸至溝槽22和23的壁。
當(dāng)使用上面描述的實(shí)施方式的任何一個(gè)或組合形成了摻雜區(qū)域52、 53、 214、 215和216以后，4吏用如關(guān)于圖6至13描述的實(shí)施方式的任何一個(gè)或多 個(gè)繼續(xù)進(jìn)行處理。包括部分NYM陣列18的圖示的圖23和24 ;U^完成的 NVM陣列的形成。與圖19和20中的導(dǎo)線194至196相比，可^JU摻雜區(qū)域 214至216代替導(dǎo)線194至196。
在一實(shí)施例中，制ii^卜圍電連接(未示出)以訪問NVM陣列18的導(dǎo)電 部分?？扇コr底12的外圍區(qū)域上方的保護(hù)層110，并JL^NVM陣列18之 上形成另一保護(hù)層(未示出)，該另一保護(hù)層可在外圍區(qū)域內(nèi)的元件制造期間 保護(hù)NVM陣列18?？衫^續(xù)進(jìn)行處理以形^J^上完成的電子器件。用一種 或多種常規(guī)方法形成一個(gè)或多個(gè)絕緣層、 一個(gè)或多個(gè)導(dǎo)電層、以及一個(gè)或多個(gè) 封組
在另 一實(shí)施例中，還可使用另 一種NVM陣列18的布局和互連方案。該 布局和互連方案與圖1至13及18至20所示的實(shí)施例類似，區(qū)別在于多個(gè)位 線位于溝槽22和23之間，且*位線與位線下方的某些摻雜區(qū)之間進(jìn)行電連 接。在閱讀下面關(guān)于圖25至29的說明^，所述布局和結(jié)構(gòu)將變得更顯而易 見。
在此實(shí)施例中，導(dǎo)線132和133 (圖13)的整個(gè)形成過程可用前面描述 的關(guān)于圖1至13的任何實(shí)施例來進(jìn)行。在一實(shí)施例中，如圖25所示，可增大 溝槽22和23之間的間距，以允許符^i殳計(jì)規(guī)則地恰當(dāng)?shù)匦纬晌痪€和接觸。在 另一實(shí)施例中，襯底12周邊區(qū)域上方的保護(hù)層110的其余部分(未示出)被 去除，以及可在NVM陣列18上方形成另一保護(hù)層(未示出)，它在周邊區(qū)域 內(nèi)制itit件時(shí)保護(hù)NVM陣列18。周邊區(qū)域內(nèi)的元件制造可用一種或多種常 規(guī)方法來進(jìn);f亍。在周邊區(qū)域內(nèi)的元件制il^本完成后，可去除NVM陣列18
19上方的保護(hù)層。
如圖26所示，導(dǎo)線132和133以及摻雜區(qū)222的形成可用圖18所示的任 何一個(gè)關(guān)于導(dǎo)線132和133以及摻雜區(qū)182的實(shí)施例iMi行。然后如圖27和 28所示，利用前述^^可關(guān)于中間^h質(zhì)層152的形^A圖案化的實(shí)施例形成中 間介質(zhì)層152，并圖案化以形成接觸開口。接觸開口的位置變4t^于接觸開口 延伸至摻雜區(qū)222。
參見圖27和28，然后利用前述導(dǎo)電插塞192和導(dǎo)線194至196的任何實(shí) 施例，形成導(dǎo)電插塞232和導(dǎo)線234至237。導(dǎo)線234至237可用作NVM陣 列18內(nèi)的位線。導(dǎo)電插塞232和導(dǎo)線234至237的位置與導(dǎo)電插塞192和導(dǎo) 線194至196所示位置分別有所不同。導(dǎo)線234至237的方向與導(dǎo)線194至 196的方向J^目同。導(dǎo)線234和234的長度方向與導(dǎo)線132和133的長M 本垂直，如圖27所示。與導(dǎo)線194至196不同，導(dǎo)線234至237中的每一個(gè) 通過導(dǎo)電插塞232僅與下方的某些摻雜區(qū)222電連接。在一務(wù)沐實(shí)施例中，到 下方摻雜區(qū)222的電連接在導(dǎo)線235和236之間交替。參見圖27，導(dǎo)線235 電連接至摻雜區(qū)222的中間行，以及導(dǎo)線236電連接至摻雜區(qū)222的頂刊咖底 行。
在另外一實(shí)施例中(未示出)，可形成附加絕^層和導(dǎo)電層并圖案化以形 成附加互iiJr。在形成最后一個(gè)互i^g:后，在村底12 (包括NVM陣列18和 周邊區(qū)域)上方形成#/(匕層172。 4W匕層172可包括一個(gè)或多個(gè)絕^M,例如 氧化物、氮化物、氧氮化物或它們的組合。
在另一替換性實(shí)施例中，溝槽22和23內(nèi)的柵電極可具有與側(cè)壁間隔物 相似的形狀。此工藝可從與圖6所示的工件開始?？扇鐖D29所示淀積導(dǎo)電層 252。在一實(shí)施例中，導(dǎo)電層252是相對(duì)較薄、J^共形的層。導(dǎo)電層252可 利用與導(dǎo)電層72相關(guān)的所示一個(gè)或多個(gè)實(shí)施例形成。導(dǎo)電層252的厚度不足 以填充NVM陣列18內(nèi)的溝槽22和23。在一實(shí)施例中，導(dǎo)電層252的厚度 在約10nm至約100nm的范圍內(nèi)。
然后各向異性地蝕刻導(dǎo)電層252可形成圖30所示的柵電極262和263。 當(dāng)形成時(shí)，在溝槽22和23內(nèi)_&^具有側(cè)壁間隔物形狀。雖然未示出頂視圖， 但柵電極262和263為環(huán)形，其中柵電極262和263中的l個(gè)位于沿著溝槽 22和23的周邊。因此，對(duì)于每一溝槽22和23內(nèi)的[柵電極262和263來說，具有面對(duì)彎曲表面的左右分離的左部分和右部分互相連接起來。然后與前
述其它實(shí)施例所W目同，完^j" NVM陣列18的處理。在一實(shí)施例中，當(dāng)形 成導(dǎo)線132和133時(shí)，可佳月附加的各向同性蝕刻來降^^順序形成的導(dǎo)線 132和133之間形成不希望的電連接或漏電路徑的可能性。
技^A員在閱讀本說明書后，能意識(shí)到可^J 1襯底12的摻雜部分的多種 不同方式。作為NVM陣列18內(nèi)，單元的至少部分源/漏區(qū)的摻雜區(qū)與襯底 12的導(dǎo)電類型相反。圖示的部分襯底12可以位于也可以不位于一個(gè)或多個(gè)阱 區(qū)內(nèi)。此阱區(qū)與周邊區(qū)域(NVM陣列18外部)內(nèi)的一個(gè)或多個(gè)其它阱區(qū)不 同?？蛇M(jìn)行其它摻雜來影響擊穿電壓、電阻率、閾值電壓、熱載流子產(chǎn)生、一 個(gè)或多個(gè)其它電棒性或伶阿它們的組合。技"員能形成具有滿足他們需要或 期望的摻雜特性的電子器件。
NVM陣列18可包括使用前文所述^f可布局的，單元。描述了電路示 意圖和實(shí)際實(shí)施方式的截面參考圖，以更好地示意NVM陣列18內(nèi)的^ft單 元如何被進(jìn)行電氣配置及編禾呈。
圖31包括與關(guān)于圖32所示實(shí)施例相應(yīng)的電路圖。存儲(chǔ)單元2711、 2712、 2721和2722在NVM陣列18內(nèi)延伸，如圖31所示。在圖中，"BL"指位線， "GL，，指柵極線，"CG，，指控制柵極線，以及"SG，，指選擇柵極線。4M居偏置條 件的不同，GL可以是CG或SG。
參見圖31， BL1 2762電連接至^#單元2711的S/D區(qū)和^ft單元2721 的S/D區(qū)。BL2 2764電連接至^ft單元2711和2721的其它S/D區(qū)并電連接 至賴單元2712的S/D區(qū)和^ft單元2722的S/D區(qū)。BL3 2766電連接至存 儲(chǔ)單元2712和2722的其它S/D區(qū)。GL1 2742電連接至^#單元2711的柵電 才脈^f^單元2721的柵電極。GL2 2744電連接至^#單元2711和2721的其
2746電連接至賴單元2712和2722的其它4冊(cè)電極。SG1 2702電連接至賴 單元2711的選擇柵電極和，單元2712的選擇柵電極。SG2 2704電連接至 M單元2721的選^^冊(cè)電極和，單元2722的選^^柵電極。^#單元2711 包4舌電荷務(wù)賭區(qū)27110和27111。 ^#單元2712包4舌電荷務(wù)賭區(qū)27120和 27121。 ^f^單元2713包括電荷存儲(chǔ)區(qū)27130和27131。存儲(chǔ)單元2714包括 電荷務(wù)賭區(qū)27140和27141。
21圖32示出了包括，單元2711和2712的^^目對(duì)應(yīng)的部分NVM陣列18 的實(shí)際實(shí)施方式。圖32與圖12_14^目同，區(qū)別在于電路示意圖中的參考數(shù)字 用在圖32中。
^ft單元2711和2712的電荷務(wù)賭區(qū)如圖31和32所示。M單元2711 包才舌電荷務(wù)賭區(qū)27110和27111,以及^H^單元2712包括電荷務(wù)賭區(qū)27120 和27121。 M單元2721和2722包含類似的電荷務(wù)賭區(qū)，M些電荷務(wù)賭區(qū) ^圖31中M示出。對(duì)于"fit技^A員，在閱讀以下關(guān)于所述的電子器件 操作后，務(wù)賭區(qū)的作用將顯而易見。
圖33包括的表格是圖31所示的絲單元的一些辦電壓。"Pgm"指的是 編程。電荷德區(qū)27110和27111的符號(hào)指的是^ft單元2711，更脅來說， 指對(duì)，單元2711的左手柵電極和右手柵電極下的不連續(xù)，單元的分別編 程或讀取。雖然在圖33的表格以^^說明書其它表格中給出了多個(gè)電壓，但 也可用其它電壓。電壓之間的相對(duì)值和比率比這些電壓的桑樹值更關(guān)鍵，因?yàn)?電壓的纟樹值隨物理I^St變化而變化。
圖31所示的所有，單元可通ii^^單元的襯底12和柵電極之間產(chǎn) 生約12至16伏范圍內(nèi)的電位差來擦除。在一實(shí)施例中，可通過將村底12(或 其中的阱區(qū))設(shè)置為約+7伏、柵極線設(shè)置為-7伏并允許位線電浮置來i^ff^ 除操怍。SGl和SG2可設(shè)置在-7伏或允許其電浮置。在另一實(shí)施例中，可通 過將村底12 (或其中的阱區(qū))設(shè)置為約-7伏、柵極線設(shè)置為+7伏并允許位線 電浮置，從而進(jìn)4豫除操作。注意，村底12和柵極線用的電壓不需要關(guān)于0 Y;W稱。例如，可用+5伏和-9伏的電壓組合。在閱讀此i兌明書后，"fit技術(shù) 人員能夠確定滿足他們需要或期望的一組擦除電壓。
圖34包括與圖35所示實(shí)施例的描勤目關(guān)的電路圖。，單元3011、3012、 3013、 3014、 3021、 3022、 3023和3024在NVM陣列18內(nèi)定向，如圖34所 示。
參見圖34， BL1 3062電連接至^ft單元3011、 3012、 3013和3014的S/D 區(qū)。BL2 3064電連接至^f^單元3021 、 3022、 3023和3024的S/D區(qū)。BL3 3066 電連接至^#單元3011、 3012、 3021和3022的其它S/D區(qū)。BL4 3068電連 接至^#單元3013、 3014、 3023和3024的其它S/D區(qū)。CG1 3082電連接至 ，單元3011、 3012、 3021和3022的控制柵電極。CG2 3084電連接至4#單元3013、 3014、 3023和3024的控制柵電極。SG1 3002電連接至^ H^單元 3011、 3021的i^^柵電極，SG2電連接至^f^單元3012、 3022的選#^柵電極。 SG3電連^矣至^^單元3013、 3023的選^^柵電極，以及SG4 3008電連接至存 儲(chǔ)單元3014、 3024的選擇柵電極。位單元3011包括電荷存儲(chǔ)區(qū)30111。位單 元3012包括電荷存儲(chǔ)區(qū)30121。位單元3013包括電荷務(wù)賭區(qū)30131。位單元 3014包4舌電荷務(wù)賭區(qū)30141。位單元3021包4舌電荷務(wù)賭區(qū)30211。位單元3022 包括電荷務(wù)賭區(qū)30221。位單元3023包括電荷務(wù)賭區(qū)30231。位單元3024包 括電荷務(wù)賭區(qū)30241。
如圖34所示，SG13002、 SG2 3004、 SG3 3006和SG4 3008中的每一個(gè) 僅電連接至^^單元的一列。CG1 3082和CG2 3084中的每一個(gè)電連接至存 儲(chǔ)單元的多列，更M來說，電連接至^t單元的兩列。
圖35示出了包括^#單元3011、 3012、 3013和3014的^"^目對(duì)應(yīng)的部分 NVM陣列18的實(shí)際實(shí)施方式。圖35與圖17 JjM目同，區(qū)別在于電路示意 圖中使用的參考數(shù)字用在圖35中。圖36的表格用于，單元的一些操作電壓， 如圖34所示。在一示意性實(shí)施例中，，單元3012的電荷務(wù)賭區(qū)30121被編 程。
圖34所示的所有M單元可通過^Ht單元的襯底12和柵電極之間產(chǎn) 生約12至16伏范圍內(nèi)的電位差來擦除。在一實(shí)施例中，可通過將襯底12(或 其中的阱區(qū))設(shè)置為約+7伏、柵極線設(shè)置為-7伏并允許位線電浮置來進(jìn)4灘 除操作。SG1和SG2可設(shè)置在-7伏或允許其電浮置。在另一實(shí)施例中，可通 過將襯底12 (或其中的阱區(qū))設(shè)置為約-7伏、柵極線設(shè)置+7伏并允許位線電 浮置來ii^^除操作。注意襯底12和柵極線所用的電壓不需要關(guān)于0伏對(duì)稱 的電壓。例如，可用+5伏和-9伏的組合。在閱讀此說明書后，"fii技^A員 能夠確定滿足他們需要或期望的一組擦除電壓。
圖37包括與圖38所示實(shí)施例的描勤目關(guān)的電路圖。，單元3311、3312、 3313、 3314、 3321、 3322、 3323和3324在NVM陣列18內(nèi)定位，如圖37所 示。
參見圖37， BL1 3362電連接至，單元33U的S/D區(qū)和，單元3321 的S/D區(qū)。BL2 3364電連接至M單元3311、 3321的其它S/D區(qū)以及^^單 元3312和3322的S/D區(qū)。BL3 3366電連4妾至^l單元3312和3322的其它
23S/D區(qū)以及#^單元3313和3323的S/D區(qū)。BL4 3368電連接至^^單元3313 和3323的其它S/D區(qū)以^U^t單元3314和3324的S/D區(qū)。BL53369電連接 至^ft單元3314和3324的其它S/D區(qū)。CG1 3382電連接至^"單元3311 、 3312、 3321和3322的控制柵電極。CG2 3384電連接至^ft單元3313、 3314、 3323和3324的控制柵電極。SG1 3302電連接至賴單元3311、 3312、 3313 和3314的i^^^柵電才及。SG2 3304電連接至賴單元3321 、 3322、 3323和3324 的選#"柵電極?！读卧?311包4舌電荷務(wù)賭區(qū)33111。位單元3312包括電荷存 儲(chǔ)區(qū)33121。位單元3313包括電荷存儲(chǔ)區(qū)33131。位單元3314包括電荷機(jī) 區(qū)33141。位單元3321包括電荷務(wù)賭區(qū)33211。位單元3322包括電荷務(wù)賭區(qū) 33221。位單元3323包括電荷務(wù)賭區(qū)33231。位單元3324包括電荷存儲(chǔ)區(qū) 33241。
如圖37所示，SG1 3302和SG2 3304中的^個(gè)僅電連接至，單元的 一行。CG1 3382和CG2 3384中的每一個(gè)電連接至^^單元的多列，更M 來說，電連接至^ft單元的兩列。
圖38示出了包括^4^單元3311 、3312、3313和3314的行對(duì)應(yīng)的部分NVM 陣列18的實(shí)際實(shí)施方式。圖38與圖20^^目同，區(qū)別在于電路示意圖中的 參考數(shù)字用在圖38中。圖39包括的表格是如圖37所示的用于^#單元的一 些操怍電壓。
圖37所示的所有M單元可通ii^^單元的襯底12 (或其中的阱區(qū)) 和柵電極之間產(chǎn)生約12至16伏范圍內(nèi)的電位差來擦除。在一實(shí)施例中，可通 過將襯底12 (或其中的阱區(qū))設(shè)置為約+7伏、柵極線設(shè)置-7伏并允許位線電 浮置來進(jìn)^^除操怍。SG1和SG2可設(shè)置在-7伏或允許其電浮置。在另一實(shí) 施例中，可通過將襯底12 (或其中的阱區(qū))設(shè)置為約-7伏、柵^設(shè)置+7伏 并允許位線電浮置^M^f"^除操怍。注意村底12和柵極線所用的電壓不需要 關(guān)于0伏對(duì)稱。例如，可用+5伏和-9伏的組合。在閱讀此說明書后，^it技 a員能夠確定滿足他們需要或期望的一組擦除電壓。
圖21至24相應(yīng)的實(shí)施例可用圖37所示電路圖^示，并且可使用圖39 列出的電壓旨。
圖40包括與圖41所示實(shí)施例的描勤目對(duì)應(yīng)的電路圖。，單元3611、 3612、 3613、 3614、 3621、 3622、 3623和3624在NVM陣列18內(nèi)定位，如圖40所示。
參見圖40， BL1 3662電連接至^"單元3611的S/D區(qū)和^f^單元3621 的S/D區(qū)。BL2 3664電連接至4#單元3611和3621的其它S/D區(qū)以及/fW 單元3612和3622的S/D區(qū)。BL3 3666電連接至^"單元3612和3622的其 它S/D區(qū)。BL4 3668電連接至^ft單元3613和3623的S/D區(qū)。BL5 3670電 連接至，單元3613和3623的其它S/D區(qū)以及^#單元3614和3624的S/D 區(qū)。BL6 3672電連接至M單元3614和3624的其它S/D區(qū)。CG1 3682電連 接至^ft單元3611、 3612、 3621和3622的控制柵電極。CG2 3684電連接至 絲單元3613、 3614、 3623和3624的控制柵電極。SG1 3602電連接至賴 單元36U、 3612、 3613和3614的選擇柵電極。SG2 3604電連接至^ft單元 3621、 3622、 3623和3624的選^#"柵電4及。位單元3611包括電荷務(wù)賭區(qū)36111。 位單元3612包括電荷務(wù)賭區(qū)36121。位單元3613包括電荷務(wù)賭區(qū)36131。位 單元3614包括電荷務(wù)賭區(qū)36141。位單元3621包括電荷務(wù)賭區(qū)36211。位單 元3622包括電荷務(wù)賭區(qū)36221。位單元3623包括電荷存儲(chǔ)區(qū)36231 。位單元 3624包括電荷務(wù)賭區(qū)36241。
如圖40所示，BL13662、 BL3 3666、 BL4 3668和BL6 3672中的每一個(gè) 僅電連接至賴單元的一列。BL2 3664和BL5 3670中的^"個(gè)電連接至賴 單元的多個(gè)列，更M來說，電連接至^l單元的兩列。
圖41示出了與包括，單元3611、 3612、 3613和3614的^"4目對(duì)應(yīng)的部 分NVM陣列18的l沐實(shí)施方式。圖41與圖28 _|^目同，區(qū)別在于電路示 意圖中的參考數(shù)字用在圖41中。圖42包括的表格是用于如圖40所示的， 單元的一些操作電壓。
圖40所示的所有，單元可通i^襯底12和，單i^t電極之間產(chǎn)生 約12至16伏范圍內(nèi)的電位差來擦除。在一實(shí)施例中，可通過將襯底12 (或 其中的阱區(qū))設(shè)置為約+7伏、4冊(cè)極線設(shè)置-7伏并允許位線電浮置來進(jìn)4沐除 操作。SG1和SG2可設(shè)置在-7伏或允許其電浮置。在另一實(shí)施例中，可通過 將襯底12 (或其中的阱區(qū))設(shè)置為約-7伏、柵極線設(shè)置+7伏并允許位線電浮 置來進(jìn)4，除操怍。注意，襯底12和4冊(cè)才及線不需要用關(guān)于0伏對(duì)稱的電壓。 例如，可用+5伏和-9伏的組合。在閱讀此說明書后，"fii技^A員能夠確定 滿足他們需要或期望的一組擦除電壓。關(guān)于NVM陣列18、其，單元、位線及柵才賦，已經(jīng)做了很多詳細(xì)描 述。在閱讀此說明書后，f"iii支術(shù)人員能意識(shí)到行和列方向可以反it^。
單元與相應(yīng)位線、柵極線或其組合之間的沿一個(gè)或多個(gè)行方向的電連接可變化 到一列或多列。類似的，存儲(chǔ)單元與相應(yīng)的位線、柵極線或其組合之間的沿一 個(gè)或多個(gè)列方向的電連接可變化到一行或多行。
M描述的實(shí)施例對(duì)于形成NVM陣列或其部分陣列是有用的。在村底中 的溝槽內(nèi)利用不連續(xù)##單元能夠形皿小的，單元并增大務(wù)賭密度。與常 M柵結(jié)構(gòu)相反，不連續(xù)，單;^能在一個(gè)^t單元內(nèi)，更多位。NVM 陣列的制造可用J賄材^HN殳備實(shí)現(xiàn)。因此，工藝齡中不需要為新設(shè)備開發(fā) 新工藝，也不需要應(yīng)付材料兼容性問題。賴單娛可以被形成為形成選擇 柵極線以便其至少部分地凹入溝槽內(nèi)。
^#單元的編程可采用源-側(cè)注入。選擇中間柵介質(zhì)部分114和115的厚 度以及編程電壓，以使得在中間柵介質(zhì)部分114和115附近產(chǎn)生的電場(chǎng)相對(duì)于 電連4妄至位線的S/D區(qū)附近產(chǎn)生的電場(chǎng)來it更大。源-側(cè)注入使得編程次數(shù)能 與常規(guī)熱電子注A^目似，而電子效率比常規(guī)熱電子注入更高。
其它方式和實(shí)施例也是可行的。以下描述若干種這些方式和實(shí)施例。在 閱讀此說明書后，本領(lǐng)域技^Mv員能意識(shí)到，這些方式和實(shí)施例<又4又是示意性 的，并未限制本發(fā)明的范圍。
在第一方面中，電子器件可包括包含第一溝槽的襯底，其中第一溝槽包
括壁A^部并從襯底i^面延伸。電子器件還可包括不連續(xù)a元件，其中不
連續(xù)，元件的第一部分至少位于第一溝槽內(nèi)。電子器件還可包括第一柵電 極，其中所述不連續(xù)^^元件的第一部分的至少^^分位于第一柵電極和第一 溝槽的壁之間。電子器件還可包括位于第一柵電極和襯底^4面上方的第^4冊(cè) 電極。
在第一方面的一實(shí)施例中，笫一柵電極的Ji^面位于襯底i^面下方。 在M實(shí)施例中，第4電極至少部分iiL^伸到第一溝槽內(nèi)。在另一M實(shí)施 例中，電子器件還包括第三柵電極。襯底還包括與第一溝槽分離的第二溝槽， 其中第二溝槽包括壁和底部并從襯底A^面延伸，以及所述不連續(xù)，元件的
第二部分至少位于第二溝槽內(nèi)。第三柵電極具有位于村底i^面下方的上表
面，其中所述不連續(xù)，元件的第二部分的至少""^分位于第三柵電極和第二溝槽的壁之間。
在第一方面的一更務(wù)沐實(shí)施例中，電子器件還包括位于第一溝槽下方襯 底內(nèi)的第一捧雜區(qū)，以及位于第二溝槽下方襯底內(nèi)的第二摻雜區(qū)。在一更M 實(shí)施例中，電子器件還包括在第一和第二溝槽之間沿襯底^面設(shè)置的第三摻 雜區(qū)。在另一更脅實(shí)施例中，第三摻雜區(qū)延伸到第一和第二溝槽的壁。在另 一更M實(shí)施例中，第三摻雜區(qū)與第一和第二溝槽的壁分離。
在第一方面的另一更M實(shí)施例中，電子器件還包括第一電荷務(wù)賭區(qū)， 該第一電荷務(wù)賭區(qū)包含位于不連續(xù)，元件的第一部分內(nèi)的第一不連續(xù)， 元件，其中與第一摻雜區(qū)相比，第一不連續(xù)，元件離第一柵電極的Jl^面更
近。電子器件還包括包含第二電荷務(wù)賭區(qū)，該第二電荷務(wù)睹區(qū)包含位于不連續(xù) ，元件的第二部分內(nèi)的第二不連續(xù)，元件，其中與第二摻雜區(qū)相比，第二 不連續(xù)，元件離第三柵電極的錄面更近，以及其中第二電荷，區(qū)與第一 電荷，區(qū)分離。
在第一方面的又一具體實(shí)施例中，第^電核在第一柵電極、第三柵電 極以及第一和第二溝槽間襯底部分的上方。在另一M實(shí)施例中，電子器件還 包括第四柵電極，其中第二柵電極位于第一柵電極以及第一和第二溝槽間村底
的第""^分的上方，以及第四柵電極位于第三柵電極以及第一和第二溝槽間襯 底的第二部分的上方。
在第一方面的另一實(shí)施例中，電子器件還包括沿著第一溝槽的壁和底部 的第一電介質(zhì)層，以及位于不連續(xù)^#元件的第"~^#第一柵電極之間的第 二電介質(zhì)層。在另一實(shí)施例中，不連續(xù)存儲(chǔ)元件包含石^內(nèi)米晶體或金屬納米團(tuán) 簇。在又一實(shí)施例中，電子器件還包括陣列，其中襯底包括多個(gè)溝槽，包括第 一溝槽，以M陣列內(nèi)不連續(xù)，元件位于襯底的溝槽內(nèi)。在一M實(shí)施例中， 電子器件還包括位于第一柵電極上方的第一電介質(zhì)層以及包括第一溝槽內(nèi)的 4面，其中不連續(xù)，元件的第1分從襯底的主表面分離開，以及在陣列 內(nèi)的溝槽之間的襯底的J^面上方M沒有不連續(xù)，元件。
在第一方面的另一實(shí)施例中，從截面圖看，第一柵電極具有^矩形的
形狀。在又一實(shí)施例中，從截面圖看，第一柵電極包括多^HP分，第一柵電極 的部分包括互相面對(duì)的彎曲外表面。
在第二方面中，電子器件可包括包含相互分離的第一溝槽和第二溝槽的
27襯底，其中第一和第二溝槽中的每一個(gè)包括壁和底部并從襯底i^面延伸。電 子器件還可包括不連續(xù)^#元件，其中不連續(xù)，元件的第-"^分位于第一溝 槽內(nèi)，不連續(xù)M元件的第二部分至少位于第二溝槽內(nèi)。電子器件還包括位于 第一溝槽內(nèi)并具有位于襯底主表面下方的Ji4面的第一柵電極，其中所述不連 續(xù)存儲(chǔ)元件的第一部分的至少~~^分位于第一柵電旨第一溝槽壁之間。電子 器件還包括位于第二溝槽內(nèi)并具有位于襯底i^面下方的上表面的第4電 極，其中所述不連續(xù)，元件的第二部分的至少~~^分位于第^#電極和第二 溝槽壁之間，以及第三柵電極位于第一柵電極或第<=^冊(cè)電極中的至少一個(gè)上 方。
在第二方面的一實(shí)施例中，電子器件還包括在襯底內(nèi)沿第一溝槽底部設(shè) 置的第一摻雜區(qū)、在襯底內(nèi)沿第二溝槽底部設(shè)置的第二摻雜區(qū)以及沿第一和第 二溝槽間襯底的i4面設(shè)置的第三捧雜區(qū)。
在第三方式中，電子器件可包括包含相互分離的第一溝槽和第二溝槽的 村底，其中第一和第二溝槽中的每一個(gè)包括壁和底部并從襯底M面延伸。電 子器件還包括在襯底內(nèi)沿第一溝槽底部的第一摻雜區(qū)、在村底內(nèi)沿第二溝槽底 部的第二摻雜區(qū)以及沿第一和第二溝槽壁和底部設(shè)置的第一電介質(zhì)層。電子器
件還可包括不連續(xù)，元件，其中不連續(xù)，元件的第一^p分位于第一溝槽 內(nèi)，不連續(xù)M元件的第二部分位于第二溝槽內(nèi)，不連續(xù)^^元件的第一和第 二部分從襯底結(jié)面分離，#第一和第二溝槽間的襯底的錄面上方鉢沒 有不連續(xù)存^l元件。電子器件還可包括與第一和第二溝槽內(nèi)的不連續(xù)，元件 相鄰的第二電介質(zhì)層。電子器件還可包括位于第一溝槽內(nèi)并具有位于襯底i4 面下方的ji^面的第一柵電極，其中不連續(xù)^ft元件的第"^分的至少一^分 位于第一柵電擬^p第一溝槽壁之間。電子器件還可包括位于第一溝槽內(nèi)并具有 位于襯底i^面下方的J^面的第二敗電極，其中不連續(xù)^ft元件的第一部分 的至少"-^分位于第一柵電極和第一溝槽壁之間。電子器件還可包括第三介質(zhì) 層，其包括位于第一溝槽內(nèi)的第一柵電才^Ji方的第^^^位于第二溝槽內(nèi)的 第j^冊(cè)電極上方的第二部分。電子器件還可包括位于第三介質(zhì)層和第一柵電極 或第二4冊(cè)電極中至少 一個(gè)上方的第三柵電極，其中第三柵電極至少部分地位于 第一溝槽和第二溝槽內(nèi)。
在第四方式中，電子器件的形成過程包^^成襯底內(nèi)的第一溝槽，其中第一溝槽包括壁;sj^部并從襯底的i^面延伸，以及襯底U面上方并且在第
一溝槽之內(nèi)形成不連續(xù)^ft元件。此過禾lii可包^r^成不連續(xù)^Ht元件后在第
一溝槽內(nèi)形成第一柵電極,其中不連續(xù)^t元件的第一不連續(xù)存儲(chǔ)元件位于第
一柵電極和第一溝槽壁之間。此過禾lii可包括去除位于襯底主表面上方的不連
續(xù)存儲(chǔ)元件，其中不連續(xù)##元件的第一部分留在第一溝槽內(nèi)。此過禾iii可包 括在去除不連續(xù)，元件后形成第1電極，其中第4電極位于第一柵電極 和^t底i^面上方。
在第四方式的一實(shí)施例中，第一柵電極的形成包4 成第一柵電極使第
一柵電^LL4面位于襯底^4面下方。第4電極的形成包^^成第二4冊(cè)電極 使第^#電極的~~^分延伸到第一溝槽中。在另一實(shí)施例中，此過禾lii可包括 在第二溝槽內(nèi)形成第三柵電極。第一溝槽的形^i包^^成與第一溝槽隔離的 第二溝槽，其中第二溝槽包括壁和底部并從襯底錄面延伸。不連續(xù)賴元件 的形^ii包括在第二溝槽內(nèi)形成不連續(xù)，元件。第三柵電極的形成包括形成 第三柵電極使不連續(xù)M元件的第二不連續(xù)M元件位于第三柵電極和第二 溝槽壁之間。去除不連續(xù)M元件包括去除襯底主表面上方的不連續(xù)，元 件，其中不連續(xù)^元件的第二部分留在第二溝槽內(nèi)。
在一具體實(shí)施例中，此過禾級(jí)包括分別沿第一和第二溝槽的底部形成第 一摻雜區(qū)和第二摻雜區(qū)。在一更M實(shí)施例中，此過禾1^包括形成沿第一和第 二溝槽間村底^4面的第三摻雜區(qū)。在一還更M實(shí)施例中，第三摻雜區(qū)的形 ^^在形成第4電極之前進(jìn)行的。在另一更務(wù)沐實(shí)施例中，第三摻雜區(qū)的形 ^A在形成第二4冊(cè)電^l^進(jìn)行的。
在另一M實(shí)施例中，去除不連續(xù)，元件包括去除不連續(xù)，元件以 使得第 一不連續(xù)，元件成為第 一 電荷務(wù)賭區(qū)的一部分并比第 一摻雜區(qū)離第 一柵電極的錄面更近，以及使得第二不連續(xù)，元件成為第二電荷，區(qū)的 "^分并比第二摻雜區(qū)離第三柵電極的錄面更近，其中第二電荷，區(qū)與第 一電荷^ft區(qū)分離。
在另 一具體實(shí)施例中，第二4冊(cè)電極的形成包括形成第4電極使得第二
柵電極位于第一和第三柵電極上方，并從頂視圖看，第一和第二溝槽的長;1^ 向與第^_#電極的長度方向1^垂直。在又一M實(shí)施例中，此過程還包括第 四柵電極的形成。第二柵電極的形成包括形成第3冊(cè)電極使得第二柵電極位于第一柵電極上方，以及第四柵電極的形成包括形成第四柵電極使得第四柵電極 位于第三柵電極上方。從頂視圖看，第一溝槽的長度方向與第4電極的長度
方向M平行，以及第二溝槽的長度方向與第四柵電極的長;t^向M平行。 在第四方式的又一實(shí)施例中，此過禾1^包括形成沿第一溝槽壁和底部的 第一電介質(zhì)層、在形成不連續(xù)M元件后形成第二電介質(zhì)層，以及在形成第一 柵電極后形成第三介質(zhì)層。在一更M實(shí)施例中，形成第三介質(zhì)層以及去除襯 底i^面上方的不連續(xù)，元件包括氧化位于第 一柵電極和襯底主表面之間 高處的不連續(xù)，元件和第一柵電極的暴露部分。
在第四方式的另一實(shí)施例中，第一柵電極的形成包括在形成不連續(xù)， 元件后形成導(dǎo)電層，拋光導(dǎo)電層以去除位于村底U面上的部分導(dǎo)電層，以及
將第一溝槽內(nèi)導(dǎo)電層凹陷以形成第一柵電極,使得第一柵電極的Jl4面位于主 表面下方。在另一實(shí)施例中，第一柵電極的形成包括在形成不連續(xù)M元件后 形成導(dǎo)電層，以及各向異性地蝕刻導(dǎo)電層以形成第一柵電極，從截面圖看第一 柵電極具有側(cè)壁間隔物形狀。在又一實(shí)施例中，不連續(xù)M元件的形成包4沐
^/ii內(nèi)米晶體或形成金屬納米團(tuán)簇。
在第五方式中，電子器件的形成包括在襯底內(nèi)形成第一溝槽和第二溝槽， 其中第一和第二溝槽相互隔離開，第一溝槽和第二溝槽中的^-個(gè)具有壁和底
部并從襯底的i4面延伸。此過程&包括在襯底#面上方和第一及第二溝槽 內(nèi)形成不連續(xù)^^元件。此過程迅可包括在形成不連續(xù)^f^元件后形成第一導(dǎo) 電層，并去除位于襯底i^面上的部分第一導(dǎo)電層，以形^第一溝槽內(nèi)的第 一柵電柘^第二溝槽內(nèi)的第二4冊(cè)電極。不連續(xù)^ft元件的第^p分位于第一柵 電極和第一溝槽壁之間，以及不連續(xù)M元件的第二部分位于第^電極和第 二溝槽壁之間。此過禾lii可包括去除位于襯底主表面上方的不連續(xù)，元件， 在去除村底主表面上方的不連續(xù)，元件后形成第二導(dǎo)電層，以及圖案化第二 導(dǎo)電層以形成位于襯底主表面和第一柵電極或第二4冊(cè)電極中至少一個(gè)上方的 第三4冊(cè)電極。
在第五方式的一實(shí)施例中，此過禾lii包括分別沿第一和第二溝槽底部形 成第一摻雜區(qū)和第二摻雜區(qū)。在又一實(shí)施例中，此過禾lii包括沿第一和第二溝 槽間的襯底U面形成第三摻雜區(qū)。在另一實(shí)施例中，去除部分第一導(dǎo)電層包 括在第一和第二溝槽內(nèi)使第一導(dǎo)電層凹陷以形成第一和第^電極，使得第一
30和第二敗電極的Ji4面位于i4面下方。
在第六方式中，形成電子器件的方法包括村底內(nèi)形成第一溝槽和第二溝 槽，其中第一和第二溝槽相互隔離，并且第一和第二溝槽中的任意一個(gè)包括壁
和底部并從村底a面延伸。此過禾li^可包括第一摻雜區(qū)和第二摻雜區(qū)的形 成，其中第一摻雜區(qū)位于沿著第一溝槽底部的襯底內(nèi)，以及第二摻雜區(qū)位于沿 著第二溝槽底部的襯底內(nèi)。此過禾Iii可包^^成沿第一和第二溝槽壁和底部的 第一電介質(zhì)層，在形成第一電介質(zhì)層后形成不連續(xù)^#元件，以及在形成不連 續(xù)，元件后形成第二電介質(zhì)層。此過禾lii可進(jìn)一步包括在形成第二電介質(zhì)層 后形成第一導(dǎo)電層以及圖案化第一導(dǎo)電層以形成位于第一溝槽內(nèi)的第一柵電
極以及位于第二溝槽內(nèi)的第^冊(cè)電極。第一柵電極的Ji^面位于襯底i4面的 下面，其中不連續(xù)賴元件的第"~^分位于第一柵電極和第一溝槽壁之間，以 及第二柵電極的上表面位于村底主表面下方，其中不連續(xù)賴元件的第二部分
位于第二柵電極和第二溝槽壁之間。此過禾lii可進(jìn)一步包括去除不連續(xù)存儲(chǔ)元 件的第三部分以保留不連續(xù)，元件的剩余部分，剩余部分包括不連續(xù)，元 件的第"~^#不連續(xù)賴元件的第二部分。不連續(xù)絲元件的第""^分位于 第一溝槽內(nèi)，以及不連續(xù)，元件的第二部分位于第二溝槽內(nèi)，不連續(xù)，元 件的第一和第二部分從襯底^4面隔離開，在第一和第二溝槽間襯底的^JL面 上方J^沒有不連續(xù)，元件。此過禾I^可包括形成第三介質(zhì)層，其中第三介 質(zhì)層的第^分位于第一溝槽內(nèi)的第一柵電相上方，以及第三介質(zhì)層的第二部 分位于第二溝槽內(nèi)的第^^電^LL方。此過禾lii可包括在形成第三介質(zhì)層后形 成第二導(dǎo)電層，以及圖案化第二導(dǎo)電層以形成位于第三介質(zhì)層上方的第三柵電 極，其中第三樹電to少部分位于第一溝槽和第二溝槽內(nèi)。
在第七方式中，電子器件可包括^沿第一方向延伸的第一組，單元，
以;^^沿第一方向延伸的第二組，單元。電子器件還可包括電連接至第一
組4^單元的第一柵極線，以及電連接至第二組M單元的第二"^極線，其中 與第一柵^i^相比，第二>*極線電連接到更多的沿第一方向的，單^ti且。
在第七方式的一實(shí)施例中，第一柵極線為選擇柵極線，以及第^^4冊(cè)極線 為控制柵才賦。在一M實(shí)施例中，第一組和第二組，單元內(nèi)的[，單 元包括具有選擇柵電極和控制柵電極的非易失性##單元。第一柵極線電連接 至第一組##單元的選擇柵電極，以及第二柵極線電連接至第二組，單元的控制柵電極。在一更M實(shí)施例中，不連續(xù)，元件位于第一多議第二組， 單元的溝道區(qū)和控制柵電極之間，且在第一^L^第二組，單元的溝道區(qū)和選 擇柵電極之間^^沒有不連續(xù)，元件。
在第七方式的另一實(shí)施例中，第一方向與行或列相對(duì)應(yīng)。在另一實(shí)施例 中，第一柵極線電連接至^#單元的一行或一列，以及第^#極線電連接至存 儲(chǔ)單元的兩行或兩列。在又一實(shí)施例中，電子器件還包括M沿第一方向延伸 的第三組^^單元，其中第一、第二和第三組4^單;^目比較，位于不同行或
不同列內(nèi)。第三組##單元內(nèi)的^"，單元包括控制柵電 選擇柵電極， 以及第ji^極線電連接至第二和第三組，單元的控制柵電極。
在第七方式的M實(shí)施例中，電子器件還包括第一位線、第二位線和第 三位線，其中第一位線電連接至第一組，單元，以及第^r^立線電連接至第二 組和第三組，單元。第三位線所電連接的第一，單元是第一組，單元的 "~^分但不是第二組絲單元的-"^分,且第三位線所電連接的第^ft單元 是第二組，單元的""^分但不是第一組，單元的一部分。在又一具體實(shí)施 例中，第一和第二位線電連接至基本沿第一方向延伸的，單元，以及第三位 線電連接至鉢沿第二方向延伸的賴單元，第二方向鉢與第一方向垂直。
在第八方式中，電子器件可包括J^沿第一方向延伸的第一組，單元， 和M沿第二方向延伸的第二組，單元，第二方向M與第一方向垂直。電 子器件還可包括電連接至第一組^ft單元的第一柵極線，其中第一組^ft單元 包括不是第二組，單元的一部分的第一，單元，以^1第二組，單元的 一部分的第^##單元。電子器件還可包括電連接至第二組^#單元的第二浙 極線，其中第一柵極線電連接到J^沿第一方向延伸的，單元，與其相比，
第二柵極線電連接到更多細(xì)Li^沿第二方向延伸的^^單元。
在第九方式，電子器件可包括M沿第一方向延伸的第一組M單元， 以^J^沿第一方向延伸的第二組4^單元。電子器件還可包括電連接至第一 組賴單元的第一位線，以及電連接至第二組絲單元的第^f立線，其中與第 一位線相比，第二f立線電連接到更多組沿第一方向的，單元。
在第九方式的一實(shí)施例中，第一組和第二組4#單元內(nèi)的#""，單元 包括具有選擇柵電極和控制柵電極的非易失'^##單元。在一M實(shí)施例中，
不連續(xù)，元件位于第一和第二組，單元的溝道區(qū)和控制柵電極之間，JL^
32第一和第二組^M單元的溝道區(qū)和選擇柵電極之間J^沒有不連續(xù)存儲(chǔ)元件。 在另一實(shí)施例中，第一方向與行或列相對(duì)應(yīng)。
在第九方式的又一實(shí)施例中，電子器件還包括第三組，單元，其中第 一、第二和第三組4^單^U^b^目比較，位于不同行或不同列內(nèi)，第三組賴 單itS^沿第一方向延伸，以及第二位線電連接至第三組^#舉元。在又一另 外實(shí)施例中，第一位線電連接至^ft單元的一行或一列，而第二f立線電連接至 ^ft單元的兩4于或兩列。
在第九方式的又一另外實(shí)施例中，電子器件還包括第一柵極線、第4 M和第三柵,。第一柵極線電連接至第一組^"單元，以^^4t極線電
連接至第二組^^單元。第三柵極線所電連接的第一M單元;if一組，單 元的"~^分但不^二組，單元的一部分，第三柵極線所電連接的第_=>## 單元^二組，單元的-"^分但不是第一組M單元的一部分。在一更M 實(shí)施例中，第一和第1電極線中的4-"個(gè)為控制柵電極線，以及第三柵電極 為i^^^掩電才A^。
在另一更具體實(shí)施例中，第一和第^^冊(cè)電極線電連接至M沿第一方向 延伸的，單元，以及第三柵極線電連接至基本沿第二方向延伸的，單元， 其中第二方向M與第一方向垂直。^ii更具體實(shí)施例中，不連續(xù)，元件位 于第二和第三組^^單元的控制柵電極和溝道區(qū)之間，JL^第一組^ft單元的 選擇柵電極和溝道區(qū)之間M沒有不連續(xù)，元件。
應(yīng)注意，以上概括描述或例子中的所有操作并非都是必需的， 一部分具 ^#怍可能不需要，此外除了這些所述,外，可能還需要進(jìn)行一種或多種操 作。進(jìn)一步來說，所列出的操怍不一定要按照以上的扭/f亍順序。在閱讀此說明 書后，本領(lǐng)域技術(shù)人員能夠確定滿足似門脅需要或期望的辦。
關(guān)于一個(gè)或多個(gè)具體實(shí)施例，以上已經(jīng)描述了它的一個(gè)或多個(gè)益處、一 個(gè)或多個(gè)其它優(yōu)點(diǎn)、 一個(gè)或多個(gè)問題的一個(gè)或多個(gè)解決方法或伶f可其它組合。 但是，這些益處、優(yōu)點(diǎn)、問艦決方法或^f封可能產(chǎn)生^f可益處、優(yōu)點(diǎn)、問鵬 決方法的要素不應(yīng)認(rèn)為是任意或所有權(quán)利要求的關(guān)統(tǒng)泉、必要點(diǎn)或本質(zhì)特征。
以上公開的要點(diǎn)應(yīng)視為是示意性的，而不是限制性的，并且附屬權(quán)利要 求意^W所有這樣的修改、改進(jìn)以及落A^發(fā)明范圍內(nèi)的其它實(shí)施例。因此， 在法律允許的范圍內(nèi)，本發(fā)明的范圍由以下權(quán)利要求及其等同物作盡可能寬的 解釋，而不應(yīng)受前面的詳細(xì)描ii/斤限制。
權(quán)利要求
1、一種電子器件，包括具有第一溝槽的襯底，該第一溝槽包括壁和底部并且從該襯底的主表面延伸；不連續(xù)存儲(chǔ)元件，其中該不連續(xù)存儲(chǔ)元件的第一部分至少位于該第一溝槽之內(nèi)；第一柵電極，其中該不連續(xù)存儲(chǔ)元件的第一部分的至少一部分位于該第一柵電極和該第一溝槽的壁之間；和在第一柵電極和襯底的主表面之上的第二柵電極。
2、 如權(quán)利要求i的電子器件，其中第一柵電極具有位于襯底的i4面之 下的Ji^面。
3、 如權(quán)利要求2的電子器件，其中第^"電極至少部分^4伸至第一溝槽中。
4、 如權(quán)利要求2的電子器件，進(jìn)一步包括第三柵電極，其中襯底進(jìn)一步包括與第一溝槽分離的第二溝槽，其中第二溝槽包括壁和底部并JUM于底的該i^面延伸；不連續(xù)，元件的第二部分至少位于第二溝槽內(nèi)；和第三柵電極具有位于襯底的錄面之下的Ji;良面，其中不連續(xù)絲元件的第二部分的至少^p分位于第三柵電極和第二溝槽的壁之間。
5、 如權(quán)利要求4的電子器件，進(jìn)一步包括 位于在第一溝槽之下的襯底內(nèi)的第一摻雜區(qū)域；和 位于第二溝槽之下的襯底內(nèi)的第二摻雜區(qū)域,，
6、 如權(quán)利要求5的電子器件，進(jìn)一步包括位于沿第一和第二溝槽之間的 襯底的^4面的第三捧雜區(qū)域。
7、 如權(quán)利要求6的電子器件，其中第三摻雜區(qū)域延伸至該第一和第二溝 槽的壁。
8、 如權(quán)利要求6的電子器件，其中第三摻雜區(qū)^第一和第二溝槽的壁 分離。
9、 如權(quán)利要求5的電子器件，進(jìn)一步包括第一電荷務(wù)賭區(qū)域，包括不連續(xù)^^元件的第一部分內(nèi)的第一不連續(xù)M 元件，其中與第一摻雜區(qū)翻目比，第一不連續(xù)，元件離該第一柵電極的Jl^面更近；和笫二電荷務(wù)賭區(qū)域，包括不連續(xù)，元件的第二部分內(nèi)的第二不連續(xù)， 元件，其中與第4雜區(qū)翻目比，第二不連續(xù)，元件離該第三柵電極的JL^ 面更近，并且其中第二電荷務(wù)賭區(qū)域從該第一電荷務(wù)賭區(qū)域分離。
10、 如權(quán)利要求4的電子器件，其中第^4冊(cè)電札在第一柵電極、第三柵電 才一第一和第二溝槽之間的部分襯底^Ji。
11、 如權(quán)利要求4的的電子器件，進(jìn)一步包括第四柵電極，其中第JL^電極位于第一和第二溝槽之間的第^分襯底和第一柵電極^Jl;和第四柵電極位于第一和第二溝槽之間的第二部分襯底和第三柵電極之上。
12、 如權(quán)利要求l的電子器件，進(jìn)一步包括 位于沿第一溝槽的壁和底部的第一電介質(zhì)層；和 位于不連續(xù)#元件的第^^#第一柵電極之間的第二電介質(zhì)層。
13、 如權(quán)利要求l的電子器件，其中該不連續(xù)4"#元件包括彰內(nèi)米晶體或 金屬納米團(tuán)簇。
14、 如權(quán)利要求l的電子器件，進(jìn)一步包括陣列，其中 該襯底包括多個(gè)溝槽，包括第一溝槽；和 在陣列之內(nèi)，不連續(xù)，元件位于襯底的各溝槽之內(nèi)。
15、 如權(quán)利要求14的電子器件，進(jìn)一步包括位于第一柵電極^Ji的第一 電介質(zhì)層并且包括第一溝槽內(nèi)的Ji^面，其中不連續(xù)^#元件的第^~^分從該襯底的^4面分離；和在陣列之內(nèi)的溝槽之間的襯底的i4面上方M上沒有不連續(xù)，元件。
16、 如權(quán)利要求l的電子器件，其中從橫截面視圖看，第一柵電極具有基 本上矩形的形狀。
17、 如權(quán)利要求l的電子器件，其中AM黃截面視圖看 第一柵電極包括各部分；和第 一樹電極的所述各部分包括互相面對(duì)的彎曲外部表面。
18、 一種電子器件，包括襯底，其具有彼此分離的第一溝槽和第二溝槽，其中第一溝槽和第二溝槽中的每一個(gè)包括壁和底部并JUM十底的^面延伸；不連續(xù)^ft元件，其中不連續(xù)##元件的第"~^分位于第一溝槽內(nèi)，并且 不連續(xù)##元件的第二部分至少位于第二溝槽內(nèi)；第一柵電極，^f立于第一溝槽之內(nèi)并且具有位于村底的A^面之下的Ji4 面，其中該不連續(xù)M元件的該第一部分的至少-^分位于該第一柵電極和該 第一溝槽的該壁之間；第4電極，^^立于該第二溝槽之內(nèi)并且具有位于該襯底^_4面之下的上 表面，其中該不連續(xù)##元件的第二部分的至少"-^分位于第二柵電極和第二 溝槽壁之間；和第三柵電極，其位于第一柵電極或第二斷電極的至少一個(gè)上方。
19、 如權(quán)利要求18的電子器件，進(jìn)一步包括 第一摻雜區(qū)域，^f立于沿第一溝槽的底部的村底之內(nèi)； 第二摻雜區(qū)域，務(wù)f立于沿第二溝槽的底部的襯底之內(nèi)；和 第三摻雜區(qū)域，^f立于沿第一和第二溝槽之間的襯底錄面。
20、 一種電子器件，包括襯底，其包括4皮此分離的第一溝槽和第二溝槽，其中第一溝槽和第二溝槽中的[個(gè)包括壁和底部并ibyv襯底的A4面延伸；第一摻雜區(qū)域，^f立于沿第一溝槽的底部的村底之內(nèi)； 第二摻雜區(qū)域，務(wù)f立于沿第二溝槽的底部的襯底之內(nèi)；和 第一電介質(zhì)層，其啦于沿第一和第二溝槽的壁和底部； 不連續(xù)^l元件，其中 不連續(xù)^t元件的第^分位于第一溝槽之內(nèi)； 不連續(xù)，元件的第二部分位于第二溝槽之內(nèi)； 不連續(xù)，元件的第一和第二部分從該襯底^4面分離；和 在第一和第二溝槽之間的該襯底A^面上方M上沒有不連續(xù)，元件； 鄰近第一和第二溝槽之內(nèi)的該連續(xù)M元件的第二電介質(zhì)層； 第一柵電極，其位于第一溝槽之內(nèi)并且具有位于襯底i^面之下的上表面，其中不連續(xù)^元件的第一部分的至少^分位于第一柵電極和第一溝槽壁之間；第二4冊(cè)電極，其位于第一溝槽之內(nèi)并且具有位于襯底i^面之下的Jl^ 面，其中不連續(xù)，元件的第一部分的至少""^分位于第一柵電極和第一溝槽壁之間；和第三電介質(zhì)層，其包括第一溝槽之內(nèi)的第一柵電極^1的第-"^#第二溝槽之內(nèi)的第^電極^Ji的第二部分；和第三柵電極，務(wù)f立于第三電介質(zhì)層與第一柵電Wl第^^敗電極中的至少一 個(gè)上方，其中第三柵電極至少部分位于第一溝槽和第二溝槽之內(nèi)。
全文摘要
一種電子器件，可包括不連續(xù)存儲(chǔ)元件(64)，其位于溝槽(22，23)之內(nèi)。該電子器件可包括具有溝槽的襯底，該溝槽具有壁和底部并且從襯底(12)的主表面延伸。該電子器件還可包括不連續(xù)存儲(chǔ)元件，其中該不連續(xù)存儲(chǔ)元件的一部分至少位于該溝槽之內(nèi)。該電子器件可進(jìn)一步包括第一柵電極，其中至少部分該不連續(xù)存儲(chǔ)元件的一部分位于該第一柵電極和該溝槽的壁之間。該電子器件可進(jìn)一步包括位于該第一柵電極和該襯底的該主表面之上的第二柵電極。
文檔編號(hào)H01L21/44GK101496152SQ200680027201
公開日2009年7月29日 申請(qǐng)日期2006年7月24日 優(yōu)先權(quán)日2005年7月25日
發(fā)明者C·T·斯威夫特, G·L·金達(dá)洛雷, P·A·英格索爾 申請(qǐng)人:飛思卡爾半導(dǎo)體公司