專利名稱：多芯片結(jié)構(gòu)及具有多芯片結(jié)構(gòu)的多芯片電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片結(jié)構(gòu)及具有多芯片結(jié)構(gòu)的多芯片電子裝置，尤其涉及一種提高工藝成品率且降低制造成本的多芯片結(jié)構(gòu)及多芯片電子裝置。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integrated circuits，IC)的生產(chǎn)主要可分為三個(gè)階段集成電路的設(shè)計(jì)(IC design)、集成電路的制作(IC process)及集成電路的封裝(IC package)。
在集成電路的制作中，芯片(chip)是經(jīng)由晶片(wafer)制作、形成集成電路以及切割晶片(wafer sawing)等步驟而完成。晶片具有一有源面(activesurface)，其泛指晶片的具有有源元件(active element)的表面。當(dāng)晶片內(nèi)部的集成電路完成之后，晶片的有源面更配置有多個(gè)接墊(bonding pad)，以使最終由晶片切割所形成的芯片可經(jīng)由這些接墊而向外電連接于一承載器(carrier)。承載器例如為一導(dǎo)線架(leadframe)或一封裝基板(packagesubstrate)。芯片可以引線接合(wire bonding)或倒裝芯片接合(flip chipbonding)的方式連接至承載器上，使得芯片的這些接墊可電連接于承載器的接點(diǎn)，以構(gòu)成一芯片封裝結(jié)構(gòu)。
就倒裝芯片接合技術(shù)(flip chip bonding technology)而言，通常在晶片的有源面上形成這些接墊之后，會(huì)在各個(gè)接墊上進(jìn)行制作一凸塊(bump)，以作為芯片電連接外部封裝基板之用。由于這些凸塊通常以面陣列的方式排列于芯片的有源面上，使得倒裝芯片接合技術(shù)適于運(yùn)用在高接點(diǎn)數(shù)及高接點(diǎn)密度的芯片封裝結(jié)構(gòu)，例如已普遍地應(yīng)用于半導(dǎo)體封裝產(chǎn)業(yè)中的倒裝芯片/球柵陣列式封裝(flip chip/ball grid array package)。此外，相較于引線接合技術(shù)，由于這些凸塊可提供芯片與承載器之間較短的傳輸路徑，使得倒裝芯片接合技術(shù)可提升芯片封裝結(jié)構(gòu)的電性效能(electrical performance)。
然而，在現(xiàn)今電子產(chǎn)業(yè)對(duì)于電性效能最大化，低成本與集成電路的高集成度(integration)等的要求下，上述傳統(tǒng)上具有單芯片的芯片封裝結(jié)構(gòu)已無法完全滿足現(xiàn)今電子產(chǎn)業(yè)的要求。因此，現(xiàn)今電子產(chǎn)業(yè)以發(fā)展兩種不同的解決方式來企圖滿足上述要求。其一，將所有核心功能整合于單一芯片中，換言之，將數(shù)字邏輯、存儲(chǔ)器與模擬等功能完全整合于單一芯片中，此即為系統(tǒng)性芯片(system on chip)的概念。如此，將使得此系統(tǒng)性芯片比傳統(tǒng)上的單一芯片具有更多更復(fù)雜的功能。然而，系統(tǒng)性芯片的掩模工藝過多、成本過高且成品率過低，因此在實(shí)際發(fā)展中，系統(tǒng)性芯片的開發(fā)仍有不小的阻礙。其二，利用引線接合技術(shù)或倒裝芯片接合技術(shù)使得多個(gè)芯片堆疊以形成一種多芯片結(jié)構(gòu)是另一值得努力的方向。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種多芯片結(jié)構(gòu)，其工藝成品率較高且制造成本較低。
為達(dá)上述或是其它目的，本發(fā)明提出一種多芯片結(jié)構(gòu)，其包括一第一芯片、一第二芯片與多個(gè)導(dǎo)電凸塊(conductive bump)。第一芯片具有一緩沖區(qū)(buffer area)、一內(nèi)連線區(qū)(interconnection area)、一重配置導(dǎo)電區(qū)(redistribution conductive area)與一第一表面，其中緩沖區(qū)與內(nèi)連線區(qū)為電絕緣，且重配置導(dǎo)電區(qū)配置于第一表面上，而第二芯片配置于第一表面上。這些導(dǎo)電凸塊配置于第一表面與第二芯片之間，其中第二芯片通過部分這些導(dǎo)電凸塊電連接至內(nèi)連線區(qū)，且第二芯片依序通過另一部分這些導(dǎo)電凸塊與重配置導(dǎo)電區(qū)而電連接至緩沖區(qū)。
為達(dá)上述或是其它目的，本發(fā)明提出一種多芯片結(jié)構(gòu)，其包括一第一芯片、一第二芯片與一電連接模塊(electrical connection module)。第一芯片具有一緩沖區(qū)與一內(nèi)連線區(qū)與一第一表面，其中緩沖區(qū)與內(nèi)連線區(qū)為電絕緣，而第二芯片配置于第一表面上。電連接模塊配置于第一芯片與第二芯片上，其中第二芯片通過部分電連接模塊而電連接至內(nèi)連線區(qū)，且第二芯片通過另一部分電連接模塊而電連接至緩沖區(qū)。
為達(dá)上述或是其它目的，本發(fā)明提出一種多芯片結(jié)構(gòu)，其包括一第一芯片與一第二芯片。第一芯片具有一緩沖區(qū)、一內(nèi)連線區(qū)與一第一表面，其中緩沖區(qū)與內(nèi)連線區(qū)為電絕緣。第二芯片配置于第一表面上，其中第二芯片分別電連接至內(nèi)連線區(qū)與緩沖區(qū)。第二芯片會(huì)輸出一第一類信號(hào)和一第二類信號(hào)，且第一類信號(hào)輸入內(nèi)連線區(qū)內(nèi)，以參與第一芯片的運(yùn)算操作，而第二類信號(hào)輸入緩沖區(qū)。
本發(fā)明的多芯片結(jié)構(gòu)實(shí)施例可進(jìn)一步裝設(shè)在一電路板上，而成為一種多芯片電子裝置的實(shí)施例。此多芯片電子裝置包括一電路板、設(shè)置于該電路板上的一第一芯片、設(shè)置于該第一芯片上的一第二芯片、以及設(shè)置于該第一芯片內(nèi)的多個(gè)導(dǎo)電貫孔。其中，該第一芯片具有一緩沖區(qū)、一內(nèi)連線區(qū)、一第一表面與一第二表面，而該緩沖區(qū)與該內(nèi)連線區(qū)為電絕緣。該第二芯片配置于該第一表面上，其中該第二芯片會(huì)輸出一第一類信號(hào)和一第二類信號(hào)，且該第一類信號(hào)會(huì)輸入該內(nèi)連線區(qū)內(nèi)，以參與該第一芯片的運(yùn)算操作，而該第二類信號(hào)會(huì)輸入該緩沖區(qū)。此外，多個(gè)導(dǎo)電貫孔設(shè)置于該緩沖區(qū)內(nèi)，且由該第一表面延伸至該第一芯片的相對(duì)于該第一表面的該第二表面，其中該第二類信號(hào)會(huì)經(jīng)過所述導(dǎo)電貫孔而輸入該電路板。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1A繪示本發(fā)明第一實(shí)施例的一種多芯片結(jié)構(gòu)的側(cè)視剖面示意圖；圖1B繪示圖1A的多芯片結(jié)構(gòu)的俯視示意圖；圖2A繪示本發(fā)明第二實(shí)施例的一種多芯片結(jié)構(gòu)的側(cè)視剖面示意圖；圖2B繪示圖2A的多芯片結(jié)構(gòu)的俯視示意圖；圖3繪示本發(fā)明第三實(shí)施例的一種多芯片結(jié)構(gòu)的側(cè)視剖面示意圖。
附圖標(biāo)記說明10、20、30下一層級(jí)的電子裝置12、14、22、24、32、34電連接組件100、200、300多芯片結(jié)構(gòu)110、120、210、220、310、320芯片112、212、312緩沖區(qū)112a、212a、312a導(dǎo)電貫孔114、214、314內(nèi)連線區(qū)116、119、122表面118、318重配置導(dǎo)電區(qū)118a、318a重配置導(dǎo)電跡線
124、224、324接墊130、334、336導(dǎo)電凸塊230焊線330電連接模塊332可撓性電路板具體實(shí)施方式
圖1A繪示本發(fā)明第一實(shí)施例的一種多芯片結(jié)構(gòu)的側(cè)視剖面示意圖，圖1B繪示圖1A的多芯片結(jié)構(gòu)的俯視示意圖。請(qǐng)參考圖1A與圖1B，第一實(shí)施例的多芯片結(jié)構(gòu)100包括一芯片110(例如為北橋芯片或南橋芯片)與一芯片120(例如為中央處理器)。必須強(qiáng)調(diào)的是，第一實(shí)施例與以下的實(shí)施例是以兩芯片的多芯片結(jié)構(gòu)為例說明。多芯片結(jié)構(gòu)100可配置在下一層級(jí)的電子裝置10(例如一封裝基板、一印刷電路板或另一芯片上)上。
芯片110具有一緩沖區(qū)112、一內(nèi)連線區(qū)114與一表面116，其中緩沖區(qū)112與內(nèi)連線區(qū)114為電絕緣。換言之，在芯片110中，并無任何內(nèi)部線路可供緩沖區(qū)112與內(nèi)連線區(qū)114作電連接之用。芯片120配置于表面116上，其中芯片120分別電連接至內(nèi)連線區(qū)114與緩沖區(qū)112。芯片120會(huì)輸出(output)一第一類信號(hào)和一第二類信號(hào)，且第一類信號(hào)輸入(input)內(nèi)連線區(qū)114內(nèi)，以參與芯片110的運(yùn)算操作，而第二類信號(hào)輸入緩沖區(qū)112。
詳言之，內(nèi)連線區(qū)114是芯片110執(zhí)行運(yùn)算功能的區(qū)域，有許多半導(dǎo)體元件和金屬線(未繪示)設(shè)置于內(nèi)連線區(qū)114內(nèi)。緩沖區(qū)112內(nèi)并無設(shè)置任何半導(dǎo)體元件，緩沖區(qū)112和芯片110的運(yùn)算功能無關(guān)，緩沖區(qū)112是作為芯片120和下一層級(jí)電子裝置10之間電連接的橋梁。芯片120設(shè)置在芯片110上，芯片120會(huì)對(duì)外輸出第一類信號(hào)和第二類信號(hào)。第一類信號(hào)不過會(huì)透過芯片110的緩沖區(qū)112傳送(deliver)至下一層級(jí)的電子裝置10，而第二類信號(hào)僅會(huì)經(jīng)由芯片110的緩沖區(qū)112傳輸?shù)较乱粚蛹?jí)的電子裝置10。
電連接組件(electrical connection member)12設(shè)置在芯片110與芯片120之間，電連接組件12電連接芯片110的內(nèi)連線區(qū)114和芯片120。芯片120的第一類信號(hào)會(huì)透過電連接組件12傳送到芯片110的內(nèi)連線區(qū)114。在必須說明的是，電連接組件12亦可將芯片110的信號(hào)傳回芯片120，使得芯片120進(jìn)行下一步的運(yùn)算。電連接組件14亦設(shè)置在芯片110與芯片120之間，電連接組件14電連接芯片110的緩沖區(qū)112和芯片120。芯片120的第二類信號(hào)會(huì)經(jīng)過第二電連接組件12傳送到下一層級(jí)的電子裝置10。此外，此第二類信號(hào)不被提供于芯片110內(nèi)的運(yùn)算程序。
換言之，芯片120與芯片110的內(nèi)連線區(qū)114之間傳送電信號(hào)通常代表芯片120與芯片110之間處于雙向溝通(mutual communication)或單向信號(hào)傳輸(one-way signal transmission)的狀態(tài)。芯片120與內(nèi)連線區(qū)114之間所傳送的電信號(hào)通常是需要芯片120與芯片110的合作運(yùn)算處理才可完成。接著，多芯片結(jié)構(gòu)100才將此電信號(hào)傳送至與芯片110電連接的下一層級(jí)的電子裝置10。
然而，芯片120與芯片110的緩沖區(qū)112之間傳送電信號(hào)通常代表芯片120與上述下一層級(jí)的電子裝置10之間處于直接雙向溝通或直接單向信號(hào)傳輸?shù)臓顟B(tài)。芯片120與緩沖區(qū)112之間傳送的電信號(hào)通常只需要芯片120單獨(dú)運(yùn)算處理即可完成，而不需要芯片110的運(yùn)算處理。接著，芯片120將此電信號(hào)通過緩沖區(qū)112而傳送至下一層級(jí)的電子裝置10。緩沖區(qū)112只作為傳送電信號(hào)的媒介而不具有任何運(yùn)算處理的功能。如此，多芯片結(jié)構(gòu)100傳送電信號(hào)至下一層級(jí)的電子裝置的接口增加，且效率較高。
進(jìn)言之，在第一實(shí)施例中，多芯片結(jié)構(gòu)100更包括多個(gè)導(dǎo)電凸塊(conductive bump)130，其配置于芯片110的表面116與芯片120之間。芯片110更可具有一配置于表面116上的重配置導(dǎo)電區(qū)118。芯片120通過部分這些導(dǎo)電凸塊130(即電連接組件12)電連接至內(nèi)連線區(qū)114，且芯片120可依序通過另一部分這些導(dǎo)電凸塊130與重配置導(dǎo)電區(qū)118(總體來說即為電連接組件14)，而電連接至緩沖區(qū)112。
這些導(dǎo)電凸塊130的材質(zhì)包括單一金屬元素或合金，其材質(zhì)可為含鉛材料(例如鉛或錫鉛合金)或無鉛材料，其包括金、銅、錫或鎳，而亦可包括含有金、銅、錫或鎳的合金或化合物。
在此必須說明的是，第一實(shí)施例的緩沖區(qū)112包括多個(gè)導(dǎo)電貫孔(conductive through hole)112a，且這些導(dǎo)電貫孔112a由表面116延伸至芯片110的另一表面119(通常為有源面)，其中表面116與表面119彼此相對(duì)。此外，第一實(shí)施例的重配置導(dǎo)電區(qū)118包括多條重配置導(dǎo)電跡線(redistribution conductive trace)118a，且芯片120可具有一表面122(通常為有源面)與配置于表面122上的多個(gè)接墊124。各個(gè)導(dǎo)電貫孔112a位于表面116的一端，可依序通過這些重配置導(dǎo)電跡線118a的其中之一與這些導(dǎo)電凸塊130的其中之一，而對(duì)應(yīng)電連接至這些接墊124的其中之一。因此，芯片120的部分這些接墊124可依序通過部分這些導(dǎo)電凸塊130、這些重配置導(dǎo)電跡線118a與這些導(dǎo)電貫孔112a，而直接傳送電信號(hào)至下一層級(jí)的電子裝置10。
當(dāng)然，負(fù)責(zé)傳送第一類信號(hào)的電連接組件與負(fù)責(zé)傳送第二類信號(hào)的電連接組件的結(jié)構(gòu)與外型可依照設(shè)計(jì)者的需求而有所改變。上述實(shí)施例只是用以舉例而非限定本發(fā)明，以下將針對(duì)電連接組件的其它結(jié)構(gòu)與其它外型作說明。
圖2A繪示本發(fā)明第二實(shí)施例的一種多芯片結(jié)構(gòu)的側(cè)視剖面示意圖，圖2B繪示圖2A的多芯片結(jié)構(gòu)的俯視示意圖。舉例而言，請(qǐng)參考圖2A與圖2B，第二實(shí)施例的多芯片結(jié)構(gòu)200的芯片220是通過多條焊線(bonding wire)230而電連接至芯片210。在此必須說明的是，第二實(shí)施例的多芯片結(jié)構(gòu)200內(nèi)的運(yùn)作方式以及其與下一層級(jí)的電子裝置20之間的運(yùn)作方式與第一實(shí)施例的多芯片結(jié)構(gòu)100相似，第二實(shí)施例的多芯片結(jié)構(gòu)200與第一實(shí)施例的多芯片結(jié)構(gòu)100的差別主要在結(jié)構(gòu)上的差異。
芯片220通過部分這些焊線230(即傳送第一類信號(hào)的電連接組件22)而電連接至芯片210的內(nèi)連線區(qū)214，且芯片220通過另一部分這些焊線230(即傳送第二類信號(hào)的電連接組件24)而電連接至芯片210的緩沖區(qū)212。此外，這些焊線230的材質(zhì)包括金。
值得注意的是，由于部分這些焊線230(即電連接組件22)可直接電連接芯片220的部分這些接墊224與緩沖區(qū)212的這些導(dǎo)電貫孔212a，因此第二實(shí)施例的芯片210通常可不用第一實(shí)施例的重配置導(dǎo)電區(qū)118(見圖1B)的設(shè)置。因此，芯片220的部份這些接墊224可依序通過部分這些焊線230與這些導(dǎo)電貫孔212a而直接傳送電信號(hào)至下一層級(jí)的電子裝置20。
圖3繪示本發(fā)明第三實(shí)施例的一種多芯片結(jié)構(gòu)的側(cè)視剖面示意圖。再舉例而言，請(qǐng)參考圖3，第三實(shí)施例的多芯片結(jié)構(gòu)300更包括一電連接模塊(electrical connection module)330，其包括可撓性電路板(flexible circuitboard)332、多個(gè)導(dǎo)電凸塊334與多個(gè)導(dǎo)電凸塊336?？蓳闲噪娐钒?32配置于芯片310與芯片320上，這些導(dǎo)電凸塊334配置于芯片310與可撓性電路板332之間，而這些導(dǎo)電凸塊336配置于芯片320與可撓性電路板332之間。芯片320可依序通過部分這些導(dǎo)電凸塊336、部分可撓性電路板332與部分這些導(dǎo)電凸塊334而電連接至芯片310的內(nèi)連線區(qū)314。總體來說，上述部分這些導(dǎo)電凸塊336、部分可撓性電路板332與部分這些導(dǎo)電凸塊334即為傳送第一類信號(hào)的電連接組件32。
此外，芯片320可依序通過另一部分這些導(dǎo)電凸塊336、另一部分可撓性電路板332、另一部分這些導(dǎo)電凸塊334與重配置導(dǎo)電區(qū)318的這些重配置導(dǎo)電跡線318a，而電連接至芯片310的緩沖區(qū)312?？傮w來說，上述另一部分這些導(dǎo)電凸塊336、另一部分可撓性電路板332、另一部分這些導(dǎo)電凸塊334與重配置導(dǎo)電區(qū)318的這些重配置導(dǎo)電跡線318a即為傳送第二類信號(hào)的電連接組件34。換言之，在第三實(shí)施例中，芯片320的部分這些接墊324可依序通過部分這些導(dǎo)電凸塊336、部分可撓性電路板332、部分這些導(dǎo)電凸塊334、重配置導(dǎo)電區(qū)318的這些重配置導(dǎo)電跡線318a與緩沖區(qū)312的這些導(dǎo)電貫孔312a而直接傳送電信號(hào)于下一層級(jí)的電子裝置30。
在此必須說明的是，設(shè)計(jì)者可依照設(shè)計(jì)需求而改變可撓性電路板332涵蓋芯片310與芯片320的范圍。因此，若可撓性電路板332可涵蓋至緩沖區(qū)312的這些導(dǎo)電貫孔312a的上方，那么設(shè)計(jì)者可省略重配置導(dǎo)電區(qū)318的設(shè)置，而將可撓性電路板332直接通過部分這些導(dǎo)電凸塊334而電連接至這些導(dǎo)電貫孔312a。換言之，芯片320可依序通過部分這些導(dǎo)電凸塊336、可撓性電路板332與部分這些導(dǎo)電凸塊334而電連接至芯片310的緩沖區(qū)312。然而，上述情形并未以圖面繪示。
必須強(qiáng)調(diào)的是，第三實(shí)施例的多芯片結(jié)構(gòu)300內(nèi)的運(yùn)作方式以及其與下一層級(jí)的電子裝置30之間的運(yùn)作方式與上述實(shí)施例的多芯片結(jié)構(gòu)100、200相似，第三實(shí)施例的多芯片結(jié)構(gòu)300與上述實(shí)施例的多芯片結(jié)構(gòu)100、200的差別主要在結(jié)構(gòu)上的差異。
在本發(fā)明的實(shí)施例中，芯片110、210、310可以是北橋芯片，芯片120、220、320可以是中央處理器，而電子裝置10則可為主機(jī)板。關(guān)于前述的由芯片(120、220或320)輸出的第一類信號(hào)和第二類信號(hào)，其在中央處理器與北橋芯片的實(shí)施例中的概念如下。首先，第一類信號(hào)是中央處理器和北橋芯片間所交換的信號(hào)，而這些信號(hào)的一部份可用來溝通連接到北橋芯片的繪圖芯片。另方面，第二類信號(hào)可以是中央處理器用來和存儲(chǔ)器溝通的信號(hào)，而這些信號(hào)不會(huì)經(jīng)過北橋芯片的電路而傳到存儲(chǔ)器。
在傳統(tǒng)的計(jì)算機(jī)系統(tǒng)中，中央處理器、北橋芯片和存儲(chǔ)器分別設(shè)置在主機(jī)板上，中央處理器透過主機(jī)板上的電路和北橋芯片與存儲(chǔ)器進(jìn)行信號(hào)的傳輸?，F(xiàn)在根據(jù)本發(fā)明的實(shí)施例，提供一個(gè)中央處理器加上北橋芯片的多芯片結(jié)構(gòu)，而此多芯片結(jié)構(gòu)和存儲(chǔ)器分別設(shè)置在主機(jī)板上。在多芯片結(jié)構(gòu)中，北橋芯片可分為緩沖區(qū)(112、212或312)和內(nèi)連線區(qū)(114、214或314)。在內(nèi)連線區(qū)內(nèi)交換的信號(hào)即是由中央處理器輸出的第一類信號(hào)。亦即，中央處理器和北橋芯片間的信號(hào)傳輸不再透過主機(jī)板，而直接透過多芯片結(jié)構(gòu)中的電連接組件而完成。此外，由中央處理器輸出的第二類信號(hào)則僅單純地經(jīng)由北橋芯片的緩沖區(qū)而傳送至主機(jī)板，再由主機(jī)板上的電路將信號(hào)傳送至存儲(chǔ)器。
應(yīng)注意的是上述中央處理器、北橋芯片和存儲(chǔ)器的應(yīng)用例子只是例示用。本發(fā)明的實(shí)施例中的第一種芯片(110、210、或310)和第二種芯片(120、220、或320)的應(yīng)用不必然是中央處理器加上北橋芯片的組合。
進(jìn)一步，前述實(shí)施例的多芯片結(jié)構(gòu)在結(jié)合下一層級(jí)的電子裝置(10、20或30)的情況下，亦屬于本發(fā)明的實(shí)施例。亦即，本發(fā)明亦提供前述多芯片結(jié)構(gòu)的應(yīng)用，其為一種多芯片電子裝置，而此裝置包括多芯片結(jié)構(gòu)和一電路板(10、20或30)，其中多芯片結(jié)構(gòu)設(shè)置于該電路板上。由于圖1A、圖2A和圖3已繪出本發(fā)明的多芯片電子裝置，且前述的說明已包括多芯片結(jié)構(gòu)與電路板間的結(jié)構(gòu)上或操作上關(guān)系，故不再贅述。
綜上所述，本發(fā)明多芯片結(jié)構(gòu)具有以下的優(yōu)點(diǎn)一、由于本發(fā)明的多芯片結(jié)構(gòu)的這些芯片的其中之一可與這些芯片的其中另一的內(nèi)連線區(qū)共同運(yùn)算處理才傳輸電信號(hào)于下一層級(jí)的電子裝置，或這些芯片的其中之一透過這些芯片的其中另一的緩沖區(qū)而直接傳輸電信號(hào)于下一層級(jí)的電子裝置，因此本發(fā)明的多芯片結(jié)構(gòu)傳輸電信號(hào)至下一層級(jí)的電子裝置的接口增加，且效率較高。
二、由于本發(fā)明的多芯片結(jié)構(gòu)的這些芯片可在分別測(cè)試為良好之后，再將這些芯片組裝與電連接，因此與系統(tǒng)性芯片的工藝成品率與制造成本相較，本發(fā)明的多芯片結(jié)構(gòu)的工藝成品率較高且制造成本較低。
雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種多芯片結(jié)構(gòu)，包括一第一芯片，具有一緩沖區(qū)、一內(nèi)連線區(qū)、一重配置導(dǎo)電區(qū)與一第一表面，其中該緩沖區(qū)與該內(nèi)連線區(qū)為電絕緣，且該重配置導(dǎo)電區(qū)配置于該第一表面上；一第二芯片，配置于該第一表面上；以及多個(gè)導(dǎo)電凸塊，配置于該第一表面與該第二芯片之間，其中該第二芯片通過部分所述導(dǎo)電凸塊電連接至該內(nèi)連線區(qū)，且該第二芯片依序通過另一部分所述導(dǎo)電凸塊與該重配置導(dǎo)電區(qū)而電連接至該緩沖區(qū)；其中該第二芯片會(huì)輸出一第一類信號(hào)和一第二類信號(hào)，且該第一類信號(hào)經(jīng)由部分所述導(dǎo)電凸塊而輸入該內(nèi)連線區(qū)內(nèi)，以參與該第一芯片的運(yùn)算操作，而該第二類信號(hào)經(jīng)由另一部分所述導(dǎo)電凸塊和該重配置導(dǎo)電區(qū)而輸入該緩沖區(qū)。
2.如權(quán)利要求1所述的多芯片結(jié)構(gòu)，其中該緩沖區(qū)包括多個(gè)導(dǎo)電貫孔，且所述導(dǎo)電貫孔由該第一表面延伸至該第一芯片的相對(duì)于該第一表面的一第二表面。
3.如權(quán)利要求1所述的多芯片結(jié)構(gòu)，其中該重配置導(dǎo)電區(qū)包括多條重配置導(dǎo)電跡線，且部分所述導(dǎo)電凸塊分別通過所述重配置導(dǎo)電跡線而電連接至該緩沖區(qū)。
4.一種多芯片結(jié)構(gòu)，包括一第一芯片，具有一緩沖區(qū)、一內(nèi)連線區(qū)與一第一表面，其中該緩沖區(qū)與該內(nèi)連線區(qū)為電絕緣；一第二芯片，配置于該第一表面上；以及一電連接模塊，配置于該第一芯片與該第二芯片上，其中該第二芯片通過部分該電連接模塊而電連接至該內(nèi)連線區(qū)，且該第二芯片通過另一部分該電連接模塊而電連接至該緩沖區(qū)；其中該第二芯片會(huì)輸出一第一類信號(hào)和一第二類信號(hào)，且該第一類信號(hào)經(jīng)由部分該電連接模塊而輸入該內(nèi)連線區(qū)內(nèi)，以參與該第一芯片的運(yùn)算操作，而該第二類信號(hào)經(jīng)由另一部分該電連接模塊而輸入該緩沖區(qū)。
5.如權(quán)利要求4所述的多芯片結(jié)構(gòu)，其中該緩沖區(qū)包括多個(gè)導(dǎo)電貫孔，且所述導(dǎo)電貫孔由該第一表面延伸至該第一芯片的相對(duì)于該第一表面的一第二表面。
6.如權(quán)利要求4所述的多芯片結(jié)構(gòu)，其中該電連接模塊包括多條焊線，其中該第二芯片通過部分所述焊線而電連接至該內(nèi)連線區(qū)，且該第二芯片通過另一部分所述焊線而電連接至該緩沖區(qū)。
7.如權(quán)利要求4所述的多芯片結(jié)構(gòu)，其中該電連接模塊包括一可撓性電路板，配置于該第一芯片與該第二芯片上；多個(gè)第一導(dǎo)電凸塊，配置于該第一芯片與該可撓性生電路板之間；以及多個(gè)第二導(dǎo)電凸塊，配置于該第二芯片與該可撓性電路板之間，其中該第二芯片依序通過部分所述第二導(dǎo)電凸塊、該可撓性電路板與部分所述第一導(dǎo)電凸塊而電連接至該內(nèi)連線區(qū)，且該第二芯片依序通過另一部分所述第二導(dǎo)電凸塊、該可撓性電路板與另一部分所述第一導(dǎo)電凸塊而電連接至該緩沖區(qū)。
8.如權(quán)利要求4所述的多芯片結(jié)構(gòu)，其中該第一芯片更具有一配置于該第一表面上的重配置導(dǎo)電區(qū)，且該第二芯片依序通過部分該電連接模塊與該重配置導(dǎo)電區(qū)而電連接至該緩沖區(qū)。
9.如權(quán)利要求8所述的多芯片結(jié)構(gòu)，其中該重配置導(dǎo)電區(qū)包括多條重配置導(dǎo)電跡線，且部分該電連接模塊通過所述重配置導(dǎo)電跡線而電連接至該緩沖區(qū)。
10.一種多芯片電子裝置，具有一多芯片結(jié)構(gòu)，包括一電路板；一第一芯片，設(shè)置于該電路板上，具有一緩沖區(qū)、一內(nèi)連線區(qū)、一第一表面與一第二表面，其中該緩沖區(qū)與該內(nèi)連線區(qū)為電絕緣；一第二芯片，配置于該第一表面上，其中該第二芯片會(huì)輸出一第一類信號(hào)和一第二類信號(hào)，且該第一類信號(hào)會(huì)輸入該內(nèi)連線區(qū)內(nèi)，以參與該第一芯片的運(yùn)算操作，而該第二類信號(hào)會(huì)輸入該緩沖區(qū)；以及多個(gè)導(dǎo)電貫孔，設(shè)置于該緩沖區(qū)內(nèi)，且所述導(dǎo)電貫孔由該第一表面延伸至該第一芯片的相對(duì)于該第一表面的該第二表面，其中該第二類信號(hào)會(huì)經(jīng)過所述導(dǎo)電貫孔而輸入該電路板。
全文摘要
一種多芯片結(jié)構(gòu)，其包括一第一芯片與一第二芯片。第一芯片具有一緩沖區(qū)、一內(nèi)連線區(qū)與一第一表面，其中緩沖區(qū)與內(nèi)連線區(qū)為電絕緣。第二芯片配置于第一表面上，其中第二芯片分別電連接至內(nèi)連線區(qū)與緩沖區(qū)。第二芯片會(huì)輸出一第一類信號(hào)和一第二類信號(hào)，且第一類信號(hào)輸入該內(nèi)連線區(qū)內(nèi)，以參與第一芯片的運(yùn)算操作，而第二類信號(hào)輸入該緩沖區(qū)。此多芯片結(jié)構(gòu)的工藝成品率較高且制造成本較低。本發(fā)明還提供一種具有多芯片結(jié)構(gòu)的多芯片電子裝置。
文檔編號(hào)H01L23/488GK1964041SQ20061016285
公開日2007年5月16日 申請(qǐng)日期2006年11月24日 優(yōu)先權(quán)日2006年11月24日
發(fā)明者許志行 申請(qǐng)人:威盛電子股份有限公司