專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，具體地說，涉及具備CMOS(Complementary-Metal-Oxide-Semiconductor)電路的半導(dǎo)體裝置中的靜電浪涌對策。
背景技術(shù)：
近年，以液晶顯示面板為代表的平板顯示裝置(以下稱為FPD裝置)迅速普及。這樣的FPD裝置，具備用于按照圖象信息點亮或熄滅顯示象素的控制用半導(dǎo)體集成電路(以下，簡稱控制用半導(dǎo)體裝置)。
FPD裝置等這類顯示裝置的圖象品質(zhì)主要由灰度或?qū)Ρ榷鹊却_定?；叶仁谴_定圖象的精細(xì)度的要素之一，對比度是確定圖象的鮮明度的要素之一。一般地說，灰度越大即灰度級數(shù)越大則圖象越精細(xì)，另外，對比度越大即灰度間的明暗差及色差越大則圖象越鮮明。從而，通過確保充分對比度和大的灰度，可實現(xiàn)高品質(zhì)的圖象。
但是，若將灰度設(shè)大，則灰度間的對比度變小。因而，為了確保充分對比度并取大的灰度，必須提高對驅(qū)動象素的控制用半導(dǎo)體裝置的供給電壓來充分確?；叶乳g的電位差。傳統(tǒng)中，一般地說，通過供給控制用半導(dǎo)體裝置十幾伏到幾十伏左右的較高電壓，確保必要的對比度和灰度。
另外，安裝到傳統(tǒng)的FPD裝置的控制用半導(dǎo)體裝置中，往往采用具有MOS(Metal-Oxide-Semiconductor)構(gòu)造的半導(dǎo)體裝置(以下，簡稱MOS構(gòu)造裝置)。
一般的MOS構(gòu)造裝置，主要是在淺雜質(zhì)擴(kuò)散區(qū)域上夾著薄絕緣膜來淀積柵電極而實現(xiàn)高集成性。因而，具有容易被外部侵入的靜電浪涌破壞的可能性的構(gòu)造特征。換言之，安裝到顯示裝置的控制用半導(dǎo)體裝置具有MOS構(gòu)造，因此存在對外部的靜電浪涌的耐受性低的問題。另外，不僅是安裝到FPD裝置等的顯示裝置的在十幾伏到幾十伏左右的較高電壓下工作的半導(dǎo)體裝置(以下，稱為高耐壓半導(dǎo)體裝置)，對于3V到5V左右的通常電壓下工作的半導(dǎo)體裝置(以下，稱為低耐壓半導(dǎo)體裝置)也存在共同的問題。
以前，為了提高M(jìn)OS構(gòu)造裝置對靜電浪涌的耐受性，在電源線VDD和接地線GND之間，設(shè)置其柵極接地的nMOS(Grounded GatenMOS以下簡稱GGNMOS)作為保護(hù)電路(也稱為保護(hù)元件)(例如參照專利文獻(xiàn)1)。圖1表示具備GGNMOS910作為保護(hù)電路的半導(dǎo)體裝置900的電路結(jié)構(gòu)。
如圖1所示，半導(dǎo)體裝置900具有，作為保護(hù)電路的GGNMOS910、內(nèi)部電路920以及內(nèi)部電路920中寄生的寄生二極管930在電源線VDD和接地線GND之間并聯(lián)的結(jié)構(gòu)。
另外，例如在p型半導(dǎo)體基板(以下簡稱p型基板)形成的GGNMOS910的層結(jié)構(gòu)如圖2的截面圖所示。如圖2所示，GGNMOS910具有p型基板1、柵極絕緣膜2、柵電極3、漏極4、源極5、背柵極6。漏極4及源極5是在p型基板1摻雜n型雜質(zhì)而形成的擴(kuò)散區(qū)域，具有n型導(dǎo)電性。另外，漏極4與電源線VDD連接，源極5與接地線GND連接。被漏極4和源極5夾持的區(qū)域上隔著薄的柵絕緣膜2形成柵電極3。該柵電極3也與接地線GND連接。背柵極6是控制p型基板1的電位的電極，是摻雜p型雜質(zhì)而形成的具有p型導(dǎo)電性的擴(kuò)散區(qū)域。
另外，GGNMOS910中，對于正極性的浪涌電流，集電極與漏極4連接、發(fā)射極與源極5連接、基極經(jīng)由p型基板1的基板電阻R1與背柵極6連接的雙極晶體管(以下稱為寄生雙極晶體管)進(jìn)行寄生動作。從而，例如正極性的浪涌電流輸入電源線VDD時，該浪涌電流導(dǎo)致GGNMOS910中寄生的寄生雙極晶體管的漏極電壓上升，然后，寄生雙極晶體管導(dǎo)通。從而，經(jīng)由寄生雙極晶體管向接地線GND釋放浪涌電流，結(jié)果，可防止內(nèi)部電路920的破壞。
另一方面，GGNMOS910中，對于負(fù)極性的浪涌電流，以p型基板1為陽極、n型漏極4為陰極的PN結(jié)二極管進(jìn)行寄生動作。從而，例如負(fù)極性的浪涌電流輸入電源線VDD時，起陽極作用的p型基板1和起陰極作用的漏極4之間施加的漏極電壓立即達(dá)到PN結(jié)的正向電壓Vf，從而，浪涌電流經(jīng)由PN結(jié)二極管立即向接地線GND釋放。其結(jié)果，防止內(nèi)部電路920的破壞。另外，例如p型基板1為硅基板時，PN結(jié)的正向電壓Vf為約0.6V。
特開2002-268614號公報發(fā)明內(nèi)容但是，傳統(tǒng)的半導(dǎo)體裝置中，除了對靜電浪涌耐受性，還有如何防止噪聲引起的破壞的課題。特別地，上述控制用半導(dǎo)體裝置這類的在較高電壓下工作的高耐壓半導(dǎo)體裝置，與較低電壓下工作的低耐壓半導(dǎo)體裝置相比，非常難以防止噪聲引起的破壞。其理由說明如下。
圖3是高耐壓半導(dǎo)體裝置用工藝(以下稱為高耐壓工藝)制造的GGNMOS(稱為高耐壓GGNMOS)流入浪涌電流時的漏極電壓VD和漏極電流ID的關(guān)系(以下稱為電壓電流特性)以及低耐壓半導(dǎo)體裝置用工藝(以下稱為低耐壓工藝)制造的GGNMOS(稱為低耐壓GGNMOS)的電壓電流特性的關(guān)系的示意圖。
圖3中，線段A-A表示高耐壓GGNMOS的寄生雙極晶體管由正極性的浪涌電流導(dǎo)通后的特性曲線的斜率，線段B-B表示低耐壓GGNMOS的寄生雙極晶體管由正極性的浪涌電流導(dǎo)通后的特性曲線的斜率。另外，點f表示高耐壓半導(dǎo)體裝置的使用電源電壓即工作時向高耐壓GGNMOS施加的電源電壓和GGNMOS被破壞時的電流的交點。而且，點g表示低耐壓半導(dǎo)體裝置的使用電源電壓即工作時向低耐壓GGNMOS施加的電源電壓和噪聲發(fā)生時流向低耐壓GGNMOS的電流的交點。
如圖3所示，高耐壓GGNMOS的寄生雙極晶體管由正極性的浪涌電流導(dǎo)通后的特性曲線的斜率(線段A-A′)和低耐壓GGNMOS的寄生雙極晶體管由正極性的浪涌電流導(dǎo)通后的特性曲線的斜率(線段B-B′)大致相等。這些斜率表示浪涌電流流入寄生雙極晶體管pt本身的容易度(導(dǎo)通后的導(dǎo)通電阻)。即，各寄生雙極晶體管導(dǎo)通后的導(dǎo)通電阻決定了保護(hù)電路的浪涌電流吸收能力。因而，寄生雙極晶體管導(dǎo)通后的特性曲線的斜率(線段A-A′及線段B-B′)越陡，輸入的浪涌電流作為集電極電流，可越快地從電源線VDD向接地線GND釋放，結(jié)果，浪涌電流不流入要保護(hù)對象即內(nèi)部電路側(cè)，高效地將浪涌電流引入保護(hù)電路本身，從而可提高半導(dǎo)體裝置對靜電浪涌的耐受性。
通常，寄生雙極晶體管的導(dǎo)通電阻與高耐壓工藝和低耐壓工藝的差異無關(guān)，設(shè)定為大約幾歐姆到幾十歐姆的較低值。這樣，較低的導(dǎo)通電阻根據(jù)例如以下的理由，在高耐壓半導(dǎo)體裝置中，成為實際工作時對噪聲的破壞耐受性降低的要因。
在低耐壓半導(dǎo)體裝置的場合，實際工作時在電源線VDD和接地線GND之間供給的偏置電壓，通常為3.3V到5.5V左右。相對地，在高耐壓半導(dǎo)體裝置的場合，實際工作時在電源線VDD和接地線GND之間供給的偏置電壓，如上所述為10幾伏到數(shù)10伏左右。即，高耐壓半導(dǎo)體裝置被施加低耐壓半導(dǎo)體裝置的約10倍左右的偏置電壓。
這里，例如，令高耐壓半導(dǎo)體裝置的工作電壓為40V，令低耐壓半導(dǎo)體裝置及高耐壓半導(dǎo)體裝置的GGNMOS中分別寄生的寄生雙極晶體管的導(dǎo)通電阻都是10Ω，則發(fā)生噪聲時流向低耐壓半導(dǎo)體裝置的寄生雙極晶體管的電流為約0.33A(安培)到0.55A，而流向高耐壓半導(dǎo)體裝置的寄生雙極晶體管的電流為4A。即，噪聲發(fā)生時，高耐壓半導(dǎo)體裝置的寄生雙極晶體管中，流過低耐壓半導(dǎo)體裝置的寄生雙極晶體管的約10倍的電流。
通常，即使瞬時流過數(shù)100mA(毫安)左右的電流，MOS構(gòu)造裝置被破壞的可能性也低，但是安培級的電流流過時的瞬時被破壞的可能性高。因而，包含被施加10幾伏到數(shù)10伏的偏置電壓的保護(hù)電路的傳統(tǒng)高耐壓半導(dǎo)體裝置中，有發(fā)生的噪聲導(dǎo)致在芯片內(nèi)發(fā)生永久破壞(布線熔斷或PN結(jié)破壞等)的可能性的問題。
另外，以上的說明中，噪聲引起的破壞容易發(fā)生僅僅是著眼于電流的大小進(jìn)行說明的，但是另外，不用說噪聲發(fā)生時的發(fā)熱量(電壓×電流)的差異也同樣產(chǎn)生噪聲引起的破壞。本說明中，為了避免重復(fù)說明，省略了發(fā)熱量的差異和破壞的發(fā)生容易度的關(guān)系的說明。
這樣，傳統(tǒng)的高耐壓半導(dǎo)體裝置中，若為了提高對浪涌電流的耐受性，則有易于發(fā)生噪聲引起的破壞的問題。
因而本發(fā)明針對上述的問題而提出，目的是提供可同時實現(xiàn)對噪聲的耐受性和對浪涌電流的耐受性的半導(dǎo)體裝置。
為了達(dá)到上述目的，本發(fā)明的半導(dǎo)體裝置，具備第1線及第2線；與第2線電氣連接的第1晶體管；在第1線和第1晶體管之間連接，當(dāng)?shù)?線和第2線之間施加工作用的偏置電壓時，使該第1線與該第1晶體管之間的電氣連接導(dǎo)通的第2晶體管。
第1線和第2線之間產(chǎn)生規(guī)定的電位差的場合，即半導(dǎo)體裝置為激活狀態(tài)(工作時)的場合，使第1線和第1晶體管之間導(dǎo)通的第2晶體管在半導(dǎo)體裝置工作時，起電阻元件的作用，以限制第1線和第2線之間經(jīng)由第1及第2晶體管流過的電流。從而，可通過起電阻元件作用的第2晶體管，限制半導(dǎo)體裝置工作時產(chǎn)生的噪聲引起的浪涌電流。另外，此時的電阻值由第2晶體管的導(dǎo)通電阻確定。從而，通過控制該導(dǎo)通電阻，可防止工作時產(chǎn)生的噪聲引起的瞬態(tài)電流流向第1及第2晶體管，避免由此產(chǎn)生的永久破壞。即，通過設(shè)置在半導(dǎo)體裝置工作時起電阻元件作用的第2晶體管，可改善對噪聲的耐受性。
另外，例如令第1線為電源線，則正極性的浪涌電流輸入第1線時，在第1線和第2線之間產(chǎn)生偏置的電位差，從而第2晶體管成為導(dǎo)通狀態(tài)。從而，考慮上述對噪聲的耐受性，為了實現(xiàn)正極性的浪涌電流引入的容易度，通過控制第2晶體管的導(dǎo)通電阻，可在防止噪聲發(fā)生時瞬態(tài)電流流向第1及第2晶體管的同時，維持浪涌電流引入的容易度。即，對噪聲的耐受性和對浪涌電流的耐受性可同時實現(xiàn)。
而且，例如負(fù)極性的浪涌電流輸入第1線時，相對于電流的流向，第1晶體管及第2晶體管都起正向連接的PN結(jié)二極管的作用。因而，例如與在第1晶體管和第1線之間只設(shè)置電阻元件的場合比較，容易實現(xiàn)負(fù)極性的浪涌電流引入的容易度。即，可改善半導(dǎo)體裝置對負(fù)極性的浪涌電流的耐受性。
另外，本發(fā)明的半導(dǎo)體裝置也可構(gòu)成為具備第1線及第2線；與第2線電氣連接的第1晶體管；在第1線和第2線之間連接的內(nèi)部電路；在第1線和第1晶體管之間連接，當(dāng)從內(nèi)部電路供給控制電壓時切斷第1線與第1晶體管的電氣連接的第2晶體管。
第1線和第2線之間產(chǎn)生規(guī)定的電位差的場合，即半導(dǎo)體裝置為激活狀態(tài)(工作時)的場合，第1線和第1晶體管之間通過用第2晶體管切斷，可防止半導(dǎo)體裝置工作時產(chǎn)生的噪聲引起的浪涌電流流向第1及第2晶體管。即，通過設(shè)置防止半導(dǎo)體裝置工作時噪聲引起的浪涌電流流向自身及第1晶體管的第2晶體管，可改善對噪聲的耐受性。
另外，例如通過將第2晶體管的第2控制端子經(jīng)由內(nèi)部電路與第2線(例如接地線)連接，例如正極性的浪涌電流輸入第1線時，可使第2晶體管成為導(dǎo)通狀態(tài)。從而，為了實現(xiàn)正極性的浪涌電流引入的容易度，可通過控制第2晶體管的導(dǎo)通電阻，維持浪涌電流引入的容易度。
另外，例如負(fù)極性的浪涌電流輸入第1線時，相對于電流的流向，第1晶體管及第2晶體管都起正向連接的PN結(jié)二極管的作用。因而，例如與在第1晶體管和第1線之間只是設(shè)置電阻元件的場合比較，容易實現(xiàn)負(fù)極性的浪涌電流引入的容易度。即，可改善半導(dǎo)體裝置對負(fù)極性的浪涌電流的耐受性。
這樣，根據(jù)本發(fā)明，對噪聲的耐受性和對浪涌電流的耐受性可同時實現(xiàn)。
根據(jù)本發(fā)明，可提供可同時實現(xiàn)對噪聲的耐受性和對浪涌電流的耐受性的半導(dǎo)體裝置。


圖1是具有GGNMOS910作為保護(hù)電路的半導(dǎo)體裝置900的概略結(jié)構(gòu)的電路圖。
圖2是p型半導(dǎo)體基板上形成的GGNMOS910的層結(jié)構(gòu)的截面圖。
圖3是高耐壓半導(dǎo)體裝置用工藝制造的GGNMOS中浪涌電流流入時的漏極電壓VD和漏極電流ID的關(guān)系以及低耐壓半導(dǎo)體裝置用工藝制造的GGNMOS中浪涌電流流入時的漏極電壓VD和漏極電流ID的關(guān)系的示意曲線圖。
圖4是本發(fā)明實施例1的半導(dǎo)體裝置100的概略結(jié)構(gòu)的電路圖。
圖5(a)是保護(hù)電路110中的pMOS111和nMOS112的概略層結(jié)構(gòu)的截面圖，(b)是正極性的浪涌電流流入半導(dǎo)體裝置100的場合的保護(hù)電路110的電流電壓特性(I-V特性)的曲線圖。
圖6(a)是保護(hù)電路110中pMOS111和nMOS112的概略層結(jié)構(gòu)的截面圖，(b)是負(fù)極性的浪涌電流流入半導(dǎo)體裝置100的場合的保護(hù)電路110的電流電壓特性(I-V特性)的曲線圖。
圖7是本發(fā)明比較例1的半導(dǎo)體裝置800的概略結(jié)構(gòu)的電路圖。
圖8是本發(fā)明實施例2的半導(dǎo)體裝置200的概略結(jié)構(gòu)的電路圖。
圖9是本發(fā)明實施例3的半導(dǎo)體裝置300的概略結(jié)構(gòu)的電路圖。
圖10是本發(fā)明實施例4的半導(dǎo)體裝置400的概略結(jié)構(gòu)的電路圖。
1p型基板11、21柵極絕緣膜12、22柵電極13、23漏極
14、24源極15、25背柵極17、27PN結(jié)二極管26阱區(qū)域100、200、300、400半導(dǎo)體裝置110、210、310、410保護(hù)電路111pMOS112nMOS113電阻120內(nèi)部電路130寄生二極管GND接地線VDD電源線R1基板電阻pt寄生雙極晶體管B背柵極D漏極G柵極S源極具體實施方式
以下，參照圖面詳細(xì)說明本發(fā)明的最佳實施例。
首先，參照圖面詳細(xì)說明本發(fā)明實施例1。另外，各圖只是以可理解本發(fā)明的內(nèi)容的程度概略地表示形狀、大小及位置關(guān)系，因此本發(fā)明不僅僅限于在各圖例示的形狀、大小及位置關(guān)系。另外，后述中例示的數(shù)值只是本發(fā)明的優(yōu)選例，因此本發(fā)明不限于例示的數(shù)值。在后述的各實施例中也同樣。
另外，本實施例中，在高耐壓工藝制造的半導(dǎo)體裝置中，以由10數(shù)V到數(shù)10V左右或更高的工作電壓驅(qū)動的半導(dǎo)體裝置為例進(jìn)行說明。但是，本發(fā)明不限于此，也可適用于例如3.3V到5.5V左右的通常工作電壓或其以下的工作電壓驅(qū)動的半導(dǎo)體裝置。
●結(jié)構(gòu)圖4是本實施例的半導(dǎo)體裝置100的概略結(jié)構(gòu)的電路圖。如圖4所示，本實施例的半導(dǎo)體裝置100具有在電源線(第1線)VDD和接地線(第2線)GND之間并聯(lián)保護(hù)電路110、內(nèi)部電路120以及寄生二極管130的結(jié)構(gòu)。
保護(hù)電路110具有串聯(lián)的p型MOS晶體管(以下簡稱pMOS)111及nMOS(第1晶體管)112。pMOS(第2晶體管)111的漏極(第3端子)D和nMOS112的漏極(第2端子)D共同連接。pMOS111的源極(第4端子)S與電源線VDD連接。另一方面，nMOS112的源極(第1端子)S與接地線GND連接。
另外，pMOS111，柵極(第2控制端子)G與接地線GND連接，背柵極B與電源線VDD連接。從而，pMOS111在半導(dǎo)體裝置100的通常工作時，成為常時導(dǎo)通(接通)的狀態(tài)。另一方面，nMOS112的柵極(第1控制端子)G及背柵極B都與接地線GND連接。從而，nMOS112在半導(dǎo)體裝置100的通常工作時，成為常時截止(切斷)的狀態(tài)。另外，本說明中，pMOS111的背柵極B是指用例如p型基板1(參照例如圖5(a))作成半導(dǎo)體裝置100時，在p型基板1形成的pMOS111的阱區(qū)域26(參照例如圖5(a))的一部分。從而，pMOS111的背柵極電位指pMOS111的阱電位。同樣，用例如p型基板1作成半導(dǎo)體裝置100時，nMOS112的背柵極B是指p型基板1的一部分。從而，nMOS112的背柵極電位是指p型基板1的基板電位。但是，例如采用n型半導(dǎo)體基板時，情況正相反。
內(nèi)部電路120可采用以前一般使用的內(nèi)部電路，這里省略詳細(xì)的說明。另外，寄生二極管130是在內(nèi)部電路120寄生的二極管。
這樣，本實施例的半導(dǎo)體裝置100具有如下結(jié)構(gòu)通常工作時具有常時導(dǎo)通狀態(tài)的pMOS111與常時截止?fàn)顟B(tài)的nMOS112串聯(lián)的構(gòu)造的保護(hù)電路110在電源線VDD和接地線GND之間設(shè)成與內(nèi)部電路120及其寄生二極管130并聯(lián)。
●動作接著，參照圖面詳細(xì)說明本實施例的半導(dǎo)體裝置100的動作。另外，以下，著眼于保護(hù)電路110的動作，分別說明正極性的浪涌電流輸入電源線VDD的場合及工作時發(fā)生噪聲的場合以及負(fù)極性的浪涌電流輸入電源線VDD的場合。
●●正極性的浪涌電流輸入的場合及工作時發(fā)生噪聲的場合圖5是正極性的浪涌電流(也稱為靜電浪涌)流入本實施例的電源線VDD的場合及工作時發(fā)生噪聲的場合的保護(hù)電路110的動作說明圖。另外，正極性的浪涌電流流入電源線VDD的場合的保護(hù)電路110的動作和半導(dǎo)體裝置100工作時發(fā)生噪聲的場合的保護(hù)電路110的動作近似相同，這里匯總兩者進(jìn)行說明。
圖5中，(a)是保護(hù)電路110中的pMOS111和nMOS112的概略層結(jié)構(gòu)的截面圖，(b)是正極性的浪涌電流流入半導(dǎo)體裝置100的場合的保護(hù)電路110的電流電壓特性(I-V特性)的曲線圖。另外，圖5(a)中，箭頭表示正極性或負(fù)極性的浪涌電流輸入時電流的流向。
這里，說明保護(hù)電路110的工作時，用圖5(a)說明pMOS111及nMOS112的概略層結(jié)構(gòu)。
●●●pMOS111的概略層結(jié)構(gòu)如圖5(a)所示，構(gòu)成保護(hù)電路110的pMOS111具備p型基板1；p型基板1上形成的阱區(qū)域26；阱區(qū)域26上部形成的漏極23及源極24；被p型基板1的漏極23和源極24夾持的區(qū)域上形成的柵極絕緣膜21及柵電極22；阱區(qū)域26上部形成的背柵極25。
阱區(qū)域26及背柵極25是在p型基板1注入n型雜質(zhì)而形成的擴(kuò)散區(qū)域，具有n型導(dǎo)電性。但是，為了具有比阱區(qū)域26高的導(dǎo)電性，在背柵極25擴(kuò)散雜質(zhì)。另外，漏極23及源極24是在阱區(qū)域26注入p型雜質(zhì)而形成的擴(kuò)散區(qū)域，具有p型導(dǎo)電性。
上述結(jié)構(gòu)中，背柵極25是控制阱區(qū)域26的電位(阱電位)的電極，經(jīng)由規(guī)定的布線層與電源線VDD連接。即，pMOS111的背柵極電位(阱電位)作為電源電位。另外，pMOS111中的源極24與電源線VDD連接，柵電極22與接地線GND連接。從而，在正極性的浪涌電流輸入電源線VDD的場合及動作中(也包含噪聲發(fā)生時)，pMOS111成為與在柵極施加相對為負(fù)的電壓的狀態(tài)相同的狀態(tài)。即，在正極性的浪涌電流輸入電源線VDD的場合及動作中(也包含噪聲發(fā)生時)，pMOS111成為常時導(dǎo)通狀態(tài)。因而，在正極性的浪涌電流輸入的場合及動作中(也包含噪聲發(fā)生時)，pMOS111起以其導(dǎo)通電阻為電阻值的電阻元件的功能。另外，pMOS111的漏極23經(jīng)由規(guī)定的布線層與nMOS112的漏極13連接。
●●●nMOS112的概略層結(jié)構(gòu)另外，構(gòu)成相同保護(hù)電路110的nMOS112具備p型基板1；p型基板1上部形成的漏極13及源極14；被p型基板1的漏極13和源極14夾持的區(qū)域上形成的柵極絕緣膜11及柵電極12；p型基板1上部形成的背柵極15。
背柵極15是在p型基板1注入p型雜質(zhì)而形成的擴(kuò)散區(qū)域，具有p型導(dǎo)電性。但是，為了具有比p型基板1高的導(dǎo)電性，在背柵極15擴(kuò)散雜質(zhì)。另外，漏極13及源極14是在p型基板1注入n型雜質(zhì)而形成的擴(kuò)散區(qū)域，具有n型導(dǎo)電性。
上述結(jié)構(gòu)中，背柵極15是控制p型基板1的電位的電極，經(jīng)由規(guī)定的布線層與接地線GND連接。即，nMOS112的背柵極電位作為接地電位。另外，nMOS112中的源極14及柵電極12與接地線GND連接。即，本實施例的nMOS112起GGNMOS的功能。從而，通常工作中，nMOS112成為截止?fàn)顟B(tài)。
但是，nMOS112在正極性的浪涌電流輸入的場合及工作時發(fā)生噪聲的場合，寄生雙極晶體管pt產(chǎn)生寄生的動作。該寄生雙極晶體管pt具有集電極與漏極13連接、發(fā)射極與源極14連接、基極經(jīng)由p型基板1的基板電阻R1與背柵極15連接的結(jié)構(gòu)。輸入電源線VDD的浪涌電流及噪聲發(fā)生時的浪涌電流通過該寄生雙極晶體管pt的導(dǎo)通而向接地線GND釋放。以下，用圖5(a)及圖5(b)說明保護(hù)電路110的動作，即通過nMOS112中寄生的寄生雙極晶體管pt的導(dǎo)通而使浪涌電流向接地線GND釋放時的動作。另外，以下，首先，說明在電源線VDD和接地線GND之間單獨連接的pMOS111的動作和在相同電源線VDD和接地線GND之間單獨連接的nMOS112的動作，用這些說明由pMOS111及nMOS112組成的保護(hù)電路110的動作。
●●●pMOS111的動作如上所述，正極性的浪涌電流輸入電源線VDD的場合及動作中(也包含噪聲發(fā)生時)，pMOS111作為通過pMOS111的導(dǎo)通電阻來確定電阻值的電阻元件而動作。從而，這些場合的pMOS111的特性曲線F1如圖5(b)所示，成為具有直線F1′所示斜率的近似直線狀。即，與其導(dǎo)通電阻和源極·漏極間產(chǎn)生的電位差V對應(yīng)的電流Ip′(參照圖5(a))流向pMOS111。
●●●nMOS112的動作另一方面，在正極性的浪涌電流輸入的場合及工作時發(fā)生噪聲的場合，如上所述，nMOS112的寄生雙極晶體管pt產(chǎn)生寄生的動作。此時的nMOS112的特性如圖5(b)中的特性曲線D1所示。
如圖5(b)的特性曲線D1所示，若正極性的浪涌電流輸入電源線VDD或工作時發(fā)生噪聲，則首先n型漏極13和p型基板1之間施加的漏極電壓VD上升。然后，nMOS112的漏極電壓VD超過漏極13和p型基板1之間形成的PN結(jié)的擊穿電壓的時刻a′，電流Ia′(參照圖5(a))從漏極13流向p型基板1。
接著，如圖5(b)所示，在漏極電壓VD的上升(時刻a′→時刻b′)的同時，從漏極13流向p型基板1的電流Ia′增加，從而p型基板1的電位上升。但是，流入p型基板1的電流Ia′的一部分，作為基極電流Ib′經(jīng)由基板電阻R1及背柵極15向接地線GND釋放。
然后，在p型基板1的電位從n型的源極14的源極電位上升的量達(dá)到PN結(jié)的正向電壓Vf的時刻c′，nMOS112中寄生的寄生雙極晶體管pt導(dǎo)通，p型基板1和源極14之間流過正向的電流Ic′(參照圖5(a))。另外，例如p型基板1是硅基板時，PN結(jié)的正向電壓Vf為約0.6V。
如上所述，若寄生雙極晶體管pt導(dǎo)通，則有貫通漏極13(寄生雙極晶體管pt的集電極)和源極14(寄生雙極晶體管pt的發(fā)射極)的集電極電流Id′流過(參照圖5(a))，因此如圖5(b)所示，漏極電壓VD急劇降低(時刻c′→時刻d′)。然后(時刻d′以后)，nMOS112起以該寄生雙極晶體管pt的導(dǎo)通電阻為電阻值的電阻元件的功能。因而，其特性曲線中，伴隨漏極電壓VD的上升，漏極電流Id′以近似直線狀上升。從而，輸入電源線VDD的正極性的浪涌電流或工作時發(fā)生的噪聲產(chǎn)生的浪涌電流向接地線GND釋放。
這樣，在輸入正極性的浪涌電流的場合及工作時噪聲發(fā)生的場合，nMOS112使寄生雙極晶體管pt導(dǎo)通，將浪涌電流作為其基極電流Ib′及集電極電流Id′被接地線GND吸收。
●●●保護(hù)電路110的動作根據(jù)上述pMOS111的動作和nMOS112的動作，本實施例的保護(hù)電路110的動作如下。
即，pMOS111起限制流向保護(hù)電路110的電流的電阻元件的功能主要是在nMOS112的寄生雙極晶體管pt導(dǎo)通(參照圖5(b)的時刻c)，漏極13側(cè)積蓄的電荷放出之后(圖5(b)的時刻d以后)。另外，到寄生雙極晶體管pt導(dǎo)通，漏極13側(cè)積蓄的電荷放出為止(圖5(b)的時刻a到時刻d)的特性曲線與nMOS112單體的場合近似相同，這里省略詳細(xì)的說明。
從而，在時刻d以下，保護(hù)電路110的特性曲線G1是在nMOS112的特性曲線D1中的電壓分量(橫軸)上加上pMOS111的特性曲線F1中的電壓分量(橫軸)形成的。
這里，為了輔助說明，引出通過時刻d′且與縱軸平行的輔助線Z-Z，從其與橫軸的交點引出與表示pMOS111的特性曲線F1的斜率的直線F1′平行的直線F1″。這樣，如圖5(b)中的距離X1及X2所示，采用相同漏極電流ID時，輔助線Z-Z上的點(時刻d′以后)到nMOS112的特性曲線D1的距離與直線F1″上的點到保護(hù)電路110的特性曲線G1的距離成為相等。
這樣，本實施例的保護(hù)電路110構(gòu)成為，在正極性的浪涌電流輸入電源線VDD的場合及動作中(也包含噪聲發(fā)生時)，通過成為常時導(dǎo)通狀態(tài)而起電阻元件功能的pMOS111和同樣在正極性的浪涌電流輸入電源線VDD的場合及動作中(也包含噪聲發(fā)生時)發(fā)生寄生雙極晶體管pt寄生的動作的nMOS112，在電源線VDD和接地線GND之間串聯(lián)。換言之，保護(hù)電路110進(jìn)行與在電源線VDD和nMOS112的漏極之間連接有由pMOS111的導(dǎo)通電阻確定電阻值的電阻元件的電路同樣的動作。
這里，pMOS111的導(dǎo)通電阻可通過控制其柵極長及柵極寬而任意設(shè)定。即，本實施例的保護(hù)電路110中，通過控制pMOS111的柵極長及柵極寬，可將pMOS111的導(dǎo)通電阻設(shè)定成期望值。因而，可實現(xiàn)容易引入輸入電源線VDD的正極性的浪涌電流和防止實際工作時的噪聲引起的破壞的保護(hù)電路110及包含它的半導(dǎo)體裝置100。
●●輸入負(fù)極性的浪涌電流的場合接著，說明負(fù)極性的浪涌電流輸入電源線VDD的場合的保護(hù)電路110的動作。圖6是負(fù)極性的浪涌電流流入本實施例的半導(dǎo)體裝置100時保護(hù)電路110的動作說明圖。另外，圖6中，(a)是保護(hù)電路110中的pMOS111和nMOS112的概略層結(jié)構(gòu)的截面圖，(b)是負(fù)極性的浪涌電流流入半導(dǎo)體裝置100的場合的保護(hù)電路110的電流電壓特性(I-V特性)曲線圖。另外，圖6(a)中，箭頭表示負(fù)極性的浪涌電流輸入時電流的流向。
pMOS111的概略層結(jié)構(gòu)和nMOS112的概略層結(jié)構(gòu)與用上述中圖5(a)說明的構(gòu)造相同，這里省略說明。
另外，負(fù)極性的浪涌電流輸入電源線VDD時，如圖6(a)所示，對以p型漏極23為陽極、n型阱區(qū)域26為陰極的PN結(jié)二極管27的電流的流動，pMOS111在正向上進(jìn)行寄生動作。同樣，對以p型基板1為陽極、n型漏極13為陰極的PN結(jié)二極管17的電流的流動，nMOS112在正向上進(jìn)行寄生動作(參照圖6(a))。從而，pMOS111及nMOS112的特性曲線F2及D2分別如圖6(b)所示，成為正向的PN結(jié)二極管的特性曲線。
這樣，本實施例的保護(hù)電路110，負(fù)極性的浪涌電流輸入電源線VDD的場合，成為與將以上的正向的PN結(jié)二極管17及27在接地線GND和電源線VDD之間串聯(lián)的電路結(jié)構(gòu)等價。從而，保護(hù)電路110的特性曲線G2如圖6(b)所示，成為在nMOS112的特性曲線D2中的電壓分量(橫軸)上加上pMOS111的特性曲線F2中的電壓分量(橫軸)。從而，如圖6(b)中的距離X3及X4所示，采用相同電流ID的場合，輔助線Y-Y上的點到nMOS112的特性曲線D2的距離和pMOS111的特性曲線F2上的點到保護(hù)電路110的特性曲線G2的距離相等。
其結(jié)果，本實施例的保護(hù)電路110中，負(fù)極性的浪涌電流輸入電源線VDD的場合，各個陽極(漏極23或p型基板1)和各個陰極(阱區(qū)域26或漏極13)之間施加的電位差V立即達(dá)到PN結(jié)的正向電壓Vf，從而，負(fù)極性的浪涌電流經(jīng)由pMOS111及nMOS112向接地線GND立即放出。另外，例如p型基板1為硅基板時，PN結(jié)的正向電壓Vf為約0.6V。
●效果這里，為了更明確說明本實施例的效果，舉出圖7所示的比較例1。如圖7所示，本比較例的半導(dǎo)體裝置800具有將保護(hù)電路810和內(nèi)部電路120和寄生二極管130在電源線VDD和接地線GND之間并聯(lián)的結(jié)構(gòu)。
保護(hù)電路810具有在電源線VDD和接地線GND之間連接的nMOS112和在nMOS112的漏極D和電源線VDD之間連接的電阻811。nMOS112與實施例1的nMOS112同樣，柵極G和源極S和背柵極B分別與接地線GND連接。從而，nMOS112在半導(dǎo)體裝置800的通常工作時，成為常時截止的狀態(tài)。
另外，內(nèi)部電路120及寄生二極管130與實施例1(參照圖4)同樣，這里省略說明。
這樣，本比較例的半導(dǎo)體裝置800中，將電阻811和通常工作時中常時截止?fàn)顟B(tài)的nMOS112串聯(lián)的保護(hù)電路810具有在電源線VDD和接地線GND之間并聯(lián)內(nèi)部電路120及其寄生二極管130的結(jié)構(gòu)。換言之，具有將圖4所示保護(hù)電路110中的pMOS111置換成電阻811的電路結(jié)構(gòu)。
如上所述，本比較例的保護(hù)電路810具有將圖4所示保護(hù)電路110中的pMOS111置換成電阻811的電路結(jié)構(gòu)。從而，正極性的浪涌電流輸入電源線VDD的場合及工作時發(fā)生噪聲的場合的保護(hù)電路810的動作，與令電阻811的電阻值與pMOS111的導(dǎo)通電阻的電阻值相同的場合的保護(hù)電路110的動作大致相同。即，電阻811的特性用具有與圖5(b)中的直線F1′的斜率相同斜率的直線表示。從而，保護(hù)電路810的特性曲線如圖5(b)所示，成為在nMOS112的特性曲線D1中的電壓分量(橫軸)上加上電阻811的特性(直線F1′)中的電壓分量(橫軸)。這與實施例1的保護(hù)電路110的特性(特性曲線G1)大致相同。
另一方面，負(fù)極性的浪涌電流輸入電源線VDD的場合的保護(hù)電路810的動作，成為將保護(hù)電路110中的pMOS111中寄生的PN結(jié)二極管27置換成電阻811的場合的動作。如上所述，電阻811的特性成為與直線F1′(參照圖5(b))平行的直線F2′(參照圖6(b))，因此負(fù)極性的浪涌電流輸入電源線VDD的場合的保護(hù)電路810的特性曲線E2如圖6(b)所示，成為在nMOS112的特性曲線D2中的電壓分量(橫軸)上加上電阻811的特性(直線F2′)中的電壓分量(橫軸)。
這里，比較圖6(b)中的保護(hù)電路110的特性曲線G2和保護(hù)電路810的特性曲線E2可明白，本實施例的保護(hù)電路110在大部分的范圍中，相對于同一電位差V，流動的電流I比比較例1的保護(hù)電路810大。即，改善了保護(hù)電路110的浪涌電流的流動的容易度。另外，此時電阻811的電阻值與pMOS111的導(dǎo)通電阻的電阻值相同。
這樣，本實施例的保護(hù)電路110與比較例1的保護(hù)電路810比較，不損害正極性的浪涌電流及工作時產(chǎn)生的噪聲引起的浪涌電流的流動容易度，改善了負(fù)極性的浪涌電流的流動容易度。即，比較例1的保護(hù)電路810中，由于與PN結(jié)二極管17串聯(lián)地附加電流限制用的電阻811，因此犧牲了對本來不必要限制電流的負(fù)極的浪涌電流的保護(hù)功能，而本實施例的保護(hù)電路110中，nMOS112和pMOS112分別作為正向的PN結(jié)二極管17、27動作，因此可維持良好的保護(hù)功能。
另外，本實施例的保護(hù)電路110與僅由GGNMOS構(gòu)成的場合比較，由于設(shè)置在工作時噪聲發(fā)生時起負(fù)載電阻功能的pMOS111nMOS112和電源線VDD之間，可防止噪聲發(fā)生時非常大的浪涌電流流向nMOS112。其結(jié)果，可避免噪聲引起的浪涌電流導(dǎo)致芯片內(nèi)部的永久破壞。
順便說一下，本實施例的保護(hù)電路110在某前提下可發(fā)揮比比較例1的保護(hù)電路810更好的效果。即，與比較例1的電阻811相比，通過將pMOS112所承受的保護(hù)電阻效果設(shè)定成較小的值，可改善對正極性的浪涌電流及工作時產(chǎn)生的噪聲引起的浪涌電流的流動的容易度。換言之，設(shè)定成使pMOS111的導(dǎo)通電阻的特性的斜率比電阻811的特性的斜率陡，且實際工作時即使寄生雙極晶體管pt導(dǎo)通也具有不會導(dǎo)致破壞程度的電阻值(斜率的平緩度)，從而在維持浪涌電流的引入容易度的同時，可防止實際工作時噪聲引起的破壞。pMOS111的導(dǎo)通電阻可由其柵極長及柵極寬調(diào)節(jié)，因此可不必通過制造工序的變更來實現(xiàn)。
如上所述，本實施例的具有保護(hù)電路110的半導(dǎo)體裝置100具備電源線VDD及接地線GND；與接地線GND電氣連接的nMOS112；在電源線VDD和nMOS112之間連接、當(dāng)電源線VDD和接地線GND之間施加工作用的偏置電壓時，即在電源線VDD施加工作電壓時，使電源線VDD和nMOS112的電氣連接導(dǎo)通的pMOS111。
該結(jié)構(gòu)中，在電源線VDD和接地線GND之間施加工作用的偏置電壓時，即半導(dǎo)體裝置100為激活狀態(tài)(工作時)的場合，使電源線VDD和nMOS112之間導(dǎo)通的pMOS111在半導(dǎo)體裝置100工作時，起電阻元件的作用，以限制在電源線VDD和接地線GND之間經(jīng)由nMOS112及pMOS111流動的電流。從而，通過起電阻元件作用的pMOS111可限制半導(dǎo)體裝置100工作時產(chǎn)生的噪聲引起的浪涌電流。另外，此時的電阻值由pMOS111的導(dǎo)通電阻確定。從而，通過控制該導(dǎo)通電阻，可防止工作時產(chǎn)生的噪聲引起的瞬態(tài)電流流向nMOS112及pMOS111，可避免由此產(chǎn)生的永久破壞。即，通過設(shè)置半導(dǎo)體裝置100工作時起電阻元件作用的pMOS111，可改善對噪聲的耐受性。
另外，正極性的浪涌電流輸入電源線VDD時，pMOS111成為導(dǎo)通狀態(tài)。從而，考慮對上述噪聲的耐受性的同時，為了實現(xiàn)正極性的浪涌電流引入的容易度，通過控制pMOS111的導(dǎo)通電阻，在噪聲發(fā)生時防止瞬態(tài)電流流向nMOS112及pMOS111的同時，可維持浪涌電流引入的容易度。即，對噪聲的耐受性和對浪涌電流的耐受性可同時實現(xiàn)。
而且，例如負(fù)極性的浪涌電流輸入電源線VDD時，nMOS112及pMOS111都起對電流的流向為正向連接的PN結(jié)二極管17、27的作用。因而，例如，與在nMOS112和電源線VDD之間只是設(shè)置電阻元件的場合(參照比較例1)比較，可容易實現(xiàn)負(fù)極性的浪涌電流引入的容易度。即，可改善半導(dǎo)體裝置100對負(fù)極性的浪涌電流的耐受性。
另外，為了達(dá)到上述的效果，本實施例的nMOS112也可構(gòu)成為例如包含與接地線GND連接的源極S、漏極D、與接地線GND連接的柵極G。另外，為了達(dá)到上述效果的pMOS111構(gòu)成為例如包含與nMOS112的漏極D連接的漏極D、與電源線VDD連接的源極S、與接地線GND連接的柵極G。

接著，參照圖面詳細(xì)說明本發(fā)明實施例2。另外，以下的說明中，與實施例1同樣的結(jié)構(gòu)附上同一符號，省略詳細(xì)的說明。另外，未特別說明的結(jié)構(gòu)與實施例1相同。
另外，本實施例與實施例1同樣，是用高耐壓工藝制造的半導(dǎo)體裝置，以10幾伏到幾十左右或更高的工作電壓驅(qū)動的半導(dǎo)體裝置為例進(jìn)行了說明。但是，本發(fā)明不限于此，例如也適用于3.3V到5.5V左右的通常工作電壓或更低的工作電壓驅(qū)動的半導(dǎo)體裝置。
圖8是本實施例的半導(dǎo)體裝置200的概略結(jié)構(gòu)的電路圖。如圖8所示，本實施例的半導(dǎo)體裝置200在與實施例1的半導(dǎo)體裝置100(參照圖4)同樣的結(jié)構(gòu)中，在pMOS111的柵極G和接地線GND之間追加電阻(電阻元件)113。即，本實施例的保護(hù)電路210具有在電源線VDD和接地線GND之間串聯(lián)的pMOS111及nMOS112，在pMOS111的柵極G附加電阻113。
這樣，本實施例的保護(hù)電路210中，在pMOS111的柵極G附加電阻113，以防止對其施加過度的電壓。即，pMOS111的柵極G施加的電壓根據(jù)電阻113及其周邊的寄生電容形成的時間常數(shù)遲延，因此，正極性的浪涌電流輸入電源線VDD時可避免施加瞬間非常大的電壓。從而，可以可靠地防止pMOS111的柵極G和接地線GND之間發(fā)生的過度電壓破壞介于構(gòu)成pMOS111的柵電極22和源極24之間的薄的柵絕緣膜21。
另外，其他結(jié)構(gòu)及動作與實施例1同樣，這里省略詳細(xì)的說明。
●效果如上所述，本實施例的具有保護(hù)電路210的半導(dǎo)體裝置200除了實施例1的半導(dǎo)體裝置100的結(jié)構(gòu)，還具有在pMOS111的柵極G和接地線GND之間連接的電阻113。
通過具備這樣的結(jié)構(gòu)，本實施例的半導(dǎo)體裝置200除了實施例1的效果，還可可靠地防止pMOS111的柵極G和接地線GND之間發(fā)生的過度電壓破壞介于構(gòu)成pMOS111的柵電極22和源極24之間的薄的柵絕緣膜21。
接著，參照圖面詳細(xì)說明本發(fā)明實施例3。另外，以下的說明中，與實施例1或?qū)嵤├?同樣的結(jié)構(gòu)附上同一符號，省略詳細(xì)的說明。另外，未特別說明的結(jié)構(gòu)與實施例1或?qū)嵤├?相同。
另外，本實施例與實施例1和實施例2同樣，是用高耐壓工藝制造的半導(dǎo)體裝置，以10幾伏到幾十左右或更高的工作電壓驅(qū)動的半導(dǎo)體裝置為例進(jìn)行了說明。但是，本發(fā)明不限于此，例如也適用于3.3V到5.5V左右的通常工作電壓或更低的工作電壓驅(qū)動的半導(dǎo)體裝置。
圖9是本實施例的半導(dǎo)體裝置300的概略結(jié)構(gòu)的電路圖。如圖9所示，本實施例的半導(dǎo)體裝置300是在與實施例1的半導(dǎo)體裝置100(參照圖4)同樣的結(jié)構(gòu)中，將pMOS111的柵極G和pMOS111的漏極D一起與nMOS112的漏極D連接而構(gòu)成。即，本實施例的保護(hù)電路310中，構(gòu)成為在pMOS111的柵極G施加nMOS112的漏極電壓。
這樣，本實施例的保護(hù)電路310中，pMOS111的柵極G和其漏極D一起與nMOS112的漏極D連接。即，pMOS111的柵極G經(jīng)由nMOS112與接地線GND連接。從而，正極性的浪涌電流輸入電源線VDD時的pMOS111的柵極電位，比接地線GND的電位高出nMOS112的導(dǎo)通電阻的量。但是，作為pMOS111的保護(hù)電阻的作用由于利用其非飽和區(qū)域的電阻分量，因此幾乎沒有受到柵極電位的影響。即，pMOS111的柵極電位的上升幾乎不影響其動作。同樣，作為防止實際工作時的噪聲引起的破壞的限制電阻的作用也幾乎不變。
另外，正極性的浪涌電流輸入電源線VDD的場合及工作時噪聲發(fā)生的場合，介于pMOS111的柵電極22(柵極G)和源極24(源極S)之間的薄的柵絕緣膜21被施加過度電壓是因為，nMOS112的寄生雙極晶體管pt產(chǎn)生擊穿，浪涌電流通過pMOS111和nMOS112兩者流出。另外，浪涌電流流出前的狀態(tài)中，pMOS111的源極24(源極S)和柵電極22(柵極G)及漏極23(漏極D)經(jīng)由阱區(qū)域26與PN結(jié)的電容連接，因此實質(zhì)上成為同電位。另外，即使浪涌電流流出后，也僅僅是在nMOS112的導(dǎo)通電阻不介于pMOS111的漏極D和柵極G之間的部分，pMOS111的柵極·漏極間的電位差難以產(chǎn)生，因此可進(jìn)一步可靠地防止介于柵電極22(柵極G)和源極24(源極S)之間的薄的柵絕緣膜21的破壞。
另外，對于負(fù)極性的浪涌電流，PN結(jié)二極管27的正向特性與原來一樣不受pMOS111的柵極電位的影響，因此與實施例1或?qū)嵤├?同等。
另外，其他結(jié)構(gòu)及動作與實施例1同樣，這里省略詳細(xì)的說明。
●效果如上所述，本實施例的具有保護(hù)電路310的半導(dǎo)體裝置300是在實施例1的半導(dǎo)體裝置100的結(jié)構(gòu)中，將pMOS111的柵極G與pMOS111的漏極D連接而構(gòu)成。
通過具有這樣的結(jié)構(gòu)，本實施例的半導(dǎo)體裝置300除了實施例1的效果外，當(dāng)正極性的浪涌電流施加到電源線VDD時，還可以更可靠地防止接地線GND和pMOS111的柵極G之間發(fā)生的過度電壓施加到介于柵電極22(柵極G)和源極24(源極S)之間的薄的柵絕緣膜21。
接著，參照圖面詳細(xì)說明本發(fā)明實施例4。另外，以下的說明中，與實施例1到實施例3同樣的結(jié)構(gòu)附上同一符號，省略詳細(xì)的說明。另外，未特別說明的結(jié)構(gòu)與實施例1到實施例3相同。
另外，本實施例與實施例1到實施例3同樣，是用高耐壓工藝制造的半導(dǎo)體裝置，以10幾伏到幾十左右或更高的工作電壓驅(qū)動的半導(dǎo)體裝置為例進(jìn)行了說明。但是，本發(fā)明不限于此，例如也適用于3.3V到5.5V左右的通常工作電壓或更低的工作電壓驅(qū)動的半導(dǎo)體裝置。
圖10是本實施例的半導(dǎo)體裝置400的概略結(jié)構(gòu)的電路圖。如圖10所示，本實施例的半導(dǎo)體裝置400是在與實施例1的半導(dǎo)體裝置100(參照圖4)同樣的結(jié)構(gòu)中，pMOS111的柵極G與內(nèi)部電路120連接。即，本實施例的保護(hù)電路410中，pMOS111的導(dǎo)通/截止由來自內(nèi)部電路120的控制電壓控制。
內(nèi)部電路120在其激活時生成令pMOS111為截止?fàn)顟B(tài)的控制電壓，將該控制電壓供給pMOS111的柵極G。這樣，本實施例的保護(hù)電路410構(gòu)成為，通過從內(nèi)部電路120向pMOS111的柵極G供給控制電壓，使實際工作時pMOS111成為截止?fàn)顟B(tài)。另外，在非工作時(非激活狀態(tài)時)，保護(hù)電路410構(gòu)成為，pMOS111的柵極G經(jīng)由內(nèi)部電路120與接地線GND連接。
這里，浪涌電流形成的破壞成為問題是在電源線VDD和接地線GND之間未施加工作電壓的狀態(tài)，即半導(dǎo)體裝置400(但是，也包含上述各實施例的半導(dǎo)體裝置100～300)為非激活狀態(tài)時。另一方面，噪聲引起的破壞成為問題是在半導(dǎo)體裝置100為激活狀態(tài)時。半導(dǎo)體裝置400(但是，也包含上述各實施例的半導(dǎo)體裝置100～300)為非激活狀態(tài)時，pMOS111的柵極G的電位未固定。因而，正極性的浪涌電流輸入電源線VDD時，成為pMOS111的柵極G被施加相對的Low電平(例如接地電位)的電壓的狀態(tài)。即，pMOS111成為導(dǎo)通的狀態(tài)。此時的動作與實施例1中對正極性的浪涌電流的保護(hù)功能相同。
另一方面，噪聲引起的破壞成為問題是在半導(dǎo)體裝置400(但是，也包含上述各實施例的半導(dǎo)體裝置100～300)為激活狀態(tài)時。該狀態(tài)中，由于從內(nèi)部電路120向柵極供給High電平(例如電源電壓)的信號，pMOS111成為截止?fàn)顟B(tài)。即，實際工作時，可將電流限制電阻設(shè)定成無限大。
另外，與實施例1及2同樣，對于負(fù)極性的浪涌電流，PN結(jié)二極管27的正向特性與原來一樣不受pMOS111的柵極電位的影響，因此與實施例1或?qū)嵤├?同等。另外，其他結(jié)構(gòu)及動作與實施例1同樣，這里省略詳細(xì)的說明。
●效果如上所述，本實施例的具有保護(hù)電路410的半導(dǎo)體裝置400具備電源線VDD及接地線GND；與接地線GND電氣連接的nMOS112；在電源線VDD和接地線GND之間連接的內(nèi)部電路120；在電源線VDD和nMOS112之間連接、從內(nèi)部電路120向柵極G供給控制電壓的場合，切斷電源線VDD和nMOS112的電氣連接的pMOS111。
在電源線VDD和接地線GND之間施加工作用的偏置電壓的場合，即半導(dǎo)體裝置400為激活狀態(tài)(工作時)的場合，電源線VDD和nMOS112之間通過用pMOS111切斷，可防止半導(dǎo)體裝置400的工作時產(chǎn)生的噪聲引起的浪涌電流流向nMOS112及pMOS111。即，通過設(shè)置在半導(dǎo)體裝置400工作時可防止噪聲引起的浪涌電流流向自身及nMOS112的pMOS111，可改善對噪聲的耐受性。
另外，例如通過將pMOS111的柵極G經(jīng)由內(nèi)部電路120與接地線GND連接，例如正極性的浪涌電流輸入電源線VDD時，可使pMOS111成為導(dǎo)通狀態(tài)。從而，為了實現(xiàn)正極性的浪涌電流引入的容易度，通過控制pMOS111的導(dǎo)通電阻可維持浪涌電流引入的容易度。
另外，例如負(fù)極性的浪涌電流輸入電源線VDD時，相對于電流的流向，nMOS112及pMOS111都起正向連接的PN結(jié)二極管17、27的作用。因而，例如與在nMOS112和電源線VDD之間只設(shè)置電阻元件的場合(參照基于實施例1的比較例1)比較，容易實現(xiàn)負(fù)極性的浪涌電流引入的容易度。即，可改善半導(dǎo)體裝置400對負(fù)極性的浪涌電流的耐受性。
這樣，根據(jù)本實施例，對噪聲的耐受性和對浪涌電流的耐受性可同時實現(xiàn)。
另外，上述實施例1到實施例4只是本發(fā)明的實施例，本發(fā)明不限于這些，這些實施例的各種各樣的變形處于本發(fā)明的范圍內(nèi)，而且從上述可以明白在本發(fā)明的范圍內(nèi)還可有其他的實施例。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備第1線及第2線；與上述第2線電氣連接的第1晶體管；在上述第1線和上述第1晶體管之間連接，當(dāng)上述第1線和上述第2線之間施加工作用的偏置電壓時，使該第1線與該第1晶體管的電氣連接導(dǎo)通的第2晶體管。
2.權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第1晶體管包含與上述第2線連接的第1端子、第2端子、與上述第2線連接的第1控制端子，上述第2晶體管包含與上述第2端子連接的第3端子、與上述第1線連接的第4端子、與上述第2線連接的第2控制端子。
3.權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，還具備在上述第2晶體管的上述第2控制端子和上述第2線之間連接的電阻元件。
4.權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第1晶體管包含與上述第2線連接的第1端子、第2端子、與上述第2線連接的第1控制端子，上述第2晶體管包含與上述第2端子連接的第3端子、與上述第1線連接的第4端子、與上述第2端子連接的第2控制端子。
5.一種半導(dǎo)體裝置，其特征在于，具備第1線及第2線；與上述第2線電氣連接的第1晶體管；在上述第1線和上述第2線之間連接的內(nèi)部電路；在上述第1線和上述第1晶體管之間連接，當(dāng)從上述內(nèi)部電路供給控制電壓時切斷上述第1線與上述第1晶體管的電氣連接的第2晶體管。
6.權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，上述第1晶體管包含與上述第2線連接的第1端子、第2端子、與上述第2線連接的第1控制端子，上述第2晶體管包含與上述第2端子連接的第3端子、與上述第1線連接的第4端子、與上述內(nèi)部電路連接的第2控制端子。
7.權(quán)利要求1到6的任一項所述的半導(dǎo)體裝置，其特征在于，上述第1線是電源線，上述第2線是接地線，上述第1晶體管是n型晶體管，上述第2晶體管是p型晶體管。
全文摘要
本發(fā)明提供可同時實現(xiàn)對噪聲的耐受性和對浪涌電流的耐受性的半導(dǎo)體裝置。半導(dǎo)體裝置(100)中的保護(hù)電路(110)具備與接地線GND電氣連接的nMOS(112)；在電源線VDD和nMOS(112)之間連接、當(dāng)電源線VDD和接地線GND之間產(chǎn)生規(guī)定的偏置電壓時，即電源線VDD被施加工作電壓時，使電源線VDD和nMOS(112)的電氣連接導(dǎo)通的pMOS(111)。
文檔編號H01L27/02GK1933155SQ200610153720
公開日2007年3月21日 申請日期2006年9月8日 優(yōu)先權(quán)日2005年9月13日
發(fā)明者加藤且宏, 市川憲治, 永山淳 申請人:沖電氣工業(yè)株式會社