專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件。更具體地，本發(fā)明涉及能夠提高成品率的制造半導(dǎo)體器件的方法。
背景技術(shù)：
為了制造半導(dǎo)體器件，通過BEOL(后段)工藝形成包含F(xiàn)SG(氟硅玻璃)的金屬間介電層，然后在金屬間介電層上形成包含銅(Cu)的金屬互連。在這樣的半導(dǎo)體器件中，采用鑲嵌(damascene)工藝取代使用減去法(subtractive scheme)的金屬化工藝，以形成包括鋁(Al)的金屬互連。從而，明顯改變了BEOL工藝的工藝條件，但是工藝條件還沒有達(dá)到最佳化。
由于工藝條件未達(dá)到最佳化，所以半導(dǎo)體器件的成品率顯著降低。

發(fā)明內(nèi)容
因此，本發(fā)明旨在提供一種制造半導(dǎo)體器件的方法，該方法基本上解決了由于相關(guān)技術(shù)的限制或缺點(diǎn)而產(chǎn)生的一個(gè)或多個(gè)問題。
本發(fā)明的目的是提供一種制造半導(dǎo)體器件的方法，該方法通過消除導(dǎo)致成品率降低的因素來確保優(yōu)化的工藝條件，從而能夠提高半導(dǎo)體器件的成品率。
本發(fā)明的另外的優(yōu)點(diǎn)、目的及特征的一部分將在下面的描述中提出，且一部分對于本領(lǐng)域普通技術(shù)人員來說，在研究下文時(shí)即變得顯而易見，或通過實(shí)施本發(fā)明而得以知曉。本發(fā)明的目的和其它優(yōu)點(diǎn)可通過本申請的文字描述和權(quán)利要求以及附圖所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和取得。
根據(jù)本發(fā)明的第一實(shí)施例，提供一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成絕緣層；通過選擇性蝕刻該絕緣層形成多個(gè)溝槽；以及在每個(gè)溝槽中形成金屬互連，其中位于相鄰溝槽之間的絕緣層的寬度范圍為0.185μm至0.225μm。
根據(jù)本發(fā)明的第二實(shí)施例，提供一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成第一絕緣層和第二絕緣層；通過選擇性蝕刻該第一絕緣層和該第二絕緣層形成多個(gè)通孔；通過選擇性蝕刻該第二絕緣層形成多個(gè)溝槽，并且使這些溝槽與通孔相通；以及在溝槽和通孔中形成金屬互連，其中位于相鄰溝槽之間的絕緣層的寬度范圍為0.185μm至0.225μm。
根據(jù)本發(fā)明的第三實(shí)施例，提供一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成絕緣層；通過選擇性蝕刻該絕緣層形成多個(gè)溝槽；以及在每個(gè)溝槽中形成金屬互連，其中溝槽與位于相鄰溝槽之間的絕緣層的寬度比的范圍為0.45至0.55。
根據(jù)本發(fā)明的第四實(shí)施例，提供一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成第一絕緣層和第二絕緣層；通過選擇性蝕刻該第一絕緣層和該第二絕緣層形成多個(gè)通孔；通過選擇性蝕刻該第二絕緣層形成多個(gè)溝槽，并使這些溝槽與通孔相通；以及在通孔和溝槽中形成金屬互連，其中溝槽與位于相鄰溝槽之間的絕緣層的寬度比的范圍為0.45至0.55。
應(yīng)理解，本發(fā)明上面的概括描述和下面的詳細(xì)描述均是示范性和說明性的，其目的是提供對所要求保護(hù)的本發(fā)明的進(jìn)一步解釋。


附圖包含在申請文件中并構(gòu)成申請文件的一部分，用以提供對本發(fā)明的進(jìn)一步理解，附圖示出本發(fā)明的實(shí)施例，并與說明書一起用于解釋本發(fā)明的原理。
圖1為示出0.13μm的FCT成品率的曲線圖；圖2為示出在顯示槽相互關(guān)系(slot dependency)的代表性批(lot)中每個(gè)晶片槽(slot)對應(yīng)的成品率的曲線圖。
圖3為示出按照加工順序的晶片的平均成品率的曲線圖；圖4為示出晶片的各芯片位置映射的示圖；圖5為示出未呈現(xiàn)槽相互關(guān)系的多個(gè)批的失效率的曲線圖；圖6為示出呈現(xiàn)槽相互關(guān)系的多個(gè)批的失效率的曲線圖；
圖7為用于解釋“硅化物上的接觸未開口(CS(contact on silicide)notopen)”型1位(bit)失效的FIB(聚焦離子束)圖形；圖8為用于解釋由橋型缺陷(bridge defect)導(dǎo)致銅互連之間短路的示圖；圖9為傳統(tǒng)單元空間(cell space)與根據(jù)本發(fā)明的單元空間進(jìn)行比較的示圖；圖10為用于解釋柵欄(fence)的示圖；圖11為用于解釋與CHF3的量有關(guān)的鋸齒現(xiàn)象的示圖；圖12為用于解釋與加工時(shí)間有關(guān)的鋸齒現(xiàn)象的示圖；以及圖13為當(dāng)應(yīng)用根據(jù)本發(fā)明的方法時(shí)對15批的SRAM成品率監(jiān)測結(jié)果的曲線圖。
具體實(shí)施例方式
以下參照附圖詳細(xì)描述本發(fā)明的示例性實(shí)施例。
首先，通過各種試驗(yàn)確定導(dǎo)致成品率降低的因素。
用于分析和監(jiān)測成品率以及在為提高成品率而進(jìn)行的分離式試驗(yàn)(splittest)中使用的半導(dǎo)體器件包括中心區(qū)和輸入/輸出(I/O)區(qū)，該中心區(qū)具有用大約1.2V驅(qū)動電壓工作的晶體管，該輸入/輸出(I/O)區(qū)具有用大約3.3V驅(qū)動電壓工作的晶體管。這些晶體管具有STI(淺溝槽隔離)結(jié)構(gòu)。
這些晶體管可具有硅化鈷(Co的硅化物)、包括FSG的IMD(金屬間介電)層以及Cu互連?？赏ㄟ^鑲嵌工藝以多層結(jié)構(gòu)的形式制備Cu互連。
半導(dǎo)體器件的成品率可用SRAM塊的成品率來表示。這是因?yàn)镾RAM區(qū)嚴(yán)格按照設(shè)計(jì)規(guī)則設(shè)計(jì)。因此，本發(fā)明中所說的成品率可指SRAM的成品率。另外，根據(jù)本發(fā)明，一個(gè)GL13標(biāo)線片(reticle)包括四個(gè)4M SRAM的成品監(jiān)測塊R2至R5。這些塊具有相同的面積。
按照下面的兩個(gè)步驟執(zhí)行用于確定降低成品率因素的試驗(yàn)。
第一步驟是精確檢查成品率等級并找到降低成品率的因素，以定量地標(biāo)準(zhǔn)化這些因素。
第二步驟是排除降低成品率的因素并提供用于提高成品率的解決方案。
圖1為示出半導(dǎo)體器件成品率的曲線圖。
為了分析SRAM成品率的等級并定量地檢測降低成品率的因素，在圖1中示出對于13批的監(jiān)測結(jié)果。
如圖1所示，13批的平均成品率為47.1％，表明這些批作為整體表現(xiàn)出相對低的成品率。在表現(xiàn)出最高成品率的K批和表現(xiàn)出最低成品率的C批之間的成品率差值為39.2％，表明獲得的成品率不穩(wěn)定。
已經(jīng)檢查了每批中晶片的成品率。結(jié)果，在13批中有9批(E批至M批，除了A批至D批之外)表明晶片的加工順序與槽相互關(guān)系(以下稱為S/D)有關(guān)。
圖2為示出在顯示槽相互關(guān)系的代表性的批中每個(gè)晶片位置(slot)的成品率(參照上面修改)的曲線圖。第五批(E批)被選擇作為代表性的批。如圖2所示，成品率從第一晶片到最后晶片逐漸提高。
對示出S/D的批執(zhí)行三種類型的分析。第一種類型的分析是通過按晶片的順序累積成品率數(shù)據(jù)，從而以平均值和標(biāo)準(zhǔn)偏差的形式定量地標(biāo)準(zhǔn)化S/D。第二種類型的分析是檢查在每個(gè)批中第一晶片和最后晶片之間的失效模式的差別。第三種類型的分析是根據(jù)晶片中芯片的位置來定量地標(biāo)準(zhǔn)化失效率，以檢查晶片的每個(gè)特定區(qū)域中成品率的明顯差別。
圖3為示出以根據(jù)第一種類型的分析而執(zhí)行的加工順序，晶片的平均成品率的曲線圖。在圖3中，x軸表示按照加工順序的晶片，其中晶片配置在由圖9中使用的9批(E批至M批)中的每一批中。標(biāo)號#01至#15表示晶片，其中具有較低標(biāo)號的晶片要比具有較高標(biāo)號的晶片先經(jīng)過每一單元加工。另外，y軸表示平均成品率，其通過考慮4M SRAM(R2至R5)的監(jiān)測結(jié)果而獲得。
如圖3所示，第一晶片#01和最后晶片#15之間的成品率的差值大約為34％。這意味著在一批中配置的晶片依據(jù)加工順序表現(xiàn)出很大的S/D差。
當(dāng)通過使用統(tǒng)計(jì)程序根據(jù)皮爾森關(guān)系系數(shù)檢驗(yàn)這種情況時(shí)，r值為0.808，p值為0.000，這表明在晶片的加工順序和S/D之間存在強(qiáng)的正關(guān)系。因此，能確定S/D是降低成品率的因素。
按照第二種類型的分析，分析第一晶片和最后晶片之間的失效模式差別和失效數(shù)。如表1所示，顯示S/D的批的主要失效模式可能包括部分失效、一位(1bit)失效和列二位(col2bit)失效。在一位失效的情況下，第一晶片和最后晶片之間的失效數(shù)的差異不大，但是一位失效可能對半導(dǎo)體器件的成品率產(chǎn)生壞的影響。因此，為了提高半導(dǎo)體器件的成品率，需要降低與用于半導(dǎo)體器件的BEOL工藝有關(guān)的部分失效和列二位失效以及與用于半導(dǎo)體器件的FEOL(前段)工藝有關(guān)的一位失效。當(dāng)在BEOL金屬互連中出現(xiàn)橋式缺陷(bridge type defect)時(shí)，主要發(fā)現(xiàn)部分失效以及列失效(column failure)。此外，當(dāng)出現(xiàn)微橋式缺陷和接觸開口缺陷時(shí)，主要發(fā)現(xiàn)列二位失效。
表1 按照第三種類型的分析，根據(jù)晶片中芯片的位置定量地標(biāo)準(zhǔn)化失效率，并檢查晶片的每個(gè)特定區(qū)域中成品率的明顯差別。
圖4為示出晶片的芯片位置映射的示圖。對于在晶片上形成的每個(gè)芯片分配數(shù)字。具有較高數(shù)值的芯片被定位在晶片的外圍區(qū)。
圖5為示出不表現(xiàn)槽相互關(guān)系的批的失效率的曲線圖。
在圖5中，在不表現(xiàn)S/D的批中晶片的中心區(qū)和外圍區(qū)之間沒有具體的明顯差別。
圖6為示出表現(xiàn)S/D的批的失效率的曲線圖。
根據(jù)皮爾森關(guān)系系數(shù)(該系數(shù)是通過使用統(tǒng)計(jì)程序根據(jù)圖6中示出的數(shù)據(jù)獲得的)，r值為0.576，p值為0.001，這表明在失效率和芯片位置之間存在負(fù)關(guān)聯(lián)。即，晶片的中心區(qū)具有較高的失效率。因此，應(yīng)理解，在晶片半導(dǎo)體器件的S/D和晶片中心區(qū)的較高失效率之間有很大的關(guān)聯(lián)。換句話說，如果批表現(xiàn)S/D，則在晶片的中心區(qū)出現(xiàn)較高的失效率。
因此，由于S/D與SRAM的成品率具有很大的關(guān)系，所以通過降低晶片中心區(qū)的失效率能夠降低S/D，其對晶片的成品率直接產(chǎn)生影響。
本發(fā)明已經(jīng)揭示提供一種使得三種主要失效模式(部分失效、一位失效和列二位失效)最小化的方法。即，為了提高SRAM的成品率，本發(fā)明降低晶片中心區(qū)的失效率，從而降低部分失效、一位失效和列二位失效。
具體地，由于用于在BEOL工藝中降低一位失效的處理事項(xiàng)以不同的方式應(yīng)用于多批(用以監(jiān)測成品率的批)，因此可應(yīng)用附加的處理事項(xiàng)作為上述處理事項(xiàng)的延伸。
即，為了降低BEOL工藝中的部分失效(或列失效)和列二位失效，通過使用PCM映射(map)數(shù)據(jù)來首先分析晶片中心區(qū)和外圍區(qū)之間的電參數(shù)的明顯差別。如上所述，由于一位失效對晶片的映射趨向(map tendency)幾乎不產(chǎn)生影響，因此關(guān)鍵點(diǎn)是通過失效分析來確定當(dāng)前的情況，并通過應(yīng)用分離式處理事項(xiàng)來降低一位失效。
圖7為用于解釋“CS未開口”型一位失效的FIB(聚焦離子束)圖形，并且表2示出已被用于降低一位失效的分離式處理事項(xiàng)。
表2


從表2中可看出，用于降低一位失效的大多數(shù)行為具有減少微粒的目的。
在圖7中，附圖標(biāo)記701至706分別代表銅互連、插塞、柵極、STI、微粒和絕緣層。
假定，由于引起如圖8中所示銅互連701短路的橋型缺陷，可能導(dǎo)致發(fā)生BEOL工藝的部分失效，該失效降低了半導(dǎo)體器件的成品率。圖8a中所示的絕緣層706的寬度(d)與圖8b中所示的絕緣層706的寬度不同。根據(jù)對用以確定銅互連701開路/短路的梳形圖案的測試結(jié)果，在圖8a和圖8b所示的銅互連701中分別發(fā)生短路。因此，能理解到與晶片的外圍區(qū)相比在晶片的中心區(qū)經(jīng)常發(fā)生銅互連701的短路故障。
本發(fā)明采用兩種方式來消除引起橋型缺陷的因素。第一種方式是將在SRAM的存儲單元區(qū)中檢測到的弱單元空間(cell space)的DICD增加10nm。第二種方式是通過調(diào)整RIE(反應(yīng)離子蝕刻)工藝的條件將鋸齒現(xiàn)象降至最輕。
在光刻(lithography)工藝中，將光刻膠涂覆在晶片上，然后通過曝光和顯影工藝在晶片上形成光刻膠圖案。DICD是指光刻膠圖案的CD(臨界尺寸)。
此外，在光刻工藝完成之后，執(zhí)行蝕刻工藝以在晶片上實(shí)現(xiàn)與光刻膠圖案一致的圖案。FICD是指在晶片上形成的圖案的CD。
單元空間的CD是指絕緣層的寬度(d)。
下面詳細(xì)描述第一種方式。
根據(jù)本發(fā)明，DICD為0.210±0.020μm，F(xiàn)ICD為0.2050±0.020μm。圖9示出在CMP(化學(xué)機(jī)械拋光)工藝完成之后，DICD調(diào)整前/后單元空間區(qū)的俯視圖，其中圖9a示出在將DICD增加之前的單元空間區(qū)，圖9b示出在將DICD增加10nm之后的單元空間區(qū)。如圖9a和圖9b所示，絕緣層的寬度隨著DICD的增加而增加。
根據(jù)上述結(jié)果，本發(fā)明能以比值表示DICD和FICD。
如果對晶片進(jìn)行光刻工藝，則在晶片上形成光刻膠圖案。因此，當(dāng)根據(jù)光刻膠圖案蝕刻絕緣層時(shí)，絕緣層的與光刻膠圖案對應(yīng)的預(yù)定部分不被蝕刻，但是絕緣層的與在光刻膠圖案之間形成的間隙(gap)對應(yīng)的預(yù)定部分被蝕刻從而形成溝槽。
在DICD情況下，間隙與光刻膠圖案的寬度比的范圍大約為0.46至0.56。
在FICD情況下，溝槽與絕緣層的寬度比的范圍大約為0.45至0.55。其中在相鄰溝槽之間對準(zhǔn)的光刻膠圖案的寬度范圍為0.19μm至0.23μm。
下面詳細(xì)描述第二種方式。
在溝槽RIE(反應(yīng)離子蝕刻)工藝之后，為了調(diào)整用于改善鋸齒現(xiàn)象的工藝條件，已經(jīng)提出了兩種方法。第一種方法是在溝槽RIE工藝期間調(diào)節(jié)聚合氣體(CHF3)的量，第二種方法是調(diào)節(jié)在溝槽RIE工藝中柵欄(fence)去除步驟的時(shí)間。
下面關(guān)于柵欄進(jìn)行詳細(xì)的描述。
圖10為用于解釋柵欄的示圖。如圖10所示，首先形成通孔圖案101以形成雙鑲嵌圖案，然后通過第一方案(first scheme)形成溝槽圖案102。如果在形成溝槽圖案102的蝕刻工藝已經(jīng)完成之后還沒有優(yōu)化工藝條件，則在柵欄103的形成中產(chǎn)生的雜質(zhì)將保留在溝槽圖案102和通孔圖案101之間的邊界上。柵欄103可能對隨后形成阻擋層和籽晶層的工藝產(chǎn)生壞的影響，從而降低銅互連的質(zhì)量。因此，為了最小化柵欄103的形成，所以執(zhí)行柵欄去除步驟。
圖11為用于解釋與CHF3的量有關(guān)的鋸齒現(xiàn)象的示圖，圖12為用于解釋與加工時(shí)間有關(guān)的鋸齒現(xiàn)象的示圖。
在圖11中，在壓強(qiáng)為150mT、溫度為400℃、Ar為200sccm、CF4為50sccm以及O2為9sccm的基本工藝條件下形成溝槽。其中優(yōu)選的是，反應(yīng)離子蝕刻工藝進(jìn)行3至5秒，CHF3氣體的流速范圍為12sccm至18sccm。圖11(a)、圖11(b)和圖11(c)分別表示CHF3為10sccm、20sccm和15sccm。
在圖12中，在壓強(qiáng)為480mT、溫度為400℃、CF4為15sccm、N2為600sccm和H2為500sccm的基本工藝條件下去除柵欄。圖12(a)、圖12(b)和圖12(c)分別表示處理時(shí)間為15秒、10秒和5秒。
如圖11(c)所示，在CHF3為15sccm的條件下幾乎不發(fā)生鋸齒現(xiàn)象。
如圖12(c)所示，當(dāng)執(zhí)行柵欄去除步驟的時(shí)間為5秒時(shí)幾乎不發(fā)生鋸齒現(xiàn)象。
圖13為示出當(dāng)應(yīng)用上述行為來提高成品率時(shí)對15批的SRAM成品率監(jiān)測結(jié)果的曲線圖。
如圖13所示，反映上述行為的15批的SRAM成品率作為整體保持在高的等級。即，當(dāng)通過優(yōu)化DICD和改善工藝條件來監(jiān)測SRAM成品率時(shí)，在15批中SRAM成品率保持在70％或更高的等級。上述監(jiān)測結(jié)果表明，在晶片的中心區(qū)和外圍區(qū)之間成品率沒有特別明顯的差別。
因此，與傳統(tǒng)技術(shù)的成品率47.1％(即，從13批批中獲得的平均的SRAM成品率)相比，根據(jù)本發(fā)明SRAM成品率提高大約26％。特別地，傳統(tǒng)技術(shù)表明在晶片的中心區(qū)成品率降低。然而，根據(jù)本發(fā)明，在晶片中心區(qū)的SRAM成品率與在晶片外圍區(qū)的SRAM成品率相似。
如上所述，本發(fā)明通過擴(kuò)大單元空間區(qū)和降低用于柵欄去除步驟的時(shí)間能夠提高半導(dǎo)體器件的成品率。
顯然，對所屬領(lǐng)域的技術(shù)人員來說能夠?qū)Ρ景l(fā)明進(jìn)行各種修改和改變。因此，本發(fā)明涵蓋落入所附權(quán)利要求和其等效范圍內(nèi)的對本發(fā)明的修改和改變。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成絕緣層；通過選擇性蝕刻該絕緣層形成多個(gè)溝槽；以及在每個(gè)溝槽中形成金屬互連，其中位于相鄰溝槽之間的絕緣層的寬度范圍為0.185μm至0.225μm。
2.如權(quán)利要求1所述的方法，其中形成溝槽的步驟包括以下子步驟在該絕緣層上形成光刻膠；使用掩模選擇性曝光該光刻膠，從而形成多個(gè)光刻膠圖案；以及通過使用所述光刻膠圖案作為蝕刻掩模來蝕刻該絕緣層，從而形成多個(gè)溝槽。
3.如權(quán)利要求2所述的方法，其中在相鄰溝槽之間對準(zhǔn)的光刻膠圖案的寬度范圍為0.19μm至0.23μm。
4.一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成第一絕緣層和第二絕緣層；通過選擇性蝕刻該第一絕緣層和該第二絕緣層形成多個(gè)通孔；通過選擇性蝕刻該第二絕緣層形成多個(gè)溝槽，并使得這些溝槽與所述通孔相通；以及在所述溝槽和通孔中形成金屬互連，其中位于相鄰溝槽之間的絕緣層的寬度范圍為0.185μm至0.225μm。
5.如權(quán)利要求4所述的方法，其中形成通孔的步驟包括以下子步驟在該第二絕緣層上形成第一光刻膠；使用第一掩模選擇性曝光該第一光刻膠，從而形成多個(gè)第一光刻膠圖案；以及通過使用該第一光刻膠圖案作為蝕刻掩模來蝕刻該第一絕緣層和該第二絕緣層，從而形成多個(gè)通孔。
6.如權(quán)利要求4所述的方法，其中形成溝槽的步驟包括以下子步驟在該第二絕緣層上形成第二光刻膠；使用第二掩模選擇性曝光該第二光刻膠，從而形成多個(gè)第二光刻膠圖案；以及通過使用所述第二光刻膠圖案作為蝕刻掩模來蝕刻該第二絕緣層，從而形成多個(gè)溝槽。
7.如權(quán)利要求6所述的方法，其中在相鄰溝槽之間對準(zhǔn)的第二光刻膠圖案的寬度范圍為0.19μm至0.23μm。
8.如權(quán)利要求4所述的方法，還包括去除在通孔與溝槽之間形成的柵欄的步驟。
9.如權(quán)利要求8所述的方法，其中通過反應(yīng)離子蝕刻工藝去除柵欄，該反應(yīng)離子蝕刻工藝使用流速范圍為12sccm至18sccm的CHF3氣體進(jìn)行3至5秒。
10.一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成絕緣層；通過選擇性蝕刻該絕緣層形成多個(gè)溝槽；以及在每個(gè)溝槽中形成金屬互連，其中溝槽與位于相鄰溝槽之間的絕緣層的寬度比范圍為0.45至0.55。
11.如權(quán)利要求10所述的方法，其中形成溝槽的步驟包括以下子步驟在該絕緣層上形成光刻膠；使用掩模選擇性曝光該光刻膠，從而形成多個(gè)光刻膠圖案；以及通過使用所述光刻膠圖案作為蝕刻掩模來蝕刻該絕緣層，從而形成多個(gè)溝槽。
12.如權(quán)利要求11所述的方法，其中在光刻膠圖案之間形成的間隙與光刻膠圖案的寬度比范圍為0.46至0.56。
13.一種制造半導(dǎo)體器件的方法，該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成第一絕緣層和第二絕緣層；通過選擇性蝕刻該第一絕緣層和該第二絕緣層形成多個(gè)通孔；通過選擇性蝕刻該第二絕緣層形成多個(gè)溝槽，并且使這些溝槽與所述通孔相通；以及在所述通孔和所述溝槽中形成金屬互連，其中溝槽與位于相鄰溝槽之間的絕緣層的寬度比范圍為0.45至0.55。
14.如權(quán)利要求13所述的方法，其中形成通孔的步驟包括以下子步驟在該第二絕緣層上形成第一光刻膠；使用第一掩模選擇性曝光該第一光刻膠，從而形成多個(gè)第一光刻膠圖案；以及通過使用該第一光刻膠圖案作為蝕刻掩模來蝕刻該第一絕緣層和該第二絕緣層，從而形成多個(gè)通孔。
15.如權(quán)利要求13所述的方法，其中形成溝槽的步驟包括以下子步驟在該第二絕緣層上形成第二光刻膠；使用第二掩模選擇性曝光該第二光刻膠，從而形成多個(gè)第二光刻膠圖案；以及通過使用該第二光刻膠圖案作為蝕刻掩模來蝕刻該第二絕緣層，從而形成多個(gè)溝槽。
16.如權(quán)利要求15所述的方法，其中在光刻膠圖案之間形成的間隙與光刻膠圖案的寬度比范圍為0.46至0.56。
17.如權(quán)利要求13所述的方法，還包括去除在通孔與溝槽之間形成的柵欄的步驟。
18.如權(quán)利要求17所述的方法，其中通過使用CHF3氣體進(jìn)行反應(yīng)離子蝕刻工藝來去除柵欄。
19.如權(quán)利要求18所述的方法，其中反應(yīng)離子蝕刻工藝進(jìn)行3至5秒。
20.如權(quán)利要求18所述的方法，其中CHF3氣體的流速范圍為12sccm至18sccm。
全文摘要
本發(fā)明公開了一種能夠提高半導(dǎo)體器件的成品率的制造半導(dǎo)體器件的方法。該方法包括以下步驟制備包含多個(gè)導(dǎo)電圖案的襯底；在該襯底上形成第一絕緣層和第二絕緣層；通過選擇性蝕刻該第一絕緣層和該第二絕緣層形成多個(gè)通孔；通過選擇性蝕刻該第二絕緣層形成多個(gè)溝槽，并使得這些溝槽與通孔相通；以及在通孔和溝槽中形成金屬互連。溝槽與位于相鄰溝槽之間的絕緣層的寬度比的范圍為0.45至0.55。
文檔編號H01L23/52GK1967801SQ20061014847
公開日2007年5月23日 申請日期2006年11月15日 優(yōu)先權(quán)日2005年11月15日
發(fā)明者洪志鎬 申請人:東部電子股份有限公司