專利名稱：一種具有空氣間隔的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是提供一種高效能(high performance)集成電路(integratedcircuit，IC)結(jié)構(gòu)，尤指一種具有空氣間隔(air gap)的集成電路的制作方法。本發(fā)明尤其適用于需要高運作效能以及高積集度的邏輯IC或整合性IC(例如系統(tǒng)整合芯片(system-on-chip，SOC))領(lǐng)域。而本發(fā)明形成具有空氣間隔的集成電路結(jié)構(gòu)的方法則提供半導(dǎo)體制造業(yè)者一可達到量產(chǎn)(massproduction)規(guī)模的完整解決方案。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的進步，制作于一半導(dǎo)體晶圓上的半導(dǎo)體組件設(shè)計尺寸也持續(xù)地縮小，并已經(jīng)演進到深次微米世代。然而，集成電路密度不斷地提高的結(jié)果，卻造成各金屬導(dǎo)線間的時間延遲(RC delay)問題對集成電路的運作效能的影響日漸顯著，尤其當(dāng)制程線寬(line width)降到0.15微米以下，甚至0.13微米以下的半導(dǎo)體制程時，時間延遲對組件運作效能所造成的影響更為明顯。
金屬內(nèi)聯(lián)機間的時間延遲可以用金屬導(dǎo)線的電阻值(R)與金屬導(dǎo)線間的寄生電容(C)的相乘積來表達。目前減少半導(dǎo)體芯片的金屬內(nèi)聯(lián)機時間延遲現(xiàn)象主要朝兩個方向進行第一是使用電阻值較低的金屬材料做為金屬導(dǎo)線，第二則是降低各金屬導(dǎo)線間的寄生電容，以增加金屬內(nèi)聯(lián)機的傳輸速度同時減少電能消耗。
在習(xí)知的作法中，降低各金屬導(dǎo)線間的寄生電容的方法主要是采用如FSG、HSQ、FLAREKTM或SiLKTM等低介電常數(shù)(k＜3)材料。這些低介電常數(shù)材料的特性基本上需包括有低介電常數(shù)、低表面導(dǎo)電度(surface conductance，surface resistivity＞1015Ω)、低應(yīng)力(compressive or weak tensile＞30MPa)、優(yōu)異的機械強度及化學(xué)與熱穩(wěn)定性、低吸水性以及制程兼容性(process compatibility)。然而許多低介電常數(shù)材料都有嚴(yán)重的可靠度(reliability)以及與金屬整合后產(chǎn)生的問題。因此，在新世代的低介電常數(shù)材料尚未問世之前，如何以制程技術(shù)克服時間延遲所造成的運作效能降低問題，便成為一值得探討與改進的課題。
由于空氣的理想介電常數(shù)接近于1，因此使用空氣(air)做為金屬內(nèi)聯(lián)機的絕緣物質(zhì)，也是降低金屬導(dǎo)線間寄生電容的解決方案之一。雖然許多利用空氣的低介電常數(shù)特性應(yīng)用于集成電路的技術(shù)已經(jīng)被公布出來，但是大部分卻都不具有量產(chǎn)價值。例如在美國專利第4920639號中，Lan Y.K.Yee即揭露一種制作具有空氣間隔的集成電路的方法，其作法是先利用光阻作為金屬內(nèi)聯(lián)機間的暫時介電層，待完成金屬內(nèi)聯(lián)機的制作后，再利用溶劑去除部分、甚至所有的光阻，而于金屬內(nèi)聯(lián)機間形成大量的空氣間隔。這種作法會使得金屬內(nèi)聯(lián)機幾乎完全被架空，而無法獲得足夠的支撐，容易造成集成電路受到機械力而損壞。
此外，美國專利第6130151號揭露一種形成空氣間隔于金屬內(nèi)聯(lián)機間的硅氧層內(nèi)的方法，其作法是先形成硅氧層以及一氮硅層于金屬層上，然后經(jīng)由一微影(photo lithography)制程于氮硅層上定義出復(fù)數(shù)個開口，再進行一蝕刻制程沿著前述的開口依序蝕刻硅氧層及氮硅層或僅蝕刻硅氧層，以形成空氣間隔于硅氧層內(nèi)。
美國專利第5949143號則揭露一種形成空氣間隔于金屬內(nèi)聯(lián)機間的方法，其作法是先形成一雙鑲嵌金屬內(nèi)聯(lián)機于介電層中，然后再沉積一蝕刻終止層(etch stop layer)于金屬內(nèi)聯(lián)機及介電層之上，但裸露出部分的介電層，最后進行一蝕刻制程完全地去除未被蝕刻終止層覆蓋的介電層，以于各該金屬聯(lián)機以及蝕刻終止層之間形成空氣間隔。其它諸如美國專利案號5324683、6077767、6083821與5407860等，也都分別揭露各式于金屬內(nèi)聯(lián)機間形成空氣間隔的方法，在此不多贅述。
然而，上述這些習(xí)知技術(shù)除了制程過于復(fù)雜，難以整合之外，同時也面臨一些可靠度問題，例如金屬內(nèi)聯(lián)機無法獲得足夠的支撐。本發(fā)明則可以提供一完整的解決方案，以解決習(xí)知技術(shù)無法突破的瓶頸，可達到一量產(chǎn)規(guī)模。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種高操作效能的集成電路結(jié)構(gòu)及其制作方法。
本發(fā)明的另一目的在提供一種具有空氣間隔以及足夠支撐的集成電路結(jié)構(gòu)及其制作方法，以于金屬內(nèi)聯(lián)機間制作大量的空氣間隔，進而達到減少金屬內(nèi)聯(lián)機的時間延遲的功效。
依據(jù)本發(fā)明的目的，一種同時具有大量空氣間隔以及使內(nèi)聯(lián)機金屬線路具備足夠支撐的高性能集成電路結(jié)構(gòu)首先被揭露出來。該集成電路結(jié)構(gòu)包含有一第一層金屬導(dǎo)線圖案，形成于一底層上；一第二層金屬導(dǎo)線圖案，形成于該第一層金屬導(dǎo)線圖案上方；一支撐結(jié)構(gòu)，形成于該第一層金屬導(dǎo)線圖案以及該第二層金屬導(dǎo)線圖案之間，用來支撐該第二層金屬導(dǎo)線圖案，其中該支撐結(jié)構(gòu)包含有一經(jīng)過非等向性蝕刻的介電層；以及由一蓋層所形成的復(fù)數(shù)個空氣間隔，形成于該第二層金屬導(dǎo)線圖案之間。
本發(fā)明同時揭露一種制作上述高性能集成電路的方法。在本發(fā)明的最佳實施例中，該方法首先于一基底上形成一底層，并于該底層上形成一第一層金屬導(dǎo)線圖案。接著于第一層金屬導(dǎo)線圖案以及底層上形成一介電層，并于該介電層上形成一第二層金屬導(dǎo)線圖案。隨后利用第一層金屬導(dǎo)線圖案以及第二層金屬導(dǎo)線圖案作為一蝕刻屏蔽，非等向性蝕刻部分的該介電層以及該底層，以形成復(fù)數(shù)個凹槽，同時使剩余的介電層構(gòu)成第二層金屬導(dǎo)線圖案的支撐結(jié)構(gòu)。最后進行一化學(xué)氣相沉積(CVD)制程，以于各該凹槽表面以及第二層金屬導(dǎo)線圖案上沉積一蓋層，并封蓋各該凹槽，形成復(fù)數(shù)個空氣間隔。
由于本發(fā)明利用金屬層圖案、或用于定義金屬層圖案的光阻層作為蝕刻屏蔽，來對金屬層圖案下方的介電層進行一等向性蝕刻及一非等向性蝕刻，以于金屬內(nèi)聯(lián)機間形成復(fù)數(shù)個空氣間隔，進而達到減少金屬內(nèi)聯(lián)機的時間延遲的功效。此外，利用本發(fā)明方法所形成的集成電路結(jié)構(gòu)具有使金屬內(nèi)聯(lián)機或得足夠支撐的介電層架構(gòu)，可以提高集成電路的可靠度。


圖1為本發(fā)明較佳實施例中具有空氣間隔或空氣懸隔(air bridge)的集成電路結(jié)構(gòu)的剖面示意圖；圖2至圖6為本發(fā)明的較佳實施例中具有空氣間隔的集成電路的制作方法示意圖；圖7與圖8為本發(fā)明實施例二的制程方法示意圖；圖9與圖10為本發(fā)明實施例三的制程方法示意圖；圖11至圖14為制作具有空氣間隔的集成電路的制作方法示意圖，而此空氣間隔是形成于導(dǎo)線間空隙過大的區(qū)域內(nèi)。
符號說明10-半導(dǎo)體芯片11-基底12-底層
13-第一層金屬圖案13a-金屬插塞14-介電層15-第二層金屬16-光阻層17-第二層金屬圖案17a-虛設(shè)圖案17b-側(cè)壁子18-孔隙18a-空氣間隔19-蓋層20-光阻層22a-空氣間隔22b-空氣間隔23a-空氣間隔23b-空氣間隔24-介電層24a-插塞26-介電層26a-插塞28-介電層M1-金屬圖案層M2-金屬圖案層M3-金屬圖案層
具體實施例方式
請參考圖1，圖1為本發(fā)明較佳實施例中具有空氣間隔(air gap)或空氣懸隔(air bridge)的集成電路結(jié)構(gòu)的剖面示意圖。如圖1所示，半導(dǎo)體芯片10包含有一基底11，可以為一單晶硅基底或其它半導(dǎo)體基底。在基底11的表面上可以包含有已經(jīng)制作完成的半導(dǎo)體組件，例如存儲單元(memorycell)、MOS晶體管、電阻或電容等等。由于這些組件并非本發(fā)明的重點，因此并未顯示在圖標(biāo)之中。底層12形成于基底11之上，其中底層12可以為單一介電層所構(gòu)成，或由多層介電層所構(gòu)成。三層金屬圖案層(M1、M2及M3)、各金屬插塞24a以及26a以及介電層24、26以及28形成于底層12之上，構(gòu)成一層疊堆積的金屬內(nèi)聯(lián)機架構(gòu)。此處，金屬圖案層(M1、M2及M3)是指定義于同一層的金屬導(dǎo)線圖案。定義金屬導(dǎo)線圖案(M1、M2及M3)以及金屬插塞24a以及26a可以利用傳統(tǒng)的金屬濺鍍以及蝕刻技術(shù)，介電層24、26以及28則可以利用一般的化學(xué)氣相沉積或旋轉(zhuǎn)涂布方式形成。
在圖1中，空氣間隔22a以及22b形成于金屬圖案層M2之間，并向下延伸至介電層24，甚至更向下延伸至底層12中。空氣間隔23a以及23b則形成于金屬圖案層M3之間，并向下延伸至介電層26。其中空氣間隔22a以及22b是由介電層26所包覆形成，并且在空氣間隔22b頂部具有一突懸(overhang)封閉結(jié)構(gòu)?？諝忾g隔23a以及23b是由介電層28所包覆形成?？諝忾g隔22a與空氣間隔23a呈現(xiàn)連通狀態(tài)，這是由于形成空氣間隔23a的過程中，非等向性蝕刻挖穿原先由介電層26所包覆的空氣間隔22a。在本發(fā)明的其它實施例中，被挖穿的空氣間隔22a可以利用介電層28再次被封閉起來，而形成獨立的兩個空氣間隔22a以及23a。這可以借由調(diào)整沉積介電層28時的階梯覆蓋(step coverage)程度來達到。
實施例一請參考圖2至圖6，圖2至圖6為依據(jù)本發(fā)明具有空氣間隔的集成電路結(jié)構(gòu)的制作方法示意圖。如圖2所示，半導(dǎo)體芯片10包含有一基底11及一底層12位于基底11之上。第一層金屬圖案13可以經(jīng)由濺鍍、微影及蝕刻等程序形成于底層12之上。接著于第一層金屬圖案13與底層12上沉積一介電層14，然后經(jīng)由微影、蝕刻、沉積及化學(xué)機械研磨(CMP)等制程，再于介電層14之內(nèi)制作金屬插塞13a。隨后形成一金屬層15于介電層14及金屬插塞13a之上，并于金屬層15表面形成一經(jīng)過定義的光阻層16。光阻層16于金屬層15上定義出一第二層金屬圖案。
接著如圖3所示，利用光阻層16為蝕刻屏蔽對金屬層15進行蝕刻，以于介電層14及金屬插塞13a上方形成一第二層金屬圖案17，并借由金屬插塞13a作為接觸插塞(via plug)與第一層金屬圖案13電連接。隨后去除光阻層16。第一金屬層圖案13與第二層金屬圖案17可以由鋁金屬、鋁銅合金或銅金屬所構(gòu)成。金屬插塞13a可以由鎢(W)、鈦/氮化鈦(Ti/TiN)所構(gòu)成。介電層14的組成可以是二氧化硅、氟硅玻璃(fluorinated silicate glass，F(xiàn)SG)、或其它利用電漿加強化學(xué)氣相沉積法(plasma-enhanced chemicalvapor deposition，PECVD)或高密度電漿化學(xué)氣相沉積法(high-densityplasma chemical vapor deposition，HDPCVD)所形成的介電層。
需強調(diào)的是，本發(fā)明的具有空氣間隔的集成電路結(jié)構(gòu)亦可應(yīng)用于銅金屬內(nèi)聯(lián)機結(jié)構(gòu)中。此時，上述的第一層金屬圖案13、金屬插塞13a及第二層金屬圖案17亦可利用雙鑲嵌(dual damascene)制程形成于介電層之中。雙鑲嵌制程為習(xí)知該項技藝者所熟知的技術(shù)，因此不再贅述。習(xí)知該項技藝者應(yīng)可參考本發(fā)明而將本發(fā)明輕易地應(yīng)用在銅制程上。
如圖4所示，以第二層金屬圖案17作為蝕刻屏蔽，進行一非等向性(anisotropic)蝕刻制程，垂直向下去除一預(yù)定深度未被第二層金屬圖案17覆蓋的介電層14，以形成復(fù)數(shù)個凹槽18于介電層14之內(nèi)。其中，借由控制蝕刻的時間(time-mode)可以適當(dāng)?shù)卣{(diào)整延伸至底層12中的凹槽深度，但此一凹槽深度以不影響組件的電性表現(xiàn)為原則。
接著如圖5所示，對凹槽18內(nèi)的介電層14進行一等向性(isotropic)干蝕刻或濕蝕刻制程，以進一步地擴大凹槽18的面積，形成一底切輪廓(undercut profile)于第二層金屬圖案17之下。需注意的是，前述的該等向性蝕刻制程是為一選擇性的步驟，亦即該等向性蝕刻制程亦可省略不進行，另一方面，進行該等向性蝕刻制程的主要目的乃是選擇性地擴大凹槽18的面積，因此只部分移除位于第二層金屬圖案17下的介電層14。用于支撐第二層金屬圖案17的支撐結(jié)構(gòu)包含有介電層14及金屬插塞13a。
如圖5以及圖6所示，接著進行一化學(xué)氣相沉積(CVD)制程，于凹槽18及第二層金屬導(dǎo)線圖案17的表面沉積一蓋層(cap layer)19，并封蓋住凹槽18而形成復(fù)數(shù)個空氣間隔18a。值得注意的是，在沉積蓋層19時，須盡量經(jīng)由調(diào)整化學(xué)氣相沉積的制程參數(shù)而讓蓋層19于第二層金屬導(dǎo)線圖案17的角落部分形成突懸(overhang)，以快速地將凹槽18封蓋住，進而減少蓋層19沉積入凹槽18內(nèi)的情形。
實施例二請參閱圖7與圖8，圖7與圖8為本發(fā)明的另一實施例的制程方法示意圖。其中，圖7是延續(xù)圖2的制程步驟，經(jīng)過曝光、顯影及蝕刻等制程，于介電層14及金屬插塞13a上形成一第二層金屬圖案17，并且不移除用于定義第二層金屬圖案17的光阻層16。如圖8所示，本發(fā)明方法可以光阻層16作為蝕刻屏蔽，依序進行圖四與圖五所示的非等向性蝕刻及等向性蝕刻制程，在蝕刻金屬層15之后隨即于介電層14內(nèi)蝕刻形成復(fù)數(shù)個凹槽18，并凹槽18形成一底切輪廓(undercut profile)于第二層金屬圖案17之下。也就是說，在完成第二層金屬圖案17之后，隨即調(diào)整蝕刻氣體的成份，以同時(in-situ)蝕刻介電層14。最后才去除光阻層16，并進行圖6所示的化學(xué)氣相沉積(CVD)制程，于凹槽18及第二層金屬導(dǎo)線圖案17的表面沉積一蓋層(cap layer)19，封蓋住凹槽18而形成復(fù)數(shù)個空氣間隔18a。
實施例三依據(jù)本發(fā)明所揭露于圖4、圖5與圖8所示的制作空氣間隔18a的制程方法，亦可實施于多重金屬內(nèi)聯(lián)機制程的任一層金屬圖案層或每一層金屬圖案層。請參閱圖9，連續(xù)做完三層金屬圖案層(M1、M2及M3)以及各金屬插塞13a之后，再利用最上面的金屬圖案層M3作為蝕刻屏蔽，并利用金屬圖案層M2、金屬圖案層M1作為蝕刻停止層，以進行一非等向性蝕刻，而于多重金屬內(nèi)聯(lián)機間制作大量的空氣凹槽18。此外，如圖10所示，本發(fā)明可在底層12中加入一阻絕層(stop layer)12a，如此一來便可避免過度蝕刻，而破壞底層12下的組件。
實施例四為了避免發(fā)生當(dāng)如圖10中第二層金屬圖案17的導(dǎo)線間空隙過大，以至于不論如何調(diào)整化學(xué)氣相沉積制程的制程參數(shù)，蓋層19皆會沉積入凹槽18之內(nèi)，因而發(fā)生空氣間隔18a的體積減少的情況，可以在金屬導(dǎo)線間空隙較大的區(qū)域上形成虛設(shè)圖案(dummy pattern)。請參閱圖11至圖14，圖11至圖14為于導(dǎo)線間空隙過大的金屬內(nèi)聯(lián)機制作空氣間隔的示意圖。首先如圖11所示，當(dāng)?shù)诙咏饘賵D案17的導(dǎo)線間空隙過大，本發(fā)明可適當(dāng)?shù)丶尤胩撛O(shè)圖案(dummy pattern)17a于過大的導(dǎo)線間空隙中的介電層14之上。其中，虛設(shè)圖案17a的形成方法可在第二層金屬圖案17的光罩的布局(layout)中加入復(fù)數(shù)個虛設(shè)圖案，使第二層金屬圖案17與虛設(shè)圖案17a同時形成于介電層14之上，借此縮小第二層金屬圖案17的導(dǎo)線間空隙。接著再依序進行圖4至圖6所示的非等向性蝕刻、等向性蝕刻及化學(xué)氣相沉積制程，以于介電層14內(nèi)形成復(fù)數(shù)個空氣間隔18a，如圖12所示。
如圖13所示，當(dāng)?shù)诙咏饘賵D案17的導(dǎo)線間空隙較大時，本發(fā)明的方法也可在形成第二層金屬圖案17之后，先沉積一薄膜層(未顯示)于第二層金屬圖案17之上，再利用一蝕刻制程以于第二層金屬圖案17的側(cè)邊形成側(cè)壁子(spacer)17b。其中，形成側(cè)壁子17b的方法為習(xí)知該項技藝者所熟知，因此不再贅述。由于側(cè)壁子17b的形成，因而縮小了導(dǎo)線間空隙。接著再依序進行圖三至圖五所示的非等向性蝕刻、等向性蝕刻及化學(xué)氣相沉積制程，以于介電層14內(nèi)形成復(fù)數(shù)個空氣間隔18a。
如圖14所示，當(dāng)?shù)诙咏饘賵D案17的導(dǎo)線間空隙過大，本發(fā)明的方法亦可于形成完第二層金屬圖案17之后，再利用一光阻層20覆蓋于導(dǎo)線間空隙較大的第二層金屬圖案17之上，而僅裸露出導(dǎo)線間空隙較小的第二層金屬圖案17，或利用光阻層20而于導(dǎo)線間空隙過大的第二層金屬圖案17間形成至少一個虛設(shè)圖案。接著再依序進行圖4與圖5所示的非等向性蝕刻、等向性蝕刻，以于未被光阻層20覆蓋的介電層14內(nèi)形成復(fù)數(shù)個凹槽18。然后移除光阻層20，并進行圖6所示的化學(xué)氣相沉積制程，以于介電層14內(nèi)形成復(fù)數(shù)個空氣間隔18a。
相較于習(xí)知的方法，本發(fā)明的特點乃是直接利用金屬導(dǎo)線圖案、或用于定義金屬導(dǎo)線圖案的光阻層作為蝕刻屏蔽，來對金屬導(dǎo)線圖案下方的介電層進行一等向性蝕刻及一非等向性蝕刻，以于金屬內(nèi)聯(lián)機間形成復(fù)數(shù)個空氣間隔，進而達到減少金屬內(nèi)聯(lián)機的時間延遲的功效。在每一金屬導(dǎo)線的正下方皆有一層間介電層(interlayer dielectric)使金屬內(nèi)聯(lián)機獲得足夠的支撐。本發(fā)明方法所形成的空氣間隔可以隨著每一層金屬導(dǎo)線圖案的定義同時制作，或在完成數(shù)層金屬導(dǎo)線圖案之后以各層的金屬導(dǎo)線圖案為蝕刻屏蔽進行一次的蝕刻，以在集成電路中形成大量的空氣間隔，而又同時能夠使各層金屬導(dǎo)線圖案底下皆可獲得介電層足夠的支撐。
權(quán)利要求
1.一種具有空氣間隔的集成電路的制作方法，該制作方法包含有提供一基底，其上具有一底層；于該底層上形成一第一層金屬導(dǎo)線圖案；于該第一層金屬導(dǎo)線圖案以及該底層上形成一介電層；于該介電層上形成一第二層金屬導(dǎo)線圖案；利用該第二層金屬導(dǎo)線圖案以及該第二層金屬導(dǎo)線圖案作為一蝕刻屏蔽，非等向性蝕刻該介電層，以形成多個凹槽，同時使剩余的該介電層構(gòu)成該第二層金屬導(dǎo)線圖案的支撐結(jié)構(gòu)；利用等向性蝕刻該第二層金屬導(dǎo)線圖案的支撐結(jié)構(gòu)，以形成一底切輪廓，擴大該凹槽的面積；以及進行一化學(xué)氣相沉積制程，以于該凹槽表面以及該第二層金屬導(dǎo)線圖案上沉積一蓋層，以封蓋該凹槽，形成多個空氣間隔。
2.根據(jù)權(quán)利要求1所述的制作方法，其中該基底為一硅基底。
3.根據(jù)權(quán)利要求1所述的制作方法，其中該第一層金屬導(dǎo)線圖案是鑲嵌于該底層上。
4.根據(jù)權(quán)利要求1所述的制作方法，其中該第二層金屬導(dǎo)線圖案是鑲嵌于該介電層上。
5.根據(jù)權(quán)利要求1所述的制作方法，其中該第一層金屬導(dǎo)線圖案以及該第二層金屬導(dǎo)線圖案是皆由銅所構(gòu)成。
6.根據(jù)權(quán)利要求1所述的制作方法，其中該第一層金屬導(dǎo)線圖案以及該第二層金屬導(dǎo)線圖案是皆包含有鋁金屬。
7.根據(jù)權(quán)利要求1所述的制作方法，其中該第二層金屬導(dǎo)線圖案包含有一虛設(shè)圖案，使縮小該第二金屬導(dǎo)線圖案的金屬導(dǎo)線間孔隙。
8.一種具有空氣間隔的集成電路的制作方法，包含有提供一基底，其上具有一底層；于該底層上形成一介電層；于該介電層上形成一金屬導(dǎo)線圖案；利用該金屬導(dǎo)線圖案作為一蝕刻屏蔽，蝕刻該介電層至一預(yù)定深度，以于該介電層中形成多個凹槽，同時使剩余的該介電層構(gòu)成該金屬導(dǎo)線圖案的支撐結(jié)構(gòu)；以及利用等向性蝕刻該剩余的該介電層構(gòu)成該金屬導(dǎo)線圖案的支撐結(jié)構(gòu)，以形成一底切輪廓，擴大該凹槽的面積。
9.根據(jù)權(quán)利要求8所述的制作方法，其中該金屬導(dǎo)線圖案于該介電層上構(gòu)成多個導(dǎo)線間空隙，且該多個凹槽是形成于該多個導(dǎo)線間空隙內(nèi)的該介電層中。
10.根據(jù)權(quán)利要求8所述的制作方法，其中蝕刻該介電層的方法是利用一非等向性蝕刻技術(shù)。
11.根據(jù)權(quán)利要求8所述的制作方法，其中該金屬導(dǎo)線圖案是鑲嵌于該介電層上。
12.根據(jù)權(quán)利要求8所述的制作方法，其中該制作方法于形成該底切輪廓蝕刻之后，另包含有下列步驟進行一化學(xué)氣相沉積制程，以于該凹槽表面以及該金屬導(dǎo)線圖案上沉積一蓋層，同時封蓋該凹槽，形成多個空氣間隔。
13.根據(jù)權(quán)利要求8所述的制作方法，其中該金屬導(dǎo)線圖案包含有一虛設(shè)圖案，使縮小該金屬導(dǎo)線圖案的金屬導(dǎo)線間孔隙。
全文摘要
本發(fā)明是提供一種具有空氣間隔(air gap)的集成電路的制作方法。首先于一基底上形成一底層，并于該底層上形成一第一層金屬導(dǎo)線圖案。接著于第一層金屬導(dǎo)線圖案以及底層上形成一介電層，并于該介電層上形成一第二層金屬導(dǎo)線圖案。隨后利用第一層金屬導(dǎo)線圖案以及第二層金屬導(dǎo)線圖案作為一蝕刻屏蔽，非等向性蝕刻部分的該介電層以及該底層，以形成復(fù)數(shù)個凹槽，同時使剩余的介電層構(gòu)成第二層金屬導(dǎo)線圖案的支撐結(jié)構(gòu)。最后進行一化學(xué)氣相沉積(CVD)制程，以于各該凹槽表面以及第二層金屬導(dǎo)線圖案上沉積一蓋層，并封蓋各該凹槽，形成復(fù)數(shù)個空氣間隔。
文檔編號H01L23/522GK1967799SQ200610145848
公開日2007年5月23日 申請日期2003年11月7日 優(yōu)先權(quán)日2002年11月15日
發(fā)明者盧火鐵, 李大為, 王光志, 楊名聲 申請人:聯(lián)華電子股份有限公司