專利名稱：：電感器的布局及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種電感器，尤其涉及一種電感器的布局及其制造方法。
背景技術(shù)：
：電感器(inductor)是非常重要的無(wú)源元件，常被應(yīng)用于射頻(radiofrequency,RF)電^各、壓控振蕩器(voltagecontrolledoscillator,VCO)、j氐噪放大器(lownoiseamplifier,LNA)或是功率放大器(poweramplifier,PA)等。例如無(wú)線通訊系統(tǒng)，很明顯地將電感器整合于單一芯片中是最佳解決方案。受惠于半導(dǎo)體技術(shù)的進(jìn)步，利用互補(bǔ)金屬氧化物半導(dǎo)體(ComplementaryMetal-OxideSemiconductor,CMOS)工藝，整合于芯片中的電感器在GHz頻帶的應(yīng)用上可以具有適當(dāng)?shù)钠焚|(zhì)因數(shù)Q(例如8~10)。然而，現(xiàn)有技術(shù)的電感器布局必需占用大量芯片面積(大約0.3mmx0.3mm)，因此不利于高密度整合的應(yīng)用。圖1是一種壓控振蕩器的電路圖。壓控振蕩器100包括電阻器141、P型晶體管131與132、二極管121與122、電容器111、112、113與114、電感器101與102等。依據(jù)電板(pad)BV的偏壓電壓(biasvoltage)，壓控振蕩器100決定其輸出電板OUT+與OUT-所輸出信號(hào)的振蕩頻率。圖2是說(shuō)明以現(xiàn)有技術(shù)實(shí)施圖1壓控振蕩器100的布局圖。請(qǐng)同時(shí)參考圖1與圖2，在此僅強(qiáng)調(diào)其布局方式，而不贅述其元件連接關(guān)系。由圖2可以很清楚看出，單單電感器101與102的布局面積就比電阻器141、P型晶體管131與132、二極管121與122、電容器111~114的布局面積總和還大。由于電感器101與102必需占用大量芯片面積，導(dǎo)致集成電路成本增加。高密度電路設(shè)計(jì)向來(lái)要求占用最小芯片面積，以降低生產(chǎn)成本。為了使芯片面積最小化，同時(shí)又要提高電感器的Q值，因此現(xiàn)有技術(shù)(例如美國(guó)專利公告號(hào)US6455885、US6459135等)以集成電路后段工藝在集成電路上方形成一個(gè)具有厚介電層(通常為多晶硫亞氨)的電感器。然而，其需要特殊后段工藝才能形成電感器，且增加額外的成本與生產(chǎn)復(fù)雜度。另外，美國(guó)專利/^告號(hào)US6518165專利案揭露一種電感器的布局。此現(xiàn)有技術(shù)將電感器配置于電路區(qū)域(circuitarea)上方，藉以節(jié)省芯片面積。由于此現(xiàn)有技術(shù)將電感器的線圏重疊于電路區(qū)域上方，因此電感器的信號(hào)與電路區(qū)城中的信號(hào)將不可避免地相互耦合。為了改善此一耦合效應(yīng)，US6518165專利案采用特殊工藝方式，把電感器的下方的介電物質(zhì)完全掏空，并盡可能地將電感器抬高以遠(yuǎn)離電路區(qū)域。然而，本領(lǐng)域技術(shù)人員均知，此現(xiàn)有技術(shù)雖可以節(jié)省芯片面積，但是其必須以特殊工藝來(lái)形成電感器。此現(xiàn)有技術(shù)會(huì)增加額外的成本與生產(chǎn)復(fù)雜度，對(duì)于產(chǎn)業(yè)利用而言此現(xiàn)有技術(shù)并不實(shí)用。
發(fā)明內(nèi)容本發(fā)明的目的就是提供一種電感器的布局，可以應(yīng)用于任何標(biāo)準(zhǔn)工藝，同時(shí)可以節(jié)省芯片面積。本發(fā)明的再一目的是提供一種電感器的制造方法，在不增加額外的成本與生產(chǎn)復(fù)雜度的前提下，達(dá)到節(jié)省電感器所占芯片面積的功效。基于上述及其他目的，本發(fā)明提出一種電感器的布局，包括基底以及導(dǎo)電路徑。前述基底包括至少一有源區(qū)域，其中該有源區(qū)域包括至少一電路。導(dǎo)電路徑配置基底上方，并且沿著有源區(qū)域邊緣的方向配置于有源區(qū)域邊緣附近。其中導(dǎo)電路徑的兩端為電感器的兩端。從另一觀點(diǎn)來(lái)看，本發(fā)明提出一種電感器的制造方法，包括下述步驟。首先于基底形成至少一有源區(qū)域，其中該有源區(qū)域包括至少一電路。然后于基底上方，沿著有源區(qū)域邊緣的方向，以及于有源區(qū)域邊緣附近，形成導(dǎo)電路徑，其中導(dǎo)電路徑的兩端為電感器的兩端。依照本發(fā)明的優(yōu)選實(shí)施例，上述的導(dǎo)電路徑圍繞該有源區(qū)域而成單圈線圈。依照本發(fā)明的優(yōu)選實(shí)施例，上述的導(dǎo)電路徑圍繞該有源區(qū)域而成多圈線圈。依照本發(fā)明的優(yōu)選實(shí)施例，上述的導(dǎo)電路徑被配置于一導(dǎo)電層中，該導(dǎo)電層位于該基底上方。該導(dǎo)電層可以是最上層金屬層(topmetallayer)。依照本發(fā)明的優(yōu)選實(shí)施例，上述的導(dǎo)電路徑被配置于多個(gè)導(dǎo)電層中，該些導(dǎo)電層位于該基底上方。依照本發(fā)明的優(yōu)選實(shí)施例，上述還包括形成至少一遮蔽層(shieldinglayer),其中該遮蔽層配置于該電感器與該基底之間。本發(fā)明因沿著有源區(qū)域邊緣的方向，將電感器的導(dǎo)電路徑配置于有源區(qū)城邊緣附近，因此可以在不增加額外的成本與生產(chǎn)復(fù)雜度的前提下，以任何標(biāo)準(zhǔn)工藝形成電感器的布局，達(dá)到節(jié)省電感器所占芯片面積的功效。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。圖1是一種壓控振蕩器的電路圖；圖2是說(shuō)明以現(xiàn)有技術(shù)實(shí)施圖l壓控振蕩器的布局圖；圖3A是依照本發(fā)明實(shí)施例說(shuō)明電感器布局的立體圖；圖3B是依照本發(fā)明實(shí)施例說(shuō)明電感器布局的俯視圖；圖4是依照本發(fā)明實(shí)施例說(shuō)明圖3A所示壓控振蕩器布局的控制電壓-輸出頻率特性圖5是依照本發(fā)明實(shí)施例說(shuō)明圖3A所示壓控振蕩器布局的位移-相位雜音特性圖6A是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例圖6B是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例圖6C是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例圖7A是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例圖7B是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例，主要元件符號(hào)說(shuō)明100:壓控振蕩器101、102:電感器111、112、113、114:121、122:二極管131、132:P型晶體管141:電阻器300:基底610、710:有源區(qū)域電容器620、720:電感器BV:偏壓電壓電板OUT+、OUT-:輸出電板具體實(shí)施例方式以下諸實(shí)施例將以圖1的壓控振蕩器100為例，iJt明本發(fā)明應(yīng)用于壓控振蕩器100的功效。本領(lǐng)域技術(shù)人員當(dāng)可依據(jù)本發(fā)明的精神以及下述諸實(shí)施例的教示或建議，而將本發(fā)明應(yīng)用于其他任何需要電感器的集成電路中。于圖1的壓控振蕩器100中，交互耦接的P型晶體管131與132被用來(lái)產(chǎn)生負(fù)反饋以維持穩(wěn)定振蕩。取代晶體管電流源的多晶硅電阻器141被用來(lái)定義尾電流(tailcurrent)。電感器101、102以及電容器111~114可以決定壓控振蕩器100的振蕩頻率。圖3A是依照本發(fā)明實(shí)施例說(shuō)明電感器布局的立體圖。圖3B是依照本發(fā)明實(shí)施例說(shuō)明電感器布局的俯視圖。為了與現(xiàn)有技術(shù)相比較，本實(shí)施例將壓控振蕩器100中電阻器141、P型晶體管131與132、二極管121與122、電容器111~114的布局維持與圖2相同。請(qǐng)同時(shí)參照?qǐng)D3A與圖3B,基底300包括至少一有源區(qū)域，其中該有源區(qū)域包括由電阻器141、晶體管131與132、二極管121與122、電容器111~114、電板BV、OUT+與OUT-所構(gòu)成的電路。電感器101的導(dǎo)電路徑沿著前述有源區(qū)域邊緣的方向而配置于有源區(qū)域左側(cè)邊緣附近。電感器102的布局相似于電感器101,電感器102的導(dǎo)電路徑亦沿著前述有源區(qū)域邊緣的方向，而配置于有源區(qū)域右側(cè)邊緣附近。圖4是依照本發(fā)明實(shí)施例說(shuō)明圖3A所示壓控振蕩器布局的控制電壓-輸出頻率特性圖。此圖是使圖3A的壓控振蕩器操作在2.4V所量測(cè)繪制而成。請(qǐng)同時(shí)參照?qǐng)D1、圖3A與圖4，此測(cè)量過(guò)程將電板(pad)BV的偏壓電壓(biasvoltage)操作于0V~2.4V之間?？梢詮膱D中清楚看出，圖3A壓控振蕩器的輸出電板OUT+與OUT-所輸出的振蕩頻率可以操作于4519MHz5019MHz之間，此結(jié)果可以滿足無(wú)線區(qū)域網(wǎng)路(例如802.11b/g)所需頻帶4824MHz~4960MHz。圖5是依照本發(fā)明實(shí)施例說(shuō)明圖3A所示壓控振蕩器布局的位移-相位雜音特性圖。請(qǐng)同時(shí)參照?qǐng)D1、圖3A與圖5,假定輸出電板OUT+與OUT-所輸出的振蕩頻率為4945.7MHz,圖3A的電感器將于600kHz與1MHz的位移(offset)條件下分別獲得-118,5dBc/Hz與-124.6dBc/Hz相位雜音(phasenoise)。此結(jié)栗可以滿足無(wú)線區(qū)域網(wǎng)路(例如802.11b/g)所要求的相位雜音規(guī)格(如圖5所示)。以下將本實(shí)施例與現(xiàn)有技術(shù)進(jìn)行比較，請(qǐng)參照表l。為了能公平地比較出本實(shí)施例與現(xiàn)有技術(shù)的優(yōu)劣，以下將以"優(yōu)勢(shì)數(shù)值"(figure-of-merit，以下稱FOM)作為頻率與功率消耗的綜合性評(píng)比指標(biāo)。FOM的計(jì)算式如下<table>tableseeoriginaldocumentpage8</column></row><table>其中L(f。fl)表示在輸出頻率為fo且位移頻率為f。ff的條件下SSB相位雜量測(cè)，而P，表示壓控振蕩器的功率消耗(單位為mW)。表l:應(yīng)用本發(fā)明實(shí)施例電感器布局的壓控振蕩器與現(xiàn)有技術(shù)的壓控振蕩器的特性比較表<table>tableseeoriginaldocumentpage8</column></row><table>上述表1中，"文獻(xiàn)1"為2004年"RFICSymposium"第127-130頁(yè)所發(fā)表的"A5GHztransformer-coupledCMOSVCOusingbias-levelshiftingtechnique"論文，"文獻(xiàn)2"為2002年"RFICSymposium"第93-96頁(yè)所發(fā)表的"HighperformanceSOIandbulkCMOS5GHzVCOs"論文，"文獻(xiàn)3"為電才幾電子工禾呈師協(xié)會(huì)(IEEE，InstituteofElectricalandElectronicEngineers)于2002年7月固態(tài)電路會(huì)刊第37巻第7期第953至958頁(yè)(Solid-stateCircuits,VOL.37,NO.7，PP.953-958)所發(fā)表的"InfluenceofnovelMOSvaractorsontheperformanceofa腿yintegratedUMTSVCOinstandard0.25-umCMOStechnology"論文。從表1可以看出，應(yīng)用本實(shí)施例電感器布局的壓控振蕩器的效能與現(xiàn)有技術(shù)相當(dāng)(甚至優(yōu)于現(xiàn)有技術(shù))，然而本實(shí)施例所占芯片面積卻是最小的。請(qǐng)同時(shí)參照?qǐng)D3A與圖3B，設(shè)計(jì)者可視其需求，選擇性地將有源區(qū)域中的敏感元件配置于有源區(qū)域邊緣，以改善耦合效應(yīng)。例如，本實(shí)施例將晶體管131與32、二極管121與122等有源元件配置于有源區(qū)域的下側(cè)邊緣處(靠近電感器101與102的導(dǎo)電路徑)。另外，設(shè)計(jì)者可視其需求，選擇性地將遮蔽層(shieldinglayer)配置于電感器與基底之間，以改善耦合效應(yīng)。前述遮蔽層(未繪示)可以依照晶片廠的標(biāo)準(zhǔn)設(shè)計(jì)規(guī)則而配置。為避免產(chǎn)生寄生電容，本實(shí)施例亦可允許設(shè)計(jì)者免除前述遮蔽層。壓控振蕩器100的振蕩頻率是由電感器101、102的電感值以及電容器111-114的電容值所決定。于本實(shí)施例中，設(shè)計(jì)者可視其需求而先決定電感器101、102的布局(即決定電感值)，然后依據(jù)已確定的電感值以及目標(biāo)頻率而決定電容器111~114的電容值(即決定電容器111~114的面積)。因此，本實(shí)施例還具有使電路設(shè)計(jì)更富彈性的效果。前述實(shí)施例中雖沿著前述有源區(qū)域邊緣的方向，而將電感器101與102的導(dǎo)電路徑分別配置于有源區(qū)域左側(cè)邊緣附近以及右側(cè)邊緣附近，但其只是本發(fā)明的實(shí)施范例之一。本發(fā)明的電感器布局方式不應(yīng)被限制于此。設(shè)計(jì)者亦可以將電感器的導(dǎo)電路徑圍繞有源區(qū)域而成單圈線圈。圖6A是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例。于圖6A中電感器620的導(dǎo)電路徑圍繞有源區(qū)域610而成單圈線圏。電感器620的導(dǎo)電路徑沿著有源區(qū)域610邊緣的方向，而被配置于有源區(qū)域610邊緣附近。設(shè)計(jì)者可視其需求而決定電感器620的導(dǎo)電路徑是否鄰接有源區(qū)域610邊緣，或者決定是否將電感器620的部分(或全部)導(dǎo)電路徑疊覆于有源區(qū)域610邊緣內(nèi)側(cè)。圖6B是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例。于圖6B中，電感器620的導(dǎo)電路徑依然圍繞有源區(qū)域610而成單圈線圈，且電感器620的導(dǎo)電路徑依然沿著有源區(qū)域610邊緣的方向而被配置于有源區(qū)域610邊緣附近。與圖6A不同的是，圖6B中電感器620的導(dǎo)電路徑有部分導(dǎo)電路徑疊覆在有源區(qū)域610邊緣內(nèi)側(cè)。圖6C是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例。于圖6C中，電感器620的導(dǎo)電路徑依然沿著有源區(qū)域610邊緣的方向而被配置于有源區(qū)域610邊緣附近。與圖6A、6B不同的是，圖6C中電感器620的導(dǎo)電路徑全部疊覆在有源區(qū)域610邊緣內(nèi)側(cè)。上述諸實(shí)施例所示電感器的導(dǎo)電路徑可以被配置于單一導(dǎo)電層中，例如將單圈線圏電感器的全部導(dǎo)電路徑配置子最上層金屬層(topmetallayer)中。設(shè)計(jì)者可視其需求而將電感器的導(dǎo)電路徑配置于多個(gè)導(dǎo)電層中。設(shè)計(jì)者可以視其需求，將電感器的導(dǎo)電路徑圍繞有源區(qū)域而成多圈線圈。圖7A是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例。于圖7A中電感器720的導(dǎo)電路徑沿著有源區(qū)域710邊緣的方向，于有源區(qū)域710邊緣附近圍繞有源區(qū)域7〗0而成多圈線圏(圖中以二圈代表之)。圖7A中電感器720的導(dǎo)電路徑有部分導(dǎo)電路徑疊覆在有源區(qū)域710邊緣內(nèi)側(cè)。設(shè)計(jì)者可視其需求而將電感器620的導(dǎo)電路徑全部配置于有源區(qū)域710外。圖7B是依照本發(fā)明說(shuō)明電感器布局的另一實(shí)施例。于圖7B中，電感器720的導(dǎo)電路徑依然圍繞有源區(qū)域610而成多圈線圈，且電感器720的導(dǎo)電路徑依然沿著有源區(qū)域710邊緣的方向而被配置于有源區(qū)域710邊緣附近。與圖7A不同的是，圖7B中電感器720的導(dǎo)電路徑全部在有源區(qū)域710外側(cè)。上述諸實(shí)施例所示多圈線圈電感器的導(dǎo)電路徑可以被配置于單一導(dǎo)電層中，例如將電感器的全部導(dǎo)電路徑配置于最上層金屬層(topmetallayer)中。設(shè)計(jì)者可視其需求而將電感器的導(dǎo)電路徑配置于多個(gè)導(dǎo)電層中。依照本發(fā)明的精神，在此提供一種電感器的制造方法實(shí)施范例。此電感器的制造方法包括于基底形成至少一有源區(qū)域，其中該有源區(qū)域包括至少一電3各；于基底上方形成一遮蔽層(shieldinglayer);以及于基底上方沿著有源區(qū)域邊緣的方向，以及于有源區(qū)域邊緣附近，形成導(dǎo)電路徑。其中，該導(dǎo)電路徑的兩端為電感器的兩端，而該遮蔽層配置于電感器與基底之間。前述導(dǎo)電路徑可以圍繞有源區(qū)域而成單圈線圈，或者前述導(dǎo)電路徑可以圍繞有源區(qū)域而成多圈線圈。此導(dǎo)電路徑可以全部配置于單一導(dǎo)電層(位于基底上方)中，亦可以被配置于多個(gè)導(dǎo)電層中。前述導(dǎo)電層可以是最上層金屬層(topmetallayer),或是其他金屬層或多晶硅層等。前述遮蔽層可以依照晶片廠的標(biāo)準(zhǔn)設(shè)計(jì)規(guī)則而配置的。此配置于該電感器與該基底之間的遮蔽層被用來(lái)改善耦合效應(yīng)，設(shè)計(jì)者可視其需求而選擇性地免除前述遮蔽層相關(guān)步驟。綜上所述，本發(fā)明因沿著有源區(qū)域邊^(qū)彖的方向，將電感器的導(dǎo)電^各徑配置于有源區(qū)域邊緣附近，因此可以在不增加額外的成本與生產(chǎn)復(fù)雜度的前提下，以任何標(biāo)準(zhǔn)工藝形成電感器的布局，達(dá)到節(jié)省電感器所占芯片面積的功效。雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。權(quán)利要求1.一種電感器的布局，包括基底，其包括至少一有源區(qū)域，其中該有源區(qū)域包括至少一電路；以及導(dǎo)電路徑，配置該基底上方，以及沿著該有源區(qū)域邊緣的方向配置于該有源區(qū)域邊緣附近，其中該導(dǎo)電路徑的兩端為該電感器的兩端。2.如權(quán)利要求1所述電感器的布局，其中該導(dǎo)電路徑圍繞該有源區(qū)域而成單圈線圈。3.如權(quán)利要求1所述電感器的布局，其中該導(dǎo)電路徑圍繞該有源區(qū)域而成多圈線圈。4.如權(quán)利要求1所述電感器的布局，其中該導(dǎo)電路徑被配置于導(dǎo)電層中，該導(dǎo)電層位于該基底上方。5.如權(quán)利要求4所述電感器的布局，其中該導(dǎo)電層為最上層金屬層。6.如權(quán)利要求1所述電感器的布局，其中該導(dǎo)電路徑被配置于多個(gè)導(dǎo)電層中，該些導(dǎo)電層位于該基底上方。7.如權(quán)利要求1所述電感器的布局，還包括至少一遮蔽層，其中該遮蔽層配置于該電感器與該基底之間。8.—種電感器的制造方法，包括于基底形成至少一有源區(qū)域，其中該有源區(qū)域包括至少一電路；以及于該基底上方，沿著該有源區(qū)域邊緣的方向，以及于該有源區(qū)域邊緣附近，形成導(dǎo)電路徑，其中該導(dǎo)電路徑的兩端為該電感器的兩端。9.如權(quán)利要求8所述電感器的制造方法，其中該導(dǎo)電路徑圍繞該有源區(qū)域而成單圈線圈。10.如權(quán)利要求8所述電感器的制造方法，其中該導(dǎo)電路徑圍繞該有源區(qū)域而成多圈線圈。11.如權(quán)利要求8所述電感器的制造方法，其中該導(dǎo)電路徑被配置于導(dǎo)電層中，該導(dǎo)電層位于該基底上方。12.如權(quán)利要求11所述電感器的制造方法，其中該導(dǎo)電層為最上層金屬層。13.如權(quán)利要求8所述電感器的制造方法，其中該導(dǎo)電路徑被配置于多個(gè)導(dǎo)電層中，該些導(dǎo)電層位于該基底上方。14.如權(quán)利要求8所述電感器的制造方法，還包括形成遮蔽層，其中該遮蔽層配置于該電感器與該基底之間。全文摘要一種電感器的布局及其制造方法。此電感器的布局包括基底以及導(dǎo)電路徑。前述基底包括至少一有源區(qū)域，其中該有源區(qū)域包括至少一電路。導(dǎo)電路徑配置基底上方，并且沿著有源區(qū)域邊緣的方向配置于有源區(qū)域邊緣附近。其中導(dǎo)電路徑的兩端為電感器的兩端。文檔編號(hào)H01L23/52GK101179063SQ20061014359公開(kāi)日2008年5月14日申請(qǐng)日期2006年11月9日優(yōu)先權(quán)日2006年11月9日發(fā)明者呂學(xué)士,張仁忠,許家榮,許村來(lái),陳筱青申請(qǐng)人:聯(lián)華電子股份有限公司;呂學(xué)士