專利名稱：薄膜晶體管及包含此薄膜晶體管的顯示器的制作方法
技術領域：
本發(fā)明涉及一種半導體結(jié)構(gòu)，特別是涉及一種薄膜晶體管及包含此薄膜晶體管的顯示器。
背景技術：
在面板制造過程中，很容易有靜電放電(ESD)的情形發(fā)生，這對元件與電路會造成極大損害，所以在面板設計時，常在面板最外圍加設靜電放電防護元件及電路，以降低制造工藝中靜電放電的影響。“堅固耐用(robust)”的靜電放電元件是必要的，然而，生產(chǎn)過程中仍不時見到被靜電放電損害的靜電放電防護元件，一旦靜電放電防護元件被損毀，即無法有效保護內(nèi)部像素電路。
其次，好的靜電放電防護元件必須具備“穿透(transparency)”的特性，即在正常條件操作下，靜電放電防護元件必須是關閉且不工作的，若關閉特性不良即會有額外漏電流及功率的損耗，此種情形特別不允許在可攜式的電子產(chǎn)品上出現(xiàn)，例如手機或PDA等。針對靜電放電防護元件的“穿透(transparency)”特性，美國專利第6,081,307及6,175,394號提出浮動柵極式(floating gate)的薄膜晶體管結(jié)構(gòu)，其與二極管式(diode-type)的薄膜晶體管結(jié)構(gòu)相比，靜電放電防護元件的起始電壓較大，而漏電流及所占面積較小。目前，這兩種薄膜晶體管連接方式都廣泛使用中。

發(fā)明內(nèi)容
本發(fā)明提供一種薄膜晶體管，包括柵極，形成在基板上、絕緣層，形成在該基板上并覆蓋該柵極、半導體層，形成在該絕緣層上、以及源極與漏極，形成在該半導體層上，該源極與該漏極之間具有間隔，且該源極與該漏極的至少之一，未延伸至該柵極正上方的區(qū)域內(nèi)。
本發(fā)明提供一種薄膜晶體管，包括柵極，形成在基板上、絕緣層，形成在該基板上并覆蓋該柵極、半導體層，形成在該絕緣層上、以及源極與漏極，形成在該半導體層上，該源極與該漏極之間具有間隔，且該源極與該漏極的至少之一，延伸至該柵極正上方的區(qū)域內(nèi)。
本發(fā)明還提供一種顯示器，包括定義有顯示區(qū)的基底、多條柵極線(gateline)，設置在該基底上、多條數(shù)據(jù)線(data line)，設置在該基底上，該柵極線與該數(shù)據(jù)線彼此相交，以定義多個像素區(qū)，且每一像素區(qū)具有至少一個開關元件(switch device)、至少一個短路桿(shorting bar)，設置在該顯示區(qū)外圍、以及多個源極與漏極的至少之一未延伸至該柵極正上方區(qū)域內(nèi)的薄膜晶體管，設置在該顯示區(qū)外，其中每一薄膜晶體管分別電連接到該柵極線之一與該短路桿及/或該數(shù)據(jù)線之一與該短路桿上。
本發(fā)明再提供一種顯示器，包括定義有顯示區(qū)的基底、多條柵極線，設置在該基底上、多條數(shù)據(jù)線，設置在該基底上，該柵極線與該數(shù)據(jù)線彼此相交，以定義多個像素區(qū)，且每一像素區(qū)具有至少一個開關元件、至少一個短路桿，設置在該顯示區(qū)外圍、以及多個源極與漏極的至少之一延伸至該柵極正上方區(qū)域內(nèi)的薄膜晶體管，設置在該顯示區(qū)外，其中每一薄膜晶體管分別電連接到該柵極線之一與該短路桿及/或該數(shù)據(jù)線之一與該短路桿上。
為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并結(jié)合附圖，作詳細說明如下


圖1A～1C和圖2為本發(fā)明BCE薄膜晶體管結(jié)構(gòu)的剖面示意圖。
圖3A～3C和圖4為本發(fā)明蝕刻終止(I-stopper)薄膜晶體管結(jié)構(gòu)的剖面示意圖。
圖5為本發(fā)明包含二極管式薄膜晶體管的顯示器電路設計示意圖。
圖6為本發(fā)明包含浮動柵極式薄膜晶體管的顯示器電路設計示意圖。
簡單符號說明10、50、100、101、501、1001薄膜晶體管12、52、120、121、521、1201基板14、54、140、141、541、1401柵極16、56、160、161、561、1601絕緣層20、60、200、201、601、2001溝道層22、62、220、221、621、2201歐姆接觸層
24、64、240、241、641、2401半導體層26、66、260、261、661、2601源極28、68、280、281、681、2801漏極30、70、300、301、701、3001間隔32、72、320、321、721、3201溝道區(qū)34、74、340、341、741、3401柵極正上方區(qū)域211、611、2101蝕刻終止層W1源/漏極與柵極的水平距離W2源/漏極與柵極的重疊寬度1、15薄膜晶體管2開關元件3電容元件 4柵極線5數(shù)據(jù)線6、7驅(qū)動電路8共享線9基底11像素區(qū) 13短路桿。
具體實施例方式
本發(fā)明提供一種薄膜晶體管，包括柵極，形成在基板上、絕緣層，形成在基板上并覆蓋柵極、半導體層，形成在絕緣層上、以及源極與漏極，形成在半導體層上，源極與漏極之間具有間隔，且源極與漏極至少之一，未延伸至柵極正上方的區(qū)域內(nèi)。
上述半導體層可包括溝道層以及分別接觸源極與漏極的歐姆接觸層。位于源極與漏極間的溝道層可定義為溝道區(qū)，溝道區(qū)長度大約介于4～12微米。源/漏極與柵極間形成有電阻值大于5MΩ的壓艙電阻(ballast resistor)。而上述未延伸至柵極正上方區(qū)域內(nèi)的源極或漏極，與柵極的水平距離大約介于0～2微米。
柵極與源/漏極的材料可以相同或不同，包括透明材料或反射材料。適用的透明材料例如氧化銦錫(indium tin oxide，ITO)、氧化銦鋅(indium zinc oxide，IZO)、氧化鎘錫(cadmium tin oxide，CTO)、其它具有類似性質(zhì)的材料或上述的組合。適用的反射材料例如銀、金、銅、鋁、鈦、鉭、鎢、鉬、鈮、氮化鈦、氮化鉭、氧化鋁、氮化鋁或上述材料組成的合金或組合。柵極與源/漏極可為單層或多層結(jié)構(gòu)。
絕緣層的材料包括氮化硅、氧化硅、氮氧化硅或其組合物，且可為單層或多層結(jié)構(gòu)。另外，溝道層與歐姆接觸層的材料可包括非晶硅、多晶硅、微晶硅、單晶硅或其組合物，其中歐姆接觸層的摻雜類型可為n型或p型摻雜。甚至為了能讓歐姆接觸層和溝道層的電阻較低或讓電子流通較為順暢，溝道層可摻雜濃度低于歐姆接觸層的摻雜類型，且溝道層所摻雜的摻雜類型可為單層或多層，而可能還保留一層未摻雜層。
請參閱圖1A，說明本發(fā)明薄膜晶體管的剖面結(jié)構(gòu)。薄膜晶體管10包括柵極14、絕緣層16、半導體層24以及源極26與漏極28。柵極14形成在基板12上，絕緣層16形成在基板12上并覆蓋柵極14，半導體層24形成在絕緣層16上，源極26與漏極28形成在半導體層24上。半導體層24由溝道層20與歐姆接觸層22構(gòu)成，其中歐姆接觸層22與源極26、漏極28接觸。源極26與漏極28之間形成有間隔30，間隔30中的溝道層20定義為溝道區(qū)32。此薄膜晶體管的結(jié)構(gòu)特征在于源極26與漏極28至少之一，未延伸至柵極14正上方的區(qū)域34內(nèi)，其源極26或漏極28與柵極14的水平距離為零。換句話說，源極26或漏極28與柵極14并未存在重疊區(qū)域。
請參閱圖1B和圖1C，說明本發(fā)明另一薄膜晶體管的剖面結(jié)構(gòu)。薄膜晶體管50包括柵極54、絕緣層56、半導體層64以及源極66與漏極68。柵極54形成在基板52上，絕緣層56形成在基板52上并覆蓋柵極54，半導體層64形成在絕緣層56上，源極66與漏極68形成在半導體層64上。半導體層64由溝道層60與歐姆接觸層62構(gòu)成，其中歐姆接觸層62與源極66、漏極68接觸。源極66與漏極68之間形成有間隔70，間隔70中的溝道層60定義為溝道區(qū)72。此薄膜晶體管的結(jié)構(gòu)特征在于源極66與漏極68至少之一(圖1B)或兩者(圖1C)，未延伸至柵極54正上方的區(qū)域74內(nèi)，其源極66或漏極68與柵極54有水平距離W1。需要注意的是，圖1C所示的兩個水平距離W1在實施例中是相等的，然而，兩個水平距離W1也可以不相等。
圖1A與圖1B結(jié)構(gòu)上的差異在于，圖1A中源極26或漏極28與柵極14的水平距離為零，而1B圖中源極66或漏極68與柵極54有一水平距離W1。兩者相同之處為，結(jié)構(gòu)中的源極或漏極至少之一未延伸至柵極正上方的區(qū)域內(nèi)。
本發(fā)明提供一種薄膜晶體管，包括柵極，形成在基板上、絕緣層，形成在基板上并覆蓋柵極、半導體層，形成在絕緣層上、以及源極與漏極，形成在半導體層上，源極與漏極之間具有間隔，且源極與漏極至少之一，延伸至柵極正上方的區(qū)域內(nèi)。
上述半導體層可包括溝道層與分別接觸源極與漏極的歐姆接觸層。位于源極與漏極間的溝道層可定義為溝道區(qū)，其長度大約介于4～12微米。源/漏極與柵極間形成有電阻值大于5MΩ的壓艙電阻。而上述延伸至柵極正上方區(qū)域內(nèi)的源極或漏極，與柵極的重疊寬度不大于0.5微米。
柵極與源/漏極的材料可以相同或不同，包括透明材料或反射材料。適用的透明材料例如氧化銦錫(indium tin oxide，ITO)、氧化銦鋅(indium zinc oxide，IZO)、氧化鎘錫(cadmium tin oxide，CTO)、氧化鋁鋅(aluminum zinc，AZO)或其它具有類似性質(zhì)的材料。適用的反射材料例如銀、金、銅、鋁、鈦、釹、鉭、鎢、鉬、鈮、氮化鈦、氮化鉭、氧化鋁、氮化鋁或上述材料組成的合金或組合物。柵極與源/漏極可為單層或多層結(jié)構(gòu)。
絕緣層的材料，包括氮化硅、氧化硅、氮氧化硅或其組合物，且可為單層或多層結(jié)構(gòu)。另外溝道層與歐姆接觸層的材料可包括非晶硅、多晶硅、微晶硅、單晶硅或其組合物，其中歐姆接觸層的摻雜類型可為n型或p型摻雜。甚至為了能讓歐姆接觸層和溝道層的電阻較低或讓電子流通較為順暢，溝道層可摻雜濃度低于歐姆接觸層的摻雜類型，且溝道層所摻雜的摻雜類型可為單層或多層，而可能還保留一層未摻雜層。
請參閱圖2，說明本發(fā)明薄膜晶體管的剖面結(jié)構(gòu)。薄膜晶體管100包括柵極140、絕緣層160、蝕刻終止層180、半導體層240以及源極260與漏極280。柵極140形成在基板120上，絕緣層160形成在基板120上并覆蓋柵極140，半導體層240形成在絕緣層160上，源極260與漏極280形成在半導體層240上。半導體層240由溝道層200與歐姆接觸層220構(gòu)成，其中歐姆接觸層220與源極260、漏極280接觸。源極260與漏極280之間形成有間隔300，間隔300中的溝道層200定義為溝道區(qū)320。此薄膜晶體管的結(jié)構(gòu)特征在于，源極260與漏極280至少之一，延伸至柵極140正上方的區(qū)域340內(nèi)，其源極260或漏極280與柵極140有重疊寬度W2。
本發(fā)明設計的靜電放電(ESD)防護元件具有大的壓艙電阻，可有效減輕靜電放電造成的直接損害，又不會增加額外的布局(layout)面積。壓艙電阻是通過控制源/漏極與柵極之間的重疊面積來改變其數(shù)值。此外，由于寄生串聯(lián)電阻的設計，靜電放電防護元件的漏電流和功率損耗極低，提供了有效電壓降以增強靜電放電防護元件的“堅固耐用性(robustness)”。
本發(fā)明除可應用在如圖1A、1B和圖2所示的BCE(back channel etched)元件外，也可應用于具有I-stopper(ion-stopper)結(jié)構(gòu)的元件。以下就以圖3A、3B和圖4說明本發(fā)明I-stopper薄膜晶體管。
請參閱圖3A，說明本發(fā)明(I-stopper)薄膜晶體管的剖面結(jié)構(gòu)。薄膜晶體管101包括柵極141、絕緣層161、半導體層241以及源極261與漏極281。柵極141形成在基板121上，絕緣層161形成在基板121上并覆蓋柵極141，半導體層241形成在絕緣層161上，源極261與漏極281形成在半導體層241上。半導體層241由溝道層201與歐姆接觸層221構(gòu)成，其中溝道層201與蝕刻終止層181接觸，歐姆接觸層221與源極261、漏極281接觸。
源極261與漏極281之間的溝道層201上還包括形成有蝕刻終止層211，以避免晶體管關閉時，源極261與漏極281之間的漏電流。蝕刻終止層211可由例如氮化硅、氧化硅、氮氧化硅等絕緣材料構(gòu)成。源極261與漏極281之間形成有間隔301，間隔301中的溝道層201定義為溝道區(qū)321。源極261與漏極281至少之一，未延伸至柵極141正上方的區(qū)域341內(nèi)，其源極261或漏極281與柵極141的水平距離為零。換句話說，源極26或漏極28并未與柵極14存在重疊區(qū)域。
請參閱圖3B和圖3C，說明本發(fā)明另一蝕刻終止(I-stopper)薄膜晶體管的剖面結(jié)構(gòu)。薄膜晶體管501包括柵極541、絕緣層561、半導體層641以及源極661與漏極681。柵極541形成在基板521上，絕緣層561形成在基板521上并覆蓋柵極541，半導體層641形成在絕緣層561上，源極661與漏極681形成在半導體層641上。半導體層641由溝道層601與歐姆接觸層621構(gòu)成，其中歐姆接觸層621與源極661、漏極681接觸。
源極661與漏極681之間的溝道層601上還包括形成有蝕刻終止層611，以避免晶體管關閉時，源極661與漏極681之間的漏電流。蝕刻終止層611可由例如氮化硅、氧化硅、氮氧化硅等絕緣材料構(gòu)成。源極661與漏極681之間形成有間隔701，間隔701中的溝道層601定義為溝道區(qū)721。源極661與漏極681至少之一(圖3B)或兩者(圖3C)，未延伸至柵極541正上方的區(qū)域741內(nèi)，其源極661或漏極681與柵極541有水平距離W1。需要注意的是，圖3C所示的兩個水平距離W1在實施例中為相等，然而，兩個水平距離W1也可不相等。
圖3A與圖3B結(jié)構(gòu)上的差異在于，圖3A中源極261或漏極281與柵極141的水平距離為零，而圖3B中源極661或漏極681與柵極541有水平距離W1。兩者相同之處為，結(jié)構(gòu)中的源極或漏極至少之一未延伸至柵極正上方的區(qū)域內(nèi)。
請參閱圖4，說明本發(fā)明蝕刻終止(I-stopper)薄膜晶體管的剖面結(jié)構(gòu)。薄膜晶體管1001包括柵極1401、絕緣層1601、半導體層2401以及源極2601與漏極2801。柵極1401形成在基板1201上，絕緣層1601形成在基板1201上并覆蓋柵極1401，半導體層2401形成在絕緣層1601上，源極2601與漏極2801形成在半導體層2401上。半導體層2401由溝道層2001與歐姆接觸層2201構(gòu)成，其中歐姆接觸層2201與源極2601、漏極2801接觸。
源極2601與漏極2801之間的溝道層2001上還包括形成有蝕刻終止層2101，以避免晶體管關閉時，源極2601與漏極2801之間的漏電流。蝕刻終止層2101可由例如氮化硅、氮氧化硅或氧化硅等絕緣材料構(gòu)成。源極2601與漏極2801之間形成有間隔3001，間隔3001中的溝道層2001定義為溝道區(qū)3201。源極2601與漏極2801至少之一，延伸至柵極1401正上方的區(qū)域3401內(nèi)，其源極2601或漏極2801與柵極1401有重疊寬度W2。
本發(fā)明另提供一種顯示器，包括定義有顯示區(qū)的基底、多條柵極線，設置在基底上、多條數(shù)據(jù)線，設置在基底上，上述柵極線與數(shù)據(jù)線彼此相交，以定義多個像素區(qū)，且每一像素區(qū)具有至少一個開關元件、至少一個短路桿，設置在顯示區(qū)外圍、以及多個源極與漏極至少之一未延伸至柵極正上方區(qū)域內(nèi)的薄膜晶體管，設置在顯示區(qū)外，其中每一薄膜晶體管分別電連接到上述柵極線之一與短路桿及/或上述數(shù)據(jù)線之一與短路桿上。此顯示器還包括共享線，設置在顯示區(qū)外圍，且電連接到短路桿上。
本發(fā)明再提供一種顯示器，包括定義有顯示區(qū)的基底、多條柵極線，設置在基底上、多條數(shù)據(jù)線，設置在基底上，上述柵極線與數(shù)據(jù)線彼此相交，以定義多個像素區(qū)，且每一像素區(qū)具有至少一個開關元件、至少一個短路桿，設置在顯示區(qū)外圍、以及多個源極與漏極的至少之一延伸至柵極正上方區(qū)域內(nèi)的薄膜晶體管，設置在顯示區(qū)外，其中每一薄膜晶體管分別電連接到上述柵極線之一與短路桿及/或上述數(shù)據(jù)線之一與短路桿上。此顯示器還包括共享線，設置在顯示區(qū)外圍，且電連接到短路桿上。
本發(fā)明的顯示器可包括電致發(fā)光顯示器(electroluminescence display)、發(fā)光二極管顯示器(light-emitting diode display)、場發(fā)射顯示器(field-emissiondisplay)、奈米碳管顯示器(nano-carbon tube display)、液晶顯示器(liquid crystaldisplay)或等離子體顯示器(plasma display)等。
本發(fā)明薄膜晶體管可連接成二極管式的薄膜晶體管也可連接成浮動柵極式的薄膜晶體管。以下就以圖5和圖6分別作說明。請參閱圖5，說明本發(fā)明包含二極管式薄膜晶體管的顯示器電路設計示意圖。多條柵極線4與數(shù)據(jù)線5彼此垂直相交設置在基底9上，以定義多個像素區(qū)11并分別耦接至位于顯示區(qū)外圍的驅(qū)動電路6及7。開關元件2，設置在像素區(qū)11內(nèi)并耦接至構(gòu)成該像素區(qū)的柵極線及數(shù)據(jù)線。像素區(qū)11內(nèi)還包括與開關元件2耦接的電容元件3。
多個源極與漏極至少之一未延伸或延伸至柵極正上方區(qū)域內(nèi)的薄膜晶體管1與短路桿13，設置在顯示區(qū)外圍，其中每一薄膜晶體管1分別電連接到上述多條柵極線4之一、另一薄膜晶體管1與短路桿13及/或上述多條數(shù)據(jù)線5之一、另一薄膜晶體管1與短路桿13上。
上述二極管式薄膜晶體管的起始電壓大約介于20～40伏特，漏電流低于1E-6安培，功耗低于2E-5瓦。
請參閱圖6，說明本發(fā)明包含浮動柵極式薄膜晶體管的顯示器電路設計示意圖。多條柵極線4與數(shù)據(jù)線5彼此垂直相交設置在基底9上，以定義多個像素區(qū)11并分別耦接至位于顯示區(qū)外圍的驅(qū)動電路6及7。開關元件2，設置在像素區(qū)11內(nèi)并耦接至構(gòu)成該像素區(qū)的柵極線和數(shù)據(jù)線。像素區(qū)11內(nèi)還包括與開關元件2耦接的電容元件3。
多個源極與漏極至少之一未延伸或延伸至柵極正上方區(qū)域內(nèi)的薄膜晶體管1與短路桿13，設置在顯示區(qū)外圍，其中每一薄膜晶體管1分別電連接到上述多條柵極線4之一與短路桿13及/或上述多條數(shù)據(jù)線5之一與短路桿13上。
上述浮動柵極式薄膜晶體管的起始電壓大約介于60～100伏特，其漏電流低于1E-7安培，功耗低于6E-6瓦。
雖然已經(jīng)通過優(yōu)選實施例如上所述地揭露了本發(fā)明，但這些優(yōu)選實施例并非用于限定本發(fā)明，本領域技術人員，在不脫離本發(fā)明的精神和范圍的情況下，應可作細微的更動與潤飾，因此本發(fā)明的保護范圍應由權利要求書所界定者的范圍為準。
權利要求
1.一種薄膜晶體管，包括柵極，形成在基板上；絕緣層，形成在所述基板上并覆蓋所述柵極；半導體層，形成在所述絕緣層上；以及源極與漏極，形成在所述半導體層上，所述源極與所述漏極之間具有間隔，且所述源極與所述漏極的至少之一，未延伸至所述柵極正上方的區(qū)域內(nèi)。
2.如權利要求1所述的薄膜晶體管，其中所述半導體層包括溝道層與歐姆接觸層，所述歐姆接觸層分別接觸所述源極與所述漏極。
3.如權利要求2所述的薄膜晶體管，其中所述源極與所述漏極之間的所述溝道層定義為溝道區(qū)。
4.如權利要求3所述的薄膜晶體管，其中所述溝道區(qū)的長度大約介于4～12微米。
5.如權利要求2所述的薄膜晶體管，還包括蝕刻終止層，設置在所述溝道層與所述歐姆接觸層之間。
6.如權利要求1所述的薄膜晶體管，其中所述源/漏極與所述柵極間形成有壓艙電阻。
7.如權利要求6所述的薄膜晶體管，其中所述壓艙電阻大于5MΩ。
8.如權利要求1所述的薄膜晶體管，其中未延伸至所述柵極正上方區(qū)域內(nèi)的所述源極或漏極，與所述柵極的水平距離大約介于0～2微米。
9.如權利要求1所述的薄膜晶體管，其中所述薄膜晶體管包括二極管式薄膜晶體管或浮動柵極薄膜晶體管。
10.如權利要求9所述的薄膜晶體管，其中所述二極管式薄膜晶體管的起始電壓大約介于20～40伏特。
11.如權利要求9所述的薄膜晶體管，其中所述浮動柵極薄膜晶體管的起始電壓大約介于60～100伏特。
12.一種薄膜晶體管，包括柵極，形成在基板上；絕緣層，形成在所述基板上并覆蓋于所述柵極；半導體層，形成在所述絕緣層上；以及源極與漏極，形成在所述半導體層上，所述源極與所述漏極之間具有間隔，且所述源極與所述漏極的至少之一，延伸至所述柵極正上方的區(qū)域內(nèi)。
13.如權利要求12所述的薄膜晶體管，其中所述半導體層包括溝道層與歐姆接觸層，所述歐姆接觸層分別接觸所述源極與所述漏極。
14.如權利要求13所述的薄膜晶體管，其中所述源極與所述漏極之間的所述溝道層定義為溝道區(qū)。
15.如權利要求14所述的薄膜晶體管，其中所述溝道區(qū)的長度大約介于4～12微米。
16.如權利要求13所述的薄膜晶體管，還包括蝕刻終止層，設置在所述溝道層與所述歐姆接觸層之間。
17.如權利要求12所述的薄膜晶體管，其中所述源/漏極與所述柵極間形成有壓艙電阻。
18.如權利要求17所述的薄膜晶體管，其中所述壓艙電阻大于5MΩ。
19.如權利要求12所述的薄膜晶體管，其中延伸至所述柵極正上方區(qū)域內(nèi)的所述源極或漏極，與所述柵極的重疊寬度不大于0.5微米。
20.如權利要求12所述的薄膜晶體管，其中所述薄膜晶體管為二極管式薄膜晶體管或浮動柵極薄膜晶體管。
21.如權利要求20所述的薄膜晶體管，其中所述二極管式薄膜晶體管的起始電壓大約介于20～40伏特。
22.如權利要求20所述的薄膜晶體管，其中所述浮動柵極薄膜晶體管的起始電壓大約介于60～100伏特。
23.一種顯示器，包括基底，定義有顯示區(qū)；多條柵極線，設置在所述基底上；多條數(shù)據(jù)線，設置在所述基底上，所述柵極線與所述數(shù)據(jù)線彼此相交，以定義多個像素區(qū)，且每一像素區(qū)具有至少一個開關元件；至少一個短路桿，設置在所述顯示區(qū)外圍；以及多個如權利要求1所述的薄膜晶體管，設置在所述顯示區(qū)外，其中每一薄膜晶體管分別電連接到所述柵極線之一與所述短路桿及/或所述數(shù)據(jù)線之一與所述短路桿上。
24.如權利要求23所述的顯示器，還包括共享線，設置在所述顯示區(qū)外圍，且電連接到所述短路桿上。
25.一種顯示器，包括基底，定義有顯示區(qū)；多條柵極線，設置在所述基底上；多條數(shù)據(jù)線，設置在所述基底上，所述柵極線與所述數(shù)據(jù)線彼此相交，以定義多個像素區(qū)，且每一像素區(qū)具有至少一個開關元件；至少一個短路桿，設置在所述顯示區(qū)外圍；以及多個如權利要求12所述的薄膜晶體管，設置在所述顯示區(qū)外，其中每一薄膜晶體管分別電連接到所述柵極線之一與所述短路桿和/或所述數(shù)據(jù)線之一與所述短路桿上。
26.如權利要求25所述的顯示器，還包括共享線，設置在所述顯示區(qū)外圍，且電連接到所述短路桿上。
全文摘要
本發(fā)明提供一種薄膜晶體管及包含此薄膜晶體管的顯示器。該薄膜晶體管包括柵極，形成在基板上、絕緣層，形成在該基板上并覆蓋該柵極、半導體層，形成在該絕緣層上、以及源極與漏極，形成在該半導體層上，該源極與該漏極之間具有間隔，且該源極與該漏極的至少之一，未延伸至該柵極正上方的區(qū)域內(nèi)。
文檔編號H01L29/66GK1912725SQ20061012167
公開日2007年2月14日 申請日期2006年8月28日 優(yōu)先權日2006年8月28日
發(fā)明者林友民, 甘豐源 申請人:友達光電股份有限公司