專利名稱：Cmos器件應力膜的形成方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種形成CMOS器件應力膜的 方法。
背景技術：
在半導體制造工業(yè)里，已知在摻雜區(qū)上形成應力膜可通過在底下含有摻 雜雜質(zhì)的膜或是襯底上產(chǎn)生機械應力，來增加相關半導體元件的速度。這樣 的應力增進了摻雜雜質(zhì)的活動力?；顒恿υ黾拥膿诫s質(zhì)或是電荷載流子可使 半導體元件，例如晶體管，有更高的運轉(zhuǎn)速度，因此各種適當應用中使用應 力膜是有助益的。
在過去的十幾年之間，利用縮減金屬氧化物半導體場效應晶體管 (Metal-oxide-semiconductor Field-effect Transistors, MOSFET)尺寸的方式，借以 持續(xù)地改善集成電路的每一功能元件的操作速度、效能表現(xiàn)、電路的元件密 度以及成本，縮減的方法主要包括縮小柵極長度以及柵極氧化層的厚度。為 了進一步提升晶體管的效能，利用位于半導體襯底中一部份的應變通道區(qū)域 來制造MOSFET元件。對于互補金屬氧化物半導體場效應晶體管(CMOS)而 言，以n型的MOSFET或是p型的MOSFET來說，使用應變通道區(qū)域可以提高載 流子的遷移率，以增加元件的效能。申請?zhí)枮?00510093507.7的中國專利申請 中公開了 一種具有區(qū)域化應力結(jié)構(gòu)的金屬氧化物半導體場效應晶體管，其在 沿著源極一漏極的方向上，于NMOSFET的n型通道中形成拉伸應變(Tensile Strain)的應力膜，可以增加電子的遷移率，而在沿著源極一漏極的方向上，于 PMOSFET的p型通道中形成壓縮應變(Compressive Strain)的應力膜，可以增 加空穴的遷移率。圖l為CMOS器件的應力膜位置示意圖。如圖l所示，在NMOS 晶體管116上形成拉伸應變(TensileStrain)的應力膜l 10，可以增加電子的遷移 率，而在PMOS晶體管117上形成壓縮應變(Compressive Strain )的應力膜120, 可以增加空穴的遷移率。但是在應力膜110和120的接觸部位118經(jīng)常會出現(xiàn)凸 起現(xiàn)象，圖2至圖5為說明這種凸起形成過程的示意圖。在形成應力膜的過 程中，先形成其中一層，例如先在NMOS晶體管116上形成拉伸應變(Tensile Strain)的應力膜110,然后在PMOS晶體管117和應力膜110上沉積另 一層應力
膜120，如圖2所示；再于覆蓋PMOS晶體管117的應力膜120上形成光刻膠圖形 112,如圖3所示；隨后利用光刻膠圖形112為掩膜刻蝕掉覆蓋NMOS晶體管U6 上的應力膜，如圖4所示；由于沉積應力膜120時，該應力膜也覆蓋先前形成 的應力膜110，因此在移除光刻膠圖形112后，會在應力膜110和120的接合部 位留下凸起113,影響后續(xù)工藝的進行。
發(fā)明內(nèi)容
本發(fā)明提供了一種形成CMOS器件應力膜的方法，能夠消除NMOS晶體 管和PMOS晶體管的應力膜接合部位的凸起。
本發(fā)明提供的一種形成CMOS器件應力膜的方法，所述CMOS器件包括 PMOS晶體管和NMOS晶體管，所述方法包括下列步驟
形成第一應力膜，所述第一應力膜覆蓋所述NMOS晶體管和PMOS晶體 管；在所述PMOS晶體管和NMOS晶體管之間的第一應力膜表面形成介質(zhì)層； 形成僅覆蓋所述NMOS晶體管的第一掩膜圖形；刻蝕所述PMOS晶體管上的 第一應力膜和介質(zhì)層，并移除所述第一掩膜圖形；沉積第二應力膜材料，所 述第二應力膜材料表面與所述第一應力膜表面齊平；形成第二掩膜圖形；刻 蝕所述第二應力膜材料至與所述第一應力膜表面齊平；移除所述第二掩膜圖 形和剩余的介質(zhì)層。
所述第二掩膜圖形覆蓋所述NMOS晶體管上的第一應力膜和所述PMOS 晶體管上的第二應力膜材料表面。
所述第 一應力膜和所述第二應力膜材料表面的第二掩膜圖形的寬度相 同。所述第一掩膜圖形僅覆蓋所述NMOS晶體管上的第一應力膜和介質(zhì)層表 面。所述第一應力膜和第二應力膜的材料為氮化硅。所述介質(zhì)層的材料為富 硅聚合物。所述第一應力膜為具有拉伸應力的應力膜，所述第二應力膜為具 有壓縮應力的應力膜。
與本發(fā)明具有相同或相應技術特征的另一種形成CMOS器件應力膜的方 法，所述CMOS器件包括PMOS晶體管和NMOS晶體管，所述方法包括下 列步驟
形成第一應力膜，所述第一應力膜覆蓋所述NMOS晶體管和PMOS晶體
管；在所述PMOS晶體管和NMOS晶體管之間的第一應力膜表面形成介質(zhì)層； 形成僅覆蓋所述PMOS晶體管的第一掩膜圖形；刻蝕所述NMOS晶體管上的
第一應力膜和介質(zhì)層，并移除所述第一掩膜圖形；沉積第二應力膜材料，所 述第二應力膜材料表面與所述第一應力膜表面齊平；形成第二掩膜圖形；刻 蝕所述第二應力膜材料至與所述第一應力膜齊平；移除所述第二掩膜圖形和 剩余的介質(zhì)層。
所述第二掩膜圖形覆蓋所述PMOS晶體管上的第 一應力膜和所述NMOS 晶體管上的第二應力膜材料表面。
所述第 一應力膜和所述第二應力膜材料表面的第二掩膜圖形的寬度相 同。所述第一掩膜圖形僅覆蓋所述PMOS晶體管上的第一應力膜和介質(zhì)層表 面。所述第一應力膜為具有壓縮應力的應力膜，所述第二應力膜為具有拉伸 應力的應力膜。所述介質(zhì)層的材料為富硅聚合物。所述第一應力膜和第二應 力膜的材料為氮化硅。
與現(xiàn)有4支術相比，本發(fā)明具有以下優(yōu)點
本發(fā)明的CMOS器件應力膜形成方法采用了兩次掩膜的工藝，即首先形 成覆蓋NMOS晶體管和PMOS晶體管的第一應力膜；在所述PMOS晶體管和 NMOS晶體管之間的第一應力膜表面形成BARC層；然后形成僅覆蓋所述 NMOS晶體管的第一掩膜圖形；刻蝕所述PMOS晶體管上的第一應力膜和介 質(zhì)層，并移除所述第一掩膜圖形；接著沉積第二應力膜材料，所述第二應力 膜材料表面與所述第一應力膜表面齊平；隨后形成第二掩膜圖形；以第二掩 膜圖形為掩膜刻蝕所述第二應力膜材料至與所述第一應力膜表面齊平；并移 除所述第二掩膜圖形和剩余的介質(zhì)層。采用本發(fā)明的兩次掩膜刻蝕的方法在 NMOS晶體管116和PMOS晶體管表面形成的應力膜的接合部位消除了凸起 現(xiàn)象。
通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及 其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同 的部分。并未刻意按比例繪制附圖，重點在于示出本發(fā)明的主旨。在附圖中， 為清楚明了，放大了層和區(qū)域的厚度。
圖1為CMOS器件的應力膜位置示意圖2至圖5為說明現(xiàn)有CMOS器件應力膜接合部位凸起的形成過程的示
意圖6至圖15為根據(jù)本發(fā)明實施例的CMOS器件應力膜形成過程的剖面示 意圖16為根據(jù)本發(fā)明實施例的應力膜形成方法流程圖。 所述示意圖只是實例，其在此不應過度限制本發(fā)明保護的范圍。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖 對本發(fā)明的具體實施方式
做詳細的說明。
本發(fā)明提供的應力膜的方法涉及CMOS中的PMOS晶體管和NMOS晶 體管。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本 發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在 不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實 施的限制。
圖6至圖15為才艮據(jù)本發(fā)明實施例的CMOS器件應力膜形成過程剖面示意 圖。為了簡便起見，圖中未示出NMOS晶體管116和PMOS晶體管117的源 極和漏極、以及柵極氧化層、側(cè)墻(offset spacer)和襯底中的STI隔離溝槽。 如圖6所示，在半導體襯底100上形成的CMOS器件包括NMOS晶體管116 和PMOS晶體管117，襯底100可以是包括半導體元素的硅材料，例如單晶、 多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe),也可以是絕緣體上硅(SOI)。在所述 NMOS晶體管116和PMOS晶體管117上沉積第一應力膜110,應力膜110 的厚度為200A 500A。沉積的方法可采用CVD工藝、物理氣相淀積(PVD) 工藝或原子層沉積(ALD)工藝，在較佳實施例中，應力膜110的材料為氮 化硅，并在形成應力膜110后進行退火步驟，可4吏用各種退火方法，例如使 用鹵素燈或鎢燈，退火的溫度為800~1000°C，退火后的應力膜110是一種沿 橫向具有拉伸應力的應力膜。
然后，如圖7所示，在所述NMOS晶體管116和PMOS晶體管117之間 的第一應力膜110表面形成介質(zhì)層200;所述介質(zhì)層200的材料為富硅聚合物， 優(yōu)選為底部抗反射層(BARC)，利用旋涂(spin on)工藝形成。BARC優(yōu)選 為布魯爾科技有限公司商標為GF系列產(chǎn)品，厚度為1500A 2000A，優(yōu)選為
1700人。
在CMOS器件表面涂布厚度為1500A 2500A的光刻膠，利用常規(guī)光刻工
藝例如曝光、顯影、清洗等工藝圖案化上述光刻膠層，形成光刻膠掩膜圖形
210，該掩膜圖形210僅覆蓋所述NMOS晶體管116,而露出PMOS晶體管 117上的第一應力膜110和介質(zhì)層200,如圖8所示。
在接下來的工藝步驟中，如圖9所示，以光刻膠掩膜圖形210掩膜刻蝕 露出的PMOS晶體管117上的第一應力膜110和介質(zhì)層200?？墒褂酶鞣N適 合的干法刻蝕法刻蝕上述第一應力膜110和介質(zhì)層200,例如反應離子刻蝕或 等離子刻蝕。接下來，如圖IO所示，采用濕法清洗或灰化工藝去除光刻膠掩 膜圖形210,然后采用CVD工藝、物理氣相淀積(PVD)工藝或原子層沉積 (ALD)工藝淀積第二應力膜材料230,該第二應力膜材料230為氮化硅。然 后進行退火處理，在各種實施例中，退火的溫度在600 800。C之間，可使用各 種退火方法，例如使用卣素燈或鵠燈。退火后的第二應力膜材料230是一種 沿橫向具有壓縮應力的膜層。隨后，進行化學機械研磨(CMP),研磨上述 第二應力膜材料230,使所述第二應力膜材料230表面與所述第一應力膜110 表面齊平，如圖11所示。
在接下來的工藝步驟中，在NMOS晶體管116和PMOS晶體管表面涂布 厚度為2500A 5000A的光刻膠，利用常規(guī)光刻工藝例如曝光、顯影、清洗等 工藝圖案化上述光刻膠層，形成光刻膠掩膜圖形211。光刻膠掩膜圖形211覆 蓋NMOS晶體管116上的第一應力膜IIO和PMOS晶體管117上的第二應力 膜材料230表面，而且，第一應力膜110和第二應力膜材料230表面的光刻 膠掩膜圖形2U的寬度相同，如圖12所示。
然后，以光刻膠掩膜圖形211為掩膜刻蝕第二應力膜材料，可采用干法 刻蝕，例如等離子刻蝕的方法，刻蝕至介質(zhì)層200表面，如圖13所示。在刻 蝕過程中，在反應室內(nèi)，采用等離子體刻蝕工藝進行刻蝕。在刻蝕期間，刻 蝕的方向性可以通過控制等離子源的偏置功率和陰極(也就是襯底)偏壓功 率來實現(xiàn)。在本實施例中，反應室內(nèi)通入刻蝕劑氣體流量50400sccm，襯底 溫度控制在20。C和90。C之間，腔體壓力為4-80mTorr，等離子源輸出功率 50W-2000W?？涛g劑采用混合氣體，混合氣體可以包括如SF6、 CHF3、 CF4、 氯氣Cl2、氮氣N2、氦氣He和氧氣02的混合氣體，以及惰性氣體(比如氫 氣Ar、氖氣Ne、氦氣He等等)或其組合。這種刻蝕劑對于第二應力膜材氮 化硅料而言具有很高的刻蝕選擇性。繼續(xù)過刻蝕(over eteh)第二應力膜材料，直至與第一應力膜110表面齊平，在過刻蝕過程中介質(zhì)層200被減薄。此時 便形成了第二應力膜120，如圖14所示。最后采用濕法清洗或灰化工藝移除 掩膜圖形211和剩余的介質(zhì)層200，如圖15所示。由圖15可以看出，采用本 發(fā)明的兩次掩膜刻蝕的方法，NMOS晶體管116和PMOS晶體管表面形成的 應力膜的接合部位消除了凸起現(xiàn)象。
圖16為根據(jù)本發(fā)明實施例的應力膜形成方法流程圖，如圖16所示，作為 總結(jié)，在本發(fā)明方法的實施例中首先形成覆蓋NMOS晶體管和PMOS晶體管的 第一氮化硅應力膜(S101);然后在PMOS晶體管和NMOS晶體管之間的第一 氮化硅應力膜表面形成BARC層(S102);形成僅覆蓋NMOS晶體管的第一掩 膜圖形(S103);刻蝕PMOS晶體管上的第一氮化硅應力膜和BARC層，并移 除第一掩膜圖形(S104);沉積第二氮化硅應力膜材料，所述材料表面與所 述第一氮化硅應力膜表面齊平(S105);形成覆蓋NMOS晶體管上的第一氮 化硅應力膜和PMOS晶體管上第二氮化硅應力膜材料表面的第二掩膜圖形 (S106);刻蝕第二氮化硅應力膜材料至與第一氮化硅應力膜齊平(S107); 移除所述第二掩膜圖形和剩余的BARC層(S108)。所述第二掩膜圖形覆蓋所 述NMOS晶體管上的第 一應力膜和所述PMOS晶體管的第二應力膜材料表面。 所述第 一應力膜和所述第二應力膜材料表面的第二掩膜圖形的寬度相同。所 述第一掩膜圖形僅覆蓋所述NMOS晶體管上的第一應力膜和介質(zhì)層表面。所述 第一應力膜和第二應力膜的材料為氮化硅。所述介質(zhì)層的材料為富硅聚合物。
上述本發(fā)明的實施例中是先在NMOS晶體管和PMOS晶體管上形成具有 拉伸應力的第一應力膜，然后再形成具有壓縮應力的第二應力膜。在本發(fā)明 的其它實施例中，也可以先在NMOS晶體管和PMOS晶體管上形成具有壓縮應 力的第一應力膜。具體來說，在本發(fā)明的另一個實施例中，先形成第一應力 膜，所述第一應力膜覆蓋所述NMOS晶體管和PMOS晶體管；然后在所述PMOS 晶體管和NMOS晶體管之間的第一應力膜表面形成介質(zhì)層；隨后形成僅覆蓋所 述PMOS晶體管的第 一掩膜圖形；接著刻蝕所述NMOS晶體管上的第 一應力膜 和介質(zhì)層，并移除所述第一掩膜圖形；隨后沉積第二應力膜材料，所述第二 應力膜材料表面與所述第一應力膜表面齊平；然后形成第二掩膜圖形；以第 二掩膜圖形為掩膜刻蝕所述第二應力膜材料至與所述第一應力膜齊平；最后 移除所述第二掩膜圖形和剩余的介質(zhì)層。其中，所述第二掩膜圖形覆蓋所述
PMOS晶體管上的第 一應力膜和所述NMOS晶體管的第二應力膜材料表面。所 述第 一應力膜和所述第二應力膜材料表面的第二掩膜圖形的寬度相同。所述 第 一掩膜圖形僅覆蓋所述PMOS晶體管上的第 一應力膜和介質(zhì)層表面。所述第 一應力膜為具有壓縮應力的應力膜，所述第二應力膜為具有拉伸應力的應力 膜。所述第一應力膜和第二應力膜的材料為氮化硅。所述介質(zhì)層的材料為富 硅聚合物。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上 的限制。雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明。 任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利 用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修 飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的
及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。
權(quán)利要求
1、一種形成CMOS器件應力膜的方法，所述CMOS器件包括PMOS晶體管和NMOS晶體管，所述方法包括下列步驟形成第一應力膜，所述第一應力膜覆蓋所述NMOS晶體管和PMOS晶體管；在所述PMOS晶體管和NMOS晶體管之間的第一應力膜表面形成介質(zhì)層；形成僅覆蓋所述NMOS晶體管的第一掩膜圖形；刻蝕所述PMOS晶體管上的第一應力膜和介質(zhì)層，并移除所述第一掩膜圖形；沉積第二應力膜材料，所述第二應力膜材料表面與所述第一應力膜表面齊平；形成第二掩膜圖形；刻蝕所述第二應力膜材料至與所述第一應力膜表面齊平；移除所述第二掩膜圖形和剩余的介質(zhì)層。
2、 如權(quán)利要求l所述的方法，其特征在于所述第二掩膜圖形覆蓋所述 NMOS晶體管上的第一應力膜和所述PMOS晶體管上的第二應力膜材料表面。
3、 如權(quán)利要求2所述的方法，其特征在于所述第一應力膜和所述第二 應力膜材料表面的第二掩膜圖形的寬度相同。
4、 如權(quán)利要求l所述的方法，其特征在于所述第一掩膜圖形僅覆蓋所 述NMOS晶體管上的第一應力膜和介質(zhì)層表面。
5、 如權(quán)利要求l所迷的方法，其特征在于所述第一應力膜和第二應力 膜的材料為氮化硅。
6、 如權(quán)利要求l所述的方法，其特征在于所述介質(zhì)層的材料為富硅聚 合物。
7、 如權(quán)利要求5所述的方法，其特征在于所述第一應力膜為具有拉伸 應力的應力膜，所述第二應力膜為具有壓縮應力的應力膜。
8、 一種形成CMOS器件應力膜的方法，所述CMOS器件包括PMOS晶 體管和NMOS晶體管，所述方法包括下列步驟形成第一應力膜，所述第一應力膜覆蓋所述NMOS晶體管和PMOS晶體 管；在所述PMOS晶體管和NMOS晶體管之間的第一應力膜表面形成介質(zhì)層；形成僅覆蓋所述PMOS晶體管的第一掩膜圖形；刻蝕所述NMOS晶體管上的第一應力膜和介質(zhì)層，并移除所述第一掩膜 圖形；沉積第二應力膜材料，所述第二應力膜材料表面與所述第 一應力膜表面齊平；形成第二掩膜圖形；刻蝕所述第二應力膜材料至與所述第一應力膜齊平； 移除所述第二掩膜圖形和剩余的介質(zhì)層。
9、 如權(quán)利要求8所述的方法，其特征在于所述第二掩膜圖形覆蓋所述 PMOS晶體管上的第一應力膜和所述NMOS晶體管上的第二應力膜材料表 面。
10、 如權(quán)利要求9所述的方法，其特征在于所述第一應力膜和所述第 二應力膜材料表面的第二掩膜圖形的寬度相同。
11、 如權(quán)利要求8所述的方法，其特征在于所述第一掩膜圖形僅覆蓋 所述PMOS晶體管上的第一應力膜和介質(zhì)層表面。
12、 如^L利要求8所述的方法，其特征在于所述第一應力膜為具有壓 縮應力的應力膜，所述第二應力膜為具有拉伸應力的應力膜。
13、 如權(quán)利要求8所述的方法，其特征在于所述介質(zhì)層的材料為富硅 聚合物。
14、 如權(quán)利要求12所述的方法，其特征在于所述第一應力膜和第二應 力膜的材料為氮化硅。
全文摘要
本發(fā)明公開了一種形成CMOS器件應力膜的方法，所述CMOS器件包括PMOS晶體管和NMOS晶體管，所述方法包括下列步驟形成第一應力膜，所述第一應力膜覆蓋所述NMOS晶體管和PMOS晶體管；在所述PMOS晶體管和NMOS晶體管之間的第一應力膜表面形成介質(zhì)層；形成僅覆蓋所述NMOS晶體管的第一掩膜圖形；刻蝕所述PMOS晶體管上的第一應力膜和介質(zhì)層，并移除所述第一掩膜圖形；沉積第二應力膜材料，所述第二應力膜材料表面與所述第一應力膜表面齊平；形成第二掩膜圖形；刻蝕所述第二應力膜材料至與所述第一應力膜表面齊平；移除所述第二掩膜圖形和剩余的介質(zhì)層。本發(fā)明的方法能夠消除NMOS晶體管和PMOS晶體管的應力膜接合部位的凸起。
文檔編號H01L21/70GK101192573SQ200610118829
公開日2008年6月4日 申請日期2006年11月28日 優(yōu)先權(quán)日2006年11月28日
發(fā)明者吳漢明, 張海洋, 馬擎天 申請人:中芯國際集成電路制造(上海)有限公司