亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

用于靜電放電保護(hù)電路的可控硅整流器及其結(jié)構(gòu)的制作方法

文檔序號(hào):6876729閱讀:134來源:國知局
專利名稱:用于靜電放電保護(hù)電路的可控硅整流器及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及集成電路,更特別地,本發(fā)明涉及一種具有用于保護(hù)集成電路免受靜電放電損害的可控硅整流器特性的靜電放電保護(hù)電路。
背景技術(shù)
當(dāng)施加高電壓時(shí),集成電路(IC)時(shí)常會(huì)損壞。由于靜電或類似的結(jié)果而可以產(chǎn)生這樣的高電壓。因此,在IC中,通常提供了靜電放電(ESD)保護(hù)電路來保護(hù)內(nèi)部電路免受外部靜電所導(dǎo)致的潛在損害。IC設(shè)計(jì)已經(jīng)穩(wěn)定地減少了功率消耗以及電路所占用的區(qū)域。在這樣的電路中,已知的是使用可控硅整流器(SCR)來提供ESD保護(hù),如圖1中所示。
參照?qǐng)D1,SCR 1被用作ESD保護(hù)電路。SCR 1的陽極AN連接到信號(hào)線DQ,其依次連接到IC(未示出)。如果在信號(hào)線DQ上出現(xiàn)由ESD所導(dǎo)致的過電壓,則SCR 1允許電流流入外圍地電壓線VSSQ中。結(jié)果,保護(hù)IC免受由ESD所導(dǎo)致的沖擊。
圖2是用于ESD保護(hù)電路的傳統(tǒng)的SCR的電路圖,類似于圖1中的SCR1。圖3是顯示圖2的SCR的結(jié)構(gòu)的剖面圖。參照?qǐng)D2,如果將在信號(hào)線DQ上的高電壓施加到SCR的陽極AN,則陽極AN的電壓可以增加到觸發(fā)電壓或更高。在這種情況中,PNP晶體管11接通,以及其基極連接到PNP晶體管11的集電極的NPN晶體管13也接通。結(jié)果是,電流從陽極AN流入到第一陰極KAT1和第二陰極KAT2。在圖2中,第一陰極KAT1連接到主地電壓線VSSM,以及第二陰極KAT2連接到外圍地電壓線VSSQ。
但是,在傳統(tǒng)的SCR的結(jié)構(gòu)中,主地電壓線VSSM實(shí)質(zhì)上連接到外圍地電壓線VSSQ,如圖3中所示。也就是說,主地電壓線VSSM和外圍地電壓線VSSQ連接到相同的P+區(qū)域31。這就產(chǎn)生了如下的問題由于在IC的操作期間受噪聲影響的外圍地電壓線VSSQ的電壓,所以需要高穩(wěn)定性的主地電壓線VSSM的電壓可以變得不穩(wěn)定。
作為參考,在圖2和3中,通過對(duì)在N勢(shì)阱35和P+區(qū)域31之間存在的電阻元件進(jìn)行建模來指示參考字符Rpsub。通過對(duì)在N+區(qū)域41和P型襯底10之間的N勢(shì)阱35中存在的電阻元件進(jìn)行建模來指示參考字符Rnwell。

發(fā)明內(nèi)容
因此,本發(fā)明已經(jīng)著手解決在現(xiàn)有技術(shù)中發(fā)生的上述問題,本發(fā)明的一個(gè)目的是提供一種具有可控硅整流器特性的ESD保護(hù)電路,其中主地電壓線實(shí)質(zhì)上與外圍地電壓線相隔離,因此在IC的操作期間穩(wěn)定地提供主地電壓。
根據(jù)本發(fā)明的一個(gè)方面,提供了一種具有用于防止過電壓施加到IC上的可控硅整流器特性的ESD保護(hù)電路。本發(fā)明的可控硅整流器包括連接到IC的陽極;連接到主地線的第一陰極;連接到外圍地線的第二陰極;設(shè)置在陽極和第一陰極之間的PNP晶體管;設(shè)置在陽極和第二陰極之間的NPN晶體管;以及隔離設(shè)備,用于將第一陰極和第二陰極電氣隔離開。


圖1是現(xiàn)有技術(shù)的使用通常的可控硅整流器的ESD保護(hù)電路的圖;圖2是傳統(tǒng)的用于ESD保護(hù)電路的可控硅整流器的電路圖;圖3是顯示圖2的可控硅整流器的結(jié)構(gòu)的剖面圖;圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于ESD保護(hù)電路的可控硅整流器的電路圖;圖5是顯示可控硅整流器的操作的視圖;以及圖6是顯示圖4的可控硅整流器的結(jié)構(gòu)的剖面圖。
具體實(shí)施例方式
從下面結(jié)合附圖的詳細(xì)描述中,將更加清楚地理解本發(fā)明的上述和其它目的、特征和其它優(yōu)點(diǎn)。參照附圖描述本發(fā)明的優(yōu)選實(shí)施例。在本發(fā)明的下面的描述中,如果其構(gòu)造和功能是以公知的方式,則可以省略其詳細(xì)描述。
在本說明書中,用于提供地電壓VSS的電壓線被分類成外圍地電壓線VSSQ和主地電壓線VSSM。在這種情況中,外圍地電壓線VSSQ主要將地電壓VSS連接到外圍電路,包括用于驅(qū)動(dòng)導(dǎo)致IC中的大量噪聲的大量電流的輸入/輸出電路。主地電壓線VSSM主要將地電壓VSS連接到IC的核心部分。結(jié)果是,在IC的操作期間,外圍地電壓線VSSQ的電壓經(jīng)受了大量的噪聲。但是,主地電壓線VSSM的電壓需要比VSSQ更高的穩(wěn)定性。因此,在各種IC中,三勢(shì)阱制造處理工藝(triple well manufacturing process),其中封裝的N勢(shì)阱將施加了外圍地電壓的P勢(shì)阱區(qū)域與施加了主地電壓的P勢(shì)阱區(qū)域隔離開。
下文中,通過參照附圖描述本發(fā)明的優(yōu)選實(shí)施例來詳細(xì)描述本發(fā)明。
可以將本發(fā)明的可控硅整流器(SCR)用在ESD保護(hù)電路中以便防止在信號(hào)線DQ上將過電壓施加到目標(biāo)電路,正如上面參照?qǐng)D1所描述的。
圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的ESD保護(hù)電路的電路圖。參照?qǐng)D4,本發(fā)明的SCR包括陽極AN、第一陰極KAT1、第二陰極KAT2、PNP晶體管111、NPN晶體管113和隔離設(shè)備121。
陽極AN連接到信號(hào)線DQ,其依次連接到IC。另外,第一陰極KAT1和第二陰極KAT2分別連接到主地電壓線VSSM和外圍地電壓線VSSQ。
PNP晶體管111被設(shè)置在陽極AN和第一陰極KAT1之間,以及NPN晶體管113被設(shè)置在陽極AN和第二陰極KAT2之間。PNP晶體管111的基極和NPN晶體管113的集電極公共連接到節(jié)點(diǎn)N112。NPN晶體管113的基極和PNP晶體管111的集電極公共連接到節(jié)點(diǎn)N114。
結(jié)果是,如圖5中所示,如果陽極AN的電壓增加到觸發(fā)電壓Vtr或更高,則PNP晶體管111和NPN晶體管113被彼此鎖存。相反,如果陽極AN的電壓減少到預(yù)定的保持電壓Vh或更低,則鎖存狀態(tài)會(huì)被釋放。
隔離設(shè)備121將第一陰極KAT1與第二陰極KAT2電氣隔離。最好,利用N溝道晶體管121來實(shí)現(xiàn)隔離設(shè)備121,其一個(gè)結(jié)(junction)和柵極端連接到第一陰極KAT1,以及其另一個(gè)結(jié)連接到第二陰極KAT2。
當(dāng)在第二陰極KAT2的電壓和第一陰極KAT1的電壓之間的差別是在N溝道晶體管121的閾值電壓之內(nèi)時(shí),則第一陰極KAT1和第二陰極KAT2彼此之間電氣隔離。換句話說,當(dāng)外圍地電壓線VSSQ的電壓和主地電壓線VSSM的電壓之間的差別是在N溝道晶體管121的閾值電壓之內(nèi)時(shí),主地電壓線VSSM與外圍地電壓線VSSQ電氣隔離。
因此,在本發(fā)明的電路中,即使如果在IC的操作期間在外圍地電壓線VSSQ中發(fā)生噪聲,主地電壓線VSSM也維持穩(wěn)定的電壓電平。
另外,由于隔離設(shè)備121,通過N溝道晶體管121的閾值電壓防止第二陰極KAT2的電壓變得高于第一陰極KAT1的電壓。
最好,本發(fā)明的電路還包括設(shè)置在第二陰極KAT2和NPN晶體管113的發(fā)射極之間的二極管堆棧單元115。以無論哪個(gè)數(shù)目都適當(dāng)?shù)囊粋€(gè)或多個(gè)二極管彼此連接的這樣的方式來實(shí)現(xiàn)二極管堆棧單元115。因?yàn)榭邕^每一個(gè)二極管發(fā)生大約0.7V的電壓降,所以通過選擇二極管的數(shù)目可以將在正常操作期間的NPN晶體管113的發(fā)射極和集電極之間施加的電壓設(shè)置到比圖5的保持電壓Vh較低的電壓。
最好,本發(fā)明的SCR還包括用于低電壓觸發(fā)的具有低擊穿電壓的二極管117。最好,可以以雪崩擊穿的P-N結(jié)或齊納二極管的形式來實(shí)現(xiàn)二極管117。在這種情況中,可以利用在NMOS晶體管的源極和用于NMOS晶體管的穿通防止(punch-through prevention)的P溝道之間的結(jié)來容易地實(shí)現(xiàn)用于雪崩擊穿的P-N結(jié)。另外,可以通過單獨(dú)制造處理工藝來形成N+/P+結(jié)以產(chǎn)生很低的擊穿電壓來實(shí)現(xiàn)齊納二極管117。因此,當(dāng)ESD發(fā)生時(shí),齊納二極管117進(jìn)行操作以便增加流過PNP晶體管111和NPN晶體管113的電流。
圖6是顯示圖4的SCR的結(jié)構(gòu)的剖面圖。參照?qǐng)D6,在P型襯底131上形成本發(fā)明的SCR結(jié)構(gòu)。另外,本發(fā)明的SCR結(jié)構(gòu)包括第一N勢(shì)阱133、第一P+區(qū)域135、第一N+區(qū)域141、第二N+區(qū)域137、第二P+區(qū)域139以及隔離設(shè)備121。
在P型襯底131中形成第一N勢(shì)阱133,以及在第一N勢(shì)阱133中安置第一P+區(qū)域135和第一N+區(qū)域141。另外,在P型襯底131中形成第二N+區(qū)域137和第二P+區(qū)域139。
在這種情況中,將連接到信號(hào)線DQ的陽極AN的電壓施加到第一P+區(qū)域135和第一N+區(qū)域141這兩者上。將連接到主地電壓線VSSM的第一陰極KAT1的電壓施加到第二P+區(qū)域139上。將連接到外圍地電壓線VSSQ的第二陰極KAT2的電壓施加到第二N+區(qū)域137上。
隔離設(shè)備121將第一陰極KAT1與第二陰極KAT2電氣隔離。最好,隔離設(shè)備121包括N溝道晶體管121,其一個(gè)結(jié)和柵極端連接到第一陰極KAT1,以及其另一個(gè)結(jié)連接到第二陰極KAT2。在包括在N溝道勢(shì)阱151中的溝道P勢(shì)阱153中來實(shí)現(xiàn)N溝道晶體管121。也就是說,在三勢(shì)阱中實(shí)現(xiàn)N溝道晶體管121。
最好,本發(fā)明的SCR結(jié)構(gòu)還包括第三P+區(qū)域143和第四N+區(qū)域144。在溝道P勢(shì)阱153中形成了第三P+區(qū)域143。此外,在這個(gè)實(shí)施例中,將第二陰極KAT2的電壓施加到第三P+區(qū)域143。以及,將電源電壓施加到第四N+區(qū)域144。
如上所述,在三勢(shì)阱中實(shí)現(xiàn)隔離設(shè)備121,以便于在根據(jù)本發(fā)明的SCR中,進(jìn)一步改善主地電壓線VSSM的電壓的穩(wěn)定性。
最好,本發(fā)明的SCR結(jié)構(gòu)還包括第三N+區(qū)域145。在第一N勢(shì)阱133和P型襯底131這兩者中形成第三N+區(qū)域145。
正如通過比較圖4的電路圖和圖6的剖面圖所能看到的,PNP晶體管111通過第一P+區(qū)域135、第一N勢(shì)阱133和P型襯底131來形成。此外,NPN晶體管113通過第一N勢(shì)阱133、P型襯底131和第二N+區(qū)域137來形成。通過P型襯底131和第三N+區(qū)域145來形成圖4的齊納二極管117。
在圖6中,SCR結(jié)構(gòu)最好還包括第二N勢(shì)阱147。在第二N+區(qū)域137之下形成第二N勢(shì)阱147。利用第二N勢(shì)阱147,在第一N勢(shì)阱133和第一P+區(qū)域139之間的P型襯底131的電阻Rpsub增加。
如上所述,在第一N勢(shì)阱133和第一P+區(qū)域139之間的P型襯底131的電阻Rpsub的增加意味著圖4的NPN晶體管113的基極端N114的電壓增加。因此,當(dāng)ESD發(fā)生時(shí),NPN晶體管113被更加容易地接通,這允許大量的電流從陽極AN流入到第二陰極KAT2中。結(jié)果是,當(dāng)ESD發(fā)生時(shí)更加容易地保護(hù)IC。
作為參考,在圖4和6中,通過在N勢(shì)阱133和P+區(qū)域139之間存在的電阻元件來指示參考字符Rpsub。通過在N+區(qū)域141和P型襯底131之間的N勢(shì)阱133中存在的電阻元件來指示參考字符Rnwell。
根據(jù)本發(fā)明的SCR包括隔離設(shè)備。另外,該隔離設(shè)備將連接到第一陰極的主地電壓線與連接到第二陰極的外圍地電壓線隔離開。因此,在根據(jù)本發(fā)明的SCR中,即使如果在IC的操作期間在外圍地電壓線上發(fā)生噪聲,主地電壓線也維持穩(wěn)定的電壓電平。
雖然為了說明性目的已經(jīng)公開了本發(fā)明的優(yōu)選實(shí)施例,但是本領(lǐng)域技術(shù)人員將理解,在沒有脫離如所附權(quán)利要求所述的本發(fā)明的范圍和精神的情況下,各種更改、添加和替代是可能的。
例如,在本說明書中,僅僅顯示和描述了在P型襯底上形成的SCR結(jié)構(gòu)的實(shí)施例。但是,對(duì)于本領(lǐng)域技術(shù)人員來說顯然的是可以通過其中在N型襯底上形成SCR結(jié)構(gòu)的實(shí)施例來實(shí)現(xiàn)本發(fā)明的技術(shù)精神。
在本說明書的權(quán)利要求中包含地描述了圖6的元件。應(yīng)該注意到,這里將P型襯底131稱為“第一導(dǎo)通類型低密度襯底”,這里將第一N勢(shì)阱133稱為“第二導(dǎo)通類型低密度勢(shì)阱”,這里將第一P+區(qū)域135稱為“第一導(dǎo)通類型第一高密度區(qū)域”,這里將第一N+區(qū)域141稱為“第二導(dǎo)通類型第二高密度區(qū)域”,這里將第二N+區(qū)域137稱為“第二導(dǎo)通類型第三高密度區(qū)域”,以及這里將第二P+區(qū)域139稱為“第一導(dǎo)通類型第四高密度區(qū)域”。
最后,通過所附權(quán)利要求定義了本發(fā)明的范圍。
本申請(qǐng)要求韓國專利申請(qǐng)第2005-73053號(hào)、申請(qǐng)日為2005年08月10日的在35U.S.C§119下的優(yōu)先權(quán),這里引用其整個(gè)公開內(nèi)容作為參考。
權(quán)利要求
1.一種具有用于保護(hù)集成電路免受靜電放電損害的可控硅整流器特性的靜電放電保護(hù)電路,該電路包括連接到集成電路的陽極;連接到主地線的第一陰極;連接到外圍地線的第二陰極;設(shè)置在陽極和第一陰極之間的PNP晶體管;設(shè)置在陽極和第二陰極之間的NPN晶體管;以及隔離設(shè)備,用于將第一陰極和第二陰極電氣隔離開。
2.根據(jù)權(quán)利要求1所述的電路,其中,當(dāng)在第一和第二陰極的電壓之間的差別是在預(yù)定的范圍之內(nèi)時(shí),所述隔離設(shè)備用來將第一陰極和第二陰極隔離開。
3.根據(jù)權(quán)利要求1所述的電路,其中,所述隔離設(shè)備包括N溝道晶體管,其第一結(jié)和柵極端連接到第一陰極,以及其第二結(jié)連接到第二陰極。
4.根據(jù)權(quán)利要求1所述的電路,其中,PNP晶體管的基極和NPN晶體管的集電極公共連接,以及NPN晶體管的基極和PNP晶體管的集電極公共連接。
5.根據(jù)權(quán)利要求1所述的電路,還包括設(shè)置在第二陰極和NPN晶體管的發(fā)射極之間的二極管堆棧單元。
6.根據(jù)權(quán)利要求1所述的電路,其中,所述晶體管每一個(gè)都包括發(fā)射極,以及其中所述電路還包括設(shè)置在發(fā)射極之間的二極管。
7.一種具有用于保護(hù)集成電路免受靜電放電損害的可控硅整流器特性的靜電放電保護(hù)電路,該電路包括在P型襯底中形成的第一N勢(shì)阱;在第一N勢(shì)阱中安置的第一P+區(qū)域和第一N+區(qū)域;在P型襯底中形成的第二N+區(qū)域;在P型襯底中形成的第二P+區(qū)域;以及隔離設(shè)備,用于將第一陰極和第二陰極電氣隔離開,其中,第一P+區(qū)域和第一N+區(qū)域連接到集成電路,第二P+區(qū)域連接到主地,以及第二N+區(qū)域連接到外圍地。
8.根據(jù)權(quán)利要求7所述的電路,還包括安置在第一N勢(shì)阱和P型襯底這兩者中的第三N+區(qū)域。
9.根據(jù)權(quán)利要求7所述的電路,其中當(dāng)在第一和第二陰極的電壓之間的差是在預(yù)定的范圍之內(nèi)時(shí),所述隔離設(shè)備將第一陰極和第二陰極電氣隔離開。
10.根據(jù)權(quán)利要求7所述的電路,其中,所述隔離設(shè)備包括N溝道晶體管,其第一結(jié)和柵極端連接到第一陰極,以及其第二結(jié)連接到第二陰極。
11.根據(jù)權(quán)利要求9所述的電路,其中,在溝道N勢(shì)阱中包括的溝道P勢(shì)阱中實(shí)現(xiàn)N溝道晶體管。
12.根據(jù)權(quán)利要求6所述的電路,還包括在第二陰極和第二N+區(qū)域之間形成的二極管堆棧單元。
13.根據(jù)權(quán)利要求6所述的電路,還包括在第二N+區(qū)域之下形成的第二N勢(shì)阱,用來增加在第一N勢(shì)阱和第一P+區(qū)域之間的電阻。
14.一種具有用于保護(hù)集成電路免受靜電放電損害的可控硅整流器特性的靜電放電保護(hù)電路,該電路為具有連接到陽極的NPN晶體管和PNP晶體管的類型,該電路包括第一陰極,包括第一導(dǎo)電類型襯底;在所述襯底中形成的第二導(dǎo)電類型勢(shì)阱;以及第二陰極,包括在第二導(dǎo)電類型勢(shì)阱中形成的第一導(dǎo)電類型勢(shì)阱。
15.根據(jù)權(quán)利要求14所述的電路,其中,第一陰極連接到主地,以及第二陰極連接到外圍地。
16.根據(jù)權(quán)利要求14所述的電路,其中,在第一導(dǎo)電類型勢(shì)阱中形成隔離設(shè)備,以及其中該隔離設(shè)備連接到第一和第二陰極。
17.根據(jù)權(quán)利要求16所述的電路,其中,所述隔離設(shè)備被構(gòu)造以及被安置來當(dāng)在各陰極之間的電壓差是在預(yù)定的范圍之內(nèi)時(shí),將第一陰極和第二陰極彼此隔離開。
18.根據(jù)權(quán)利要求16所述的電路,其中,所述隔離設(shè)備包括具有第二導(dǎo)電類型溝道的晶體管。
19.根據(jù)權(quán)利要求14所述的電路,其中,利用p型摻雜劑來摻雜所述第一導(dǎo)電類型以及利用n型摻雜劑來摻雜所述第二導(dǎo)電類型。
20.根據(jù)權(quán)利要求14所述的電路,其中,所述晶體管被構(gòu)造以及被安置來在鎖存模式中運(yùn)行。
全文摘要
一種用于靜電放電(ESD)保護(hù)的可控硅整流器(SCR)包括隔離設(shè)備。該隔離設(shè)備將連接到第一陰極的主地電壓線與連接到第二陰極的外圍地電壓線相隔離。結(jié)果,即使當(dāng)在集成電路的操作期間在外圍地電壓線中發(fā)生噪聲時(shí),主地電壓線也維持穩(wěn)定的電壓電平。
文檔編號(hào)H01L23/60GK1913276SQ200610108738
公開日2007年2月14日 申請(qǐng)日期2006年8月10日 優(yōu)先權(quán)日2005年8月10日
發(fā)明者宋基煥, 李永宅 申請(qǐng)人:三星電子株式會(huì)社
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1