專利名稱：在半導體器件中形成存儲節(jié)點接觸塞的方法
技術領域：
本發(fā)明涉及一種制作半導體器件的方法；且更具體地，涉及一種在半導體器件中形成存儲節(jié)點接觸塞的方法。
背景技術：
在特征尺寸小于80nm的存儲節(jié)點接觸塞中，半導體器件中大規(guī)模集成導致用ArF光致抗蝕劑形成孔型接觸。


圖1所示為典型的半導體器件的頂視圖。
多個柵極線(gate line)13以一個方向排列在有源區(qū)11A上。多個連接塞接觸(landing plug contact)15在多個柵極線13之間形成在相應有源區(qū)11A上。多個位線BL與柵極線13垂直排列以與一組連接塞接觸15相連接。多個存儲節(jié)點接觸塞SNC形成在位線BL與柵極線13互相交叉的區(qū)中的連接塞接觸15上。多個存儲節(jié)點SN形成在存儲節(jié)點接觸塞SNC上。
圖2所示為典型的半導體器件沿圖1的線I-I’的橫截面視圖。圖3所示為典型的半導體器件沿圖1的線II-II’的橫截面視圖。
參考圖2和3，器件隔離層(未示出)形成在基板11的預定區(qū)域中以限定有源區(qū)11A。多個柵極線13(見圖1)形成在基板11上，且柵極線間隔物形成在柵極線13的側(cè)壁上。
第一層間絕緣層14形成在柵極線13上且之后被平坦化。蝕刻第一層間絕緣層14以形成接觸孔(未示出)，所述接觸孔暴露柵極線13之間的有源區(qū)11A。隨后連接塞接觸15形成在有源區(qū)11A上。
第二層間絕緣層16形成在連接塞接觸15和第一層間絕緣層14上，且多個位線圖案100形成在第二層間絕緣層16上。每一位線圖案100包括阻擋金屬層17、位線鎢層18和位線硬掩模氮化物層19，其按順序次序形成。阻擋金屬層17通過順序形成TiN和Ti獲得。
位線間隔物20形成在位線圖案100的側(cè)壁上。第三層間絕緣層21形成在位線圖案100上直到第三層間絕緣層21填滿位線圖案100之間的間隔。孔型存儲節(jié)點接觸掩模22形成在第三層間絕緣層21上。
用存儲節(jié)點接觸掩模22作為蝕刻掩模，蝕刻第三層間絕緣層21和第二層間絕緣層16以形成存儲節(jié)點接觸孔23，其暴露連接塞接觸15的表面。這個形成存儲節(jié)點接觸孔23的蝕刻工藝使用自對準接觸(SAC)蝕刻工藝。
雖然未示出，存儲節(jié)點接觸塞SNC通過使用塞隔離工藝用多晶硅層填充存儲節(jié)點接觸孔23形成。存儲節(jié)點SN隨后形成在存儲節(jié)點接觸塞SNC上。
但是，因為存儲節(jié)點接觸塞形成在存儲節(jié)點接觸孔中，每一存儲節(jié)點接觸塞的頂部的開放區(qū)域通常小。于是，存儲節(jié)點的覆蓋裕度變得太小，需要在存儲節(jié)點接觸塞和存儲節(jié)點之間形成墊多晶硅層。
當執(zhí)行形成存儲節(jié)點接觸孔的蝕刻工藝時，常常使用ArF光致抗蝕劑材料。對該工藝，通常使用昂貴的蝕刻儀器，增加了維護成本，因此阻礙了大規(guī)模生產(chǎn)。而且，在形成存儲節(jié)點接觸孔的蝕刻工藝中，位線硬掩模層更容易損壞且該損壞由圖2中參考數(shù)字24指示。對位線硬掩模層的損壞會引起SAC故障如在存儲節(jié)點和存儲節(jié)點接觸塞之間的短路。

發(fā)明內(nèi)容
本發(fā)明的一個實施例涉及一種在半導體器件中形成存儲節(jié)點接觸塞的方法，其中該方法可增加存儲節(jié)點接觸塞的頂部的開放區(qū)域、減少在存儲節(jié)點和存儲節(jié)點接觸塞之間的SAC故障產(chǎn)生且使用成本有效的儀器減少制造成本。
根據(jù)本發(fā)明的一個方面，提供了一種在半導體器件中形成存儲節(jié)點接觸塞的方法，包括在形成連接塞接觸的半完成的基板之上形成層間絕緣層；在層間絕緣層之上形成線型存儲節(jié)點接觸掩模；用線型存儲節(jié)點接觸掩模作為蝕刻掩模來蝕刻層間絕緣層的一部分以形成具有擴展側(cè)壁(或傾斜側(cè)壁)的第一接觸孔；蝕刻第一接觸孔下的層間絕緣層的一部分以形成暴露相應連接塞接觸的第二接觸孔；并在存儲節(jié)點接觸孔中形成存儲節(jié)點接觸塞，所述存儲節(jié)點接觸孔每個包括第一接觸孔和第二接觸孔。
根據(jù)本發(fā)明的另一個方面，提供了一種在半導體器件中形成存儲節(jié)點接觸塞的方法，包括在形成連接塞接觸的半完成的基板之上形成第一絕緣層；在第一絕緣層之上形成多個位線圖案，其中每一位線圖案包括形成為三層的硬掩模；在位線圖案之上形成第二絕緣層直到填滿位線圖案之間的間隔；平坦化第二絕緣層直到暴露出硬掩模的第二層；在平坦化的第二絕緣層之上形成線型存儲節(jié)點接觸掩模；用存儲節(jié)點接觸掩模作為蝕刻掩模順序地蝕刻第二絕緣層和第一絕緣層以形成存儲節(jié)點接觸孔，每個所述接觸孔暴露位線圖案間的相應連接塞接觸并具有比入口下方的一致的(uniform)截面的寬度大的入口寬度；并在存儲節(jié)點接觸孔中形成存儲節(jié)點接觸塞。
在一個實施例中，一種在半導體器件中形成存儲節(jié)點接觸塞的方法包括在具有傳導塞的基板之上形成層間絕緣層。用至少線型存儲節(jié)點接觸掩模作為蝕刻掩模來蝕刻層間絕緣層的一部分以形成具有傾斜側(cè)壁的第一接觸孔。在第一接觸孔下蝕刻層間絕緣層的另一部分以形成暴露傳導塞的第二接觸孔，第二接觸孔具有基本上豎直的側(cè)壁。填充第一和第二存儲節(jié)點接觸孔以形成接觸傳導塞的存儲節(jié)點接觸塞。
在另一個實施例中，一種在半導體器件中形成存儲節(jié)點接觸塞的方法包括在具有傳導塞的基板之上形成第一絕緣層；在第一絕緣層之上形成多個位線圖案，其中每一位線圖案包括形成有第一、第二和第三層的硬掩模；在位線圖案之上形成第二絕緣層直到填滿位線圖案之間的間隔；平坦化第二絕緣層直到暴露硬掩模的第二層；在平坦化的第二絕緣層之上形成線型存儲節(jié)點接觸掩模；用存儲節(jié)點接觸掩模作為蝕刻掩模來順序地蝕刻第二絕緣層和第一絕緣層以形成位線圖案間的存儲節(jié)點接觸孔，存儲節(jié)點接觸孔暴露傳導塞，存儲節(jié)點接觸孔具有有傾斜壁的上部和有豎直壁的下部；并且填充存儲節(jié)點接觸孔以形成接觸傳導塞的存儲節(jié)點接觸塞。
在又一實施例中，一種在半導體器件中形成存儲節(jié)點接觸塞的方法包括在具有傳導塞的基板之上形成層間絕緣層。蝕刻層間絕緣層的第一部分以限定具有基本上豎直的側(cè)壁的第一溝槽。蝕刻層間絕緣層的第二部分以把第一溝槽轉(zhuǎn)換為具有傾斜側(cè)壁的第二溝槽。蝕刻層間絕緣層的第三部分以形成具有基本上豎直的側(cè)壁的第三溝槽，連接第二溝槽和第三溝槽以限定存儲節(jié)點接觸孔。填充存儲節(jié)點接觸孔以形成接觸傳導塞的存儲節(jié)點接觸塞。第一部分被各向異性地蝕刻，如，干蝕刻。第二部分被各向同性地蝕刻，如，濕蝕刻。第三部分被各向異性地蝕刻，如，干蝕刻。在一個實施例中，第二部分可用各向同性干蝕刻方法蝕刻。
以下結(jié)合附圖對實施例的說明將使本發(fā)明的上述文字和其他特性更容易理解，其中圖1所示為典型的半導體器件的頂視圖；圖2所示為典型的半導體器件沿圖1的線I-I’的橫截面視圖；圖3所示為典型的半導體器件沿圖1的線II-II’的橫截面視圖；圖4所示為根據(jù)本發(fā)明的實施例的半導體器件的頂視圖；圖5A到5F所示為沿圖4的線II-II’的橫截面視圖，說明根據(jù)本發(fā)明實施例的形成存儲節(jié)點接觸塞的方法；圖6A到6F所示為沿圖4的線I-I’的橫截面視圖，說明根據(jù)本發(fā)明實施例的制作存儲節(jié)點接觸塞的方法；圖7所示為根據(jù)本發(fā)明實施例在層間絕緣層上執(zhí)行化學機械拋光(CMP)工藝后的基板結(jié)構(gòu)的掃描電子顯微鏡(SEM)顯微圖像；圖8所示為根據(jù)本發(fā)明實施例在形成存儲節(jié)點接觸的蝕刻工藝之后的基板結(jié)構(gòu)的SEM顯微圖像；圖9所示為根據(jù)本發(fā)明實施例在存儲節(jié)點接觸上執(zhí)行CMP工藝之后的基板結(jié)構(gòu)的SEM顯微圖像。
具體實施例方式
以下，本方面的各種實施例將參考附圖詳細說明。
圖4所示為根據(jù)本發(fā)明實施例的半導體器件的頂視圖；如圖所示，多個柵極線33排列在有源區(qū)31A之上。多個連接塞接觸35形成在布置在柵極線33和多個位線BL之間的有源區(qū)31A之上，所述多個位線BL與柵極線33垂直排列以與一組連接塞接觸35耦合。
多個存儲節(jié)點接觸塞48形成在柵極線33與位線BL互相交叉的區(qū)中的連接塞接觸35之上。多個存儲節(jié)點SN形成在存儲節(jié)點接觸塞48之上。
雖然未示出，用線型存儲節(jié)點接觸掩模，將存儲節(jié)點接觸孔創(chuàng)建在存儲節(jié)點接觸塞48具有寬開口地形成的地方。存儲節(jié)點接觸掩模用KrF光致抗蝕劑材料形成。
圖5A到5F所示為沿圖4的線II-II’的橫截面視圖，說明根據(jù)本發(fā)明實施例的形成存儲節(jié)點接觸塞的方法。圖6A到6F所示為沿圖4的線I-I’的橫截面視圖，說明根據(jù)本發(fā)明實施例的制作存儲節(jié)點接觸塞的方法。此處，相似的參考數(shù)字指示圖4中描述的相似的元件。
參考圖5A和6A，器件隔離層32形成在基板31的預定區(qū)域中以限定有源區(qū)31A。多個柵極線33形成在基板31之上，且柵極間隔物33A形成在柵極線33的側(cè)壁上。
第一層間絕緣層34形成在上述產(chǎn)生的結(jié)構(gòu)之上直到柵極線33間的間隔被填滿；此后，平坦化該層。第一層間絕緣層34的平坦化用化學機械拋光(CMP)工藝進行，其繼續(xù)直到暴露柵極線33的上表面。
蝕刻第一層間絕緣層34以形成暴露布置在柵極線33間的有源區(qū)31A的接觸孔(未示出)。隨后，連接塞接觸35形成在有源區(qū)31A之上。更具體地，連接塞接觸35通過把多晶硅層填充到接觸孔(未示出)中并在多晶硅層上執(zhí)行回蝕刻工藝或CMP工藝而形成。
第二層間絕緣層36形成在連接塞接觸35之上且被選擇性地蝕刻以形成位線接觸孔37，所述位線接觸孔37暴露待與位線耦合的一組連接塞接觸35，所述位線將隨后形成。
用于位線的阻擋層38(下面稱為“位線阻擋層”)形成在第二層間絕緣層36之上，所述第二層間絕緣層36通過以上的選擇性蝕刻工藝來圖案化以形成位線接觸孔37。位線阻擋層38形成在Ti/TiN的雙結(jié)構(gòu)中并具有范圍從約100到約1,000的厚度。位線阻擋層38特別地用離子化金屬離子等離子體(IMP)方法形成，且之后，可在約850℃執(zhí)行退火工藝約20秒。退火工藝之后，粘附層可用IMP方法形成。該粘附層可包括TiN。
位線金屬層39用化學氣相沉積(CVD)方法形成在位線阻擋層38之上。位線金屬層39包括鎢并具有范圍從約300到約1,000的厚度。位線硬掩模層40形成在位線金屬層39之上。位線硬掩模層40具有三重結(jié)構(gòu)，包括氮化物層40A、鎢層40B和無定形碳層40C，所述各層按順序次序形成。位線硬掩模層40總厚度與典型地是氮化物層的單獨的位線硬掩模層的厚度基本相同，以便當?shù)谌龑娱g絕緣層順序形成時保持間隙填充特征。例如，位線硬掩模層40的氮化物層40A包括等離子體增強氮化物材料并具有范圍從約1,000到約2,500的厚度。位線硬掩模層40的鎢層40B和無定形碳層40C分別形成為厚度范圍從約300到約800和厚度范圍從約1,000到約2,000。
抗反射涂層41形成在位線硬掩模層40之上。抗反射涂層41包括氧氮化硅(SiON)并具有范圍從約300到約1,000的厚度。
位線掩模42通過在光致抗蝕劑材料上執(zhí)行預定工藝而形成。隨后，使用位線掩模42作為蝕刻阻擋來執(zhí)行蝕刻工藝以形成多個位線圖案。每一位線圖案包括位線阻擋層38的堆疊結(jié)構(gòu)、位線金屬層39和位線硬掩模層40，所述各層由上述蝕刻工藝圖案化。
抗反射涂層41和位線硬掩模層40用CF4/CHF3/O2/Ar的氣體混合物在以下特定條件下蝕刻壓力在約20mTorr到約70mTorr；以及功率在約300W到約1,000W。位線金屬層39和位線阻擋層38用SF6/BCl3/N2/Cl2的氣體混合物在以下特定條件下蝕刻壓力在約20mTorr到約70mTorr；以及功率在約300W到約1,000W。
參考圖5B和6B，位線掩模42被剝離。在這里，抗反射涂層41也被去除，暴露位線圖案。
雖然未示出，氮化物層以約為50到約150的厚度在位線圖案之上和第二層間絕緣層36之上形成。氮化物層隨后被蝕刻以在位線圖案側(cè)壁上形成位線間隔物43。
第三層間絕緣層44形成在上述產(chǎn)生的結(jié)構(gòu)之上，填充位線圖案間的間隔。第三層間絕緣層44包括高密度等離子體氧化物材料并具有約4,000到約10,000的厚度。于是，第三層間絕緣層44形成為具有填充位線圖案間的間隔的位線圖案以上的一定厚度。
參考圖5C和6C，執(zhí)行化學機械拋光(CMP)工藝以平坦化第三層間絕緣層44。在此，該CMP工藝將稱為“ILD CMP工藝”。繼續(xù)ILD CMP工藝直到到達位線硬掩模層40的鎢層40B。
更具體地，ILD CMP工藝在第三層間絕緣層44和位線硬掩模層40的無定形碳層40C上執(zhí)行，以便暴露鎢層40B。因為無定形碳層40C與第三層間絕緣層44具有相似的拋光率，第三層間絕緣層44可被均勻地平坦化。
由于位線硬掩模層40的三重結(jié)構(gòu)，在ILD CMP工藝期間去除無定形碳層40C可減少用于后續(xù)的存儲節(jié)點接觸的蝕刻負擔。
參考圖5D和6D，KrF光致抗蝕劑材料(未示出)涂覆在圖5C和6C所示的結(jié)構(gòu)之上并通過曝光和顯影工藝被圖案化以形成存儲節(jié)點接觸掩模45。存儲節(jié)點接觸掩模45是線型掩模，其打開第三層間絕緣層44的要形成存儲節(jié)點接觸孔的部分。特別地，存儲節(jié)點接觸掩模45形成為與位線圖案垂直。
用存儲節(jié)點接觸掩模45執(zhí)行用于形成前述存儲節(jié)點接觸的蝕刻工藝。更詳細地，該蝕刻工藝進行兩個蝕刻操作。第一蝕刻工藝，這里稱為第一存儲節(jié)點接觸蝕刻工藝，是部分蝕刻工藝，其蝕刻第三層間絕緣層44到預定深度D，不暴露布置在位線圖案間的連接塞接觸35而暴露位線硬掩模層40的氮化物層40A的側(cè)壁部分。參考數(shù)字46A指示由第一存儲節(jié)點接觸蝕刻工藝形成的第一接觸孔。
第一存儲節(jié)點接觸蝕刻工藝由干蝕刻和濕蝕刻組合起來實現(xiàn)。干蝕刻在以下特定條件下執(zhí)行壓力在約15mTorr到約50mTorr；功率在約1,000W到2,000W；以及氣體混合物，包括下列氣體的至少兩種或更多CF4、C4F8、C5F8、C4F6、CHF3、CH2F2、Ar、O2、CO和N2。第三層間絕緣層44的蝕刻目標厚度范圍從約為1,000到約2,000。
濕蝕刻使用HF溶液或緩沖氧化物蝕刻劑(BOE)。使用HF溶液的濕蝕刻導致橫向蝕刻，并且因此，由干蝕刻形成的第一存儲節(jié)點接觸孔46A的側(cè)壁橫向擴展，例如，側(cè)壁是傾斜的而不是豎直的。參考數(shù)字46B指示其側(cè)壁通過濕蝕刻擴展的第二接觸孔。側(cè)壁以小于90度傾斜下。如此處所使用的，以小于90度傾斜下的側(cè)壁稱為“傾斜側(cè)壁”。
通過執(zhí)行用于第一存儲節(jié)點接觸蝕刻工藝的組合的干蝕刻和濕蝕刻，特別是通過在干蝕刻之后執(zhí)行濕蝕刻，第一存儲節(jié)點接觸孔46A的側(cè)壁得到橫向擴展。即，第二接觸孔46B限定了存儲節(jié)點接觸孔46(參考圖5E和6E)的入口部分(或開口)。因此，擴大了填充存儲節(jié)點接觸孔46的每一上述存儲節(jié)點接觸塞頂部的開放區(qū)域(或上部開口)。于是，可獲得用于后續(xù)存儲節(jié)點的更大覆蓋裕度。
參考圖5E和6E，第二存儲節(jié)點蝕刻工藝用存儲節(jié)點接觸掩模45執(zhí)行。第二存儲節(jié)點蝕刻工藝進行干蝕刻工藝，其蝕刻布置在第二接觸孔46B下的第三層間絕緣層44和第二層間絕緣層36以形成暴露連接塞接觸35的第三接觸孔46C。用于形成第三接觸孔46C的干蝕刻工藝在以下條件下實現(xiàn)壓力在約15mTorr到約50mTorr；功率在約1,000W到約2,000W；以及氣體混合物，包括下列氣體的至少兩種或更多C4F8、C5F8、C4F6、CH2F2、Ar、O2、CO和N2。
第二接觸孔46B和第三接觸孔46C包括前述存儲節(jié)點接觸孔46。第二接觸孔46B的開口因為第一接觸孔46A的側(cè)壁通過第一存儲節(jié)點接觸蝕刻工藝擴展而變寬，而第三接觸孔46C具有比第二接觸孔46B更小的線寬度。即，接觸孔46包括具有傾斜側(cè)壁的上部和具有豎直側(cè)壁的下部。
參考圖5F和6F，隨后剝離和清除存儲節(jié)點接觸掩模45，且絕緣層(如氮化物層)形成在暴露的連接塞接觸35以及第三和第二層間絕緣層44和36之上，由第一和第二存儲節(jié)點接觸蝕刻工藝圖案化。在第三和第二層間絕緣層44和36上執(zhí)行回蝕刻工藝以形成接觸存儲節(jié)點接觸孔46的側(cè)壁的存儲節(jié)點接觸間隔物47。在執(zhí)行回蝕刻工藝時，位線硬掩模層40的鎢層40B也被去除。
雖然未示出，多晶硅層填充存儲節(jié)點接觸孔46，并在其上執(zhí)行CMP工藝直到暴露位線硬掩模層40的氮化物層40A。以下，該CMP工藝被稱為“SNC CMP工藝”。該SNC CMP工藝完成多晶硅層的隔離，并且因此，形成存儲節(jié)點接觸塞48。
根據(jù)本發(fā)明的實施例，使用線型存儲節(jié)點接觸掩模45使存儲節(jié)點接觸孔46具有寬開口，并在其中形成存儲節(jié)點接觸塞48，所以存儲節(jié)點接觸塞48的開放區(qū)域增加。更具體地，如圖5F所示，存儲節(jié)點接觸塞48的入口部分——即第二接觸孔46B——的寬度W2比第三接觸孔46C的寬度W1小。因此，存儲節(jié)點接觸塞48和存儲節(jié)點之間的接觸區(qū)域變寬。
由于線型存儲節(jié)點接觸掩模45用KrF光致抗蝕劑材料形成，不需要附加的硬掩模以形成存儲節(jié)點接觸掩模45。如前所述，需要昂貴的儀器以用ArF光致抗蝕劑材料形成典型的存儲節(jié)點接觸掩模。相反，用KrF光致抗蝕劑材料增加了成本效率，并且存儲節(jié)點接觸蝕刻工藝可不用附加的硬掩模而進行。而且，由于每一位線圖案的位線硬掩模層40形成為三重結(jié)構(gòu)，對位線硬掩模層的損壞在存儲節(jié)點接觸蝕刻工藝期間可最小化。
圖7所示為根據(jù)本發(fā)明的實施例在ILD CMP工藝后的基板結(jié)構(gòu)的SEM顯微圖像。
如圖所示，ILD CMP工藝在位線硬掩模層的鎢層之上停止。位線硬掩模層的鎢層的損失小于約200，且對晶片的每一位置損失變化最小。
圖8所示為根據(jù)本發(fā)明的實施例在存儲節(jié)點接觸蝕刻工藝之后的基板結(jié)構(gòu)的SEM顯微圖像。以下的表1展示了根據(jù)本發(fā)明的實施例在存儲節(jié)點接觸蝕刻工藝之后的結(jié)果。
表1

如表1所示，在存儲節(jié)點接觸蝕刻工藝之后位線硬掩模層的氮化物層的損失為約0。
圖9所示為根據(jù)本發(fā)明的實施例在SNC CMP工藝之后的基板結(jié)構(gòu)的SEM顯微圖像。作為參考，可獲得存儲節(jié)點接觸塞之間的隔離臨界尺寸(CD)為大于約40nm，并且因此，可獲得SAC裕度為平均約800。
根據(jù)本發(fā)明的實施例，使用線型存儲節(jié)點接觸掩模，用于形成存儲節(jié)點接觸塞的存儲節(jié)點接觸孔具有寬的上開放區(qū)域，且存儲節(jié)點接觸塞通過填充存儲節(jié)點接觸孔形成。由于存儲節(jié)點接觸孔的寬開放區(qū)域，存儲節(jié)點接觸塞可與后續(xù)的存儲節(jié)點進行寬的接觸，并且因此，即使無需形成墊多晶硅層也可增加用于存儲節(jié)點的覆蓋裕度。
由于線型存儲節(jié)點接觸掩模用KrF光致抗蝕劑材料形成，不需要附加的存儲節(jié)點硬掩模，與典型的孔型存儲節(jié)點接觸掩模相反。因此，可降低生產(chǎn)成本。
而且，由于每一位線圖案的位線硬掩模層形成為三重結(jié)構(gòu)，位線硬掩模層的損失在存儲節(jié)點接觸蝕刻工藝期間可最小化，從而減少了SAC故障的出現(xiàn)。
本申請包括涉及2005年11月28日在韓國專利局提交的韓國專利申請No.KR 2005-0114363的主題，其整個內(nèi)容通過引用結(jié)合于此。
盡管本發(fā)明已根據(jù)特定實施例進行了說明，對本領域的技術人員明顯的是在不背離如以下權(quán)利要求中所限定的本發(fā)明的精神和范圍的情況下進行各種變化和修改。
權(quán)利要求
1.一種在半導體器件中形成存儲節(jié)點接觸塞的方法，包括在具有傳導塞的基板之上形成層間絕緣層；使用至少線型存儲節(jié)點接觸掩模作為蝕刻掩模來蝕刻層間絕緣層的一部分以形成具有傾斜側(cè)壁的第一接觸孔；蝕刻在所述第一接觸孔下的層間絕緣層的另一部分以形成暴露所述傳導塞的第二接觸孔，所述第二接觸孔具有基本豎直的側(cè)壁；以及填充所述第一和第二存儲節(jié)點接觸孔以形成接觸傳導塞的存儲節(jié)點接觸塞。
2.權(quán)利要求1的方法，其中所述形成具有傾斜側(cè)壁的所述第一接觸孔包括用所述存儲節(jié)點接觸掩模作為蝕刻掩模來干蝕刻所述層間絕緣層的所述部分以形成溝槽；以及濕蝕刻由所述干蝕刻圖案化的層間絕緣層以橫向擴展所述第一接觸孔的側(cè)壁。
3.權(quán)利要求2的方法，其中所述干蝕刻在以下條件執(zhí)行壓力約15mTorr到約50mTorr；功率約1,000W到2,000W；且氣體混合物包括從由以下組成的組中選擇的至少兩種氣體CF4、C4F8、C5F8、C4F6、CHF3、CH2F2、Ar、O2、CO和N2；且所述層間絕緣層的蝕刻目標厚度范圍從約1,000到約2,000。
4.權(quán)利要求2的方法，其中所述濕蝕刻用HF溶液執(zhí)行。
5.權(quán)利要求4的方法，其中所述第一接觸孔的寬度大于所述第二接觸孔的寬度。
6.權(quán)利要求5的方法，其中所述形成第二接觸孔包括執(zhí)行干蝕刻工藝。
7.權(quán)利要求6的方法，其中所述干蝕刻工藝在以下條件執(zhí)行壓力約15mTorr到約50mTorr；功率約1,000W到約2,000W；且氣體混合物包括從由以下組成的組中選擇的至少兩種氣體C4F8、C5F8、C4F6、CH2F2、Ar、O2、CO和N2。
8.權(quán)利要求5的方法，其中所述存儲節(jié)點接觸掩模包括KrF光致抗蝕劑材料，其中所述傳導塞是連接塞接觸。
9.一種在半導體器件中形成存儲節(jié)點接觸塞的方法，包括在具有傳導塞的基板之上形成第一絕緣層；在所述第一絕緣層之上形成多個位線圖案，其中每一所述位線圖案包括具有第一、第二和第三層的硬掩模；在所述位線圖案之上形成第二絕緣層直到填滿所述位線圖案之間的間隔；平坦化所述第二絕緣層直到暴露所述硬掩模的第二層；在平坦化的第二絕緣層之上形成線型存儲節(jié)點接觸掩模；用所述存儲節(jié)點接觸掩模作為蝕刻掩模來順序地蝕刻所述第二絕緣層和所述第一絕緣層以形成所述位線圖案間的存儲節(jié)點接觸孔，所述存儲節(jié)點接觸孔暴露所述傳導塞，所述存儲節(jié)點接觸孔具有有傾斜壁的上部和有豎直壁的下部；以及填充所述存儲節(jié)點接觸孔以形成接觸所述傳導塞的存儲節(jié)點接觸塞。
10.權(quán)利要求9的方法，其中所述形成存儲節(jié)點接觸孔包括蝕刻所述第二絕緣層的一部分以形成具有擴展側(cè)壁的溝槽；以及蝕刻所述第二絕緣層在所述溝槽下的另一部分和所述第一絕緣層以形成暴露所述傳導塞的第二接觸孔。
11.權(quán)利要求10的方法，其中所述形成具有擴展側(cè)壁的第一接觸孔包括用所述存儲節(jié)點接觸掩模作為蝕刻掩模來各向異性地蝕刻所述第二絕緣層以形成第一接觸孔；以及各向同性地蝕刻由所述各向異性地蝕刻圖案化的第二絕緣層以擴展所述第一接觸孔的側(cè)壁。
12.權(quán)利要求11的方法，其中所述各向異性的蝕刻是干蝕刻，在以下條件執(zhí)行壓力約15mTorr到約50mTorr；功率約1,000W到2,000W；氣體混合物包括從由以下組成的組中選擇的至少兩種氣體CF4、C4F8、C5F8、C4F6、CHF3、CH2F2、Ar、O2、CO和N2；且所述第二層絕緣層的蝕刻目標厚度范圍從約1,000到約2,000。
13.權(quán)利要求11的方法，其中所述各向同性的蝕刻是用HF溶液執(zhí)行的濕蝕刻。
14.權(quán)利要求10的方法，其中所述形成第二接觸孔包括執(zhí)行干蝕刻工藝。
15.權(quán)利要求14的方法，其中所述干蝕刻工藝在以下條件執(zhí)行壓力約15mTorr到50mTorr；功率約1,000W到2,000W；氣體混合物包括從由以下組成的組中選擇的至少兩種氣體C4F8、C5F8、C4F6、CH2F2、Ar、O2、CO和N2。
16.權(quán)利要求15的方法，其中所述位線圖案的硬掩模包括按順序次序形成的氮化物層、鎢層和無定形碳層，其中所述無定形碳層在所述第二絕緣層被平坦化時去除。
17.權(quán)利要求16的方法，其中所述硬掩模的氮化物層形成為厚度約1,000到約2,500；所述硬掩模的鎢層形成為厚度約300到約800；以及所述硬掩模的無定形碳層形成為厚度從約1,000到約2,000。
18.權(quán)利要求16的方法，其中所述形成存儲節(jié)點接觸塞包括在所述存儲節(jié)點接觸孔的側(cè)壁上形成間隔物；用傳導層填充所述存儲節(jié)點接觸孔，所述傳導層提供在所述第二絕緣層和所述間隔物之上；以及平坦化所述傳導層直到暴露所述硬掩模的氮化物層。
19.權(quán)利要求18的方法，其中所述形成間隔物包括在由所述干蝕刻和所述濕蝕刻圖案化的第一和第二絕緣層上形成絕緣層；以及蝕刻所述絕緣層使得當去除了所述硬掩模的鎢層時所述絕緣層保留在所述第一和第二絕緣層的側(cè)壁上。
20.權(quán)利要求18的方法，其中所述傳導層包括多晶硅。
21.權(quán)利要求9的方法，其中所述存儲節(jié)點接觸掩模包括KrF光致抗蝕劑材料。
22.一種在半導體器件中形成存儲節(jié)點接觸塞的方法，該方法包括在具有傳導塞的基板之上形成層間絕緣層；蝕刻所述層間絕緣層的第一部分以限定具有基本上豎直的側(cè)壁的第一溝槽；蝕刻所述層間絕緣層的第二部分以將所述第一溝槽轉(zhuǎn)換為具有傾斜側(cè)壁的第二溝槽；蝕刻所述層間絕緣層的第三部分以形成具有基本上豎直的側(cè)壁的第三溝槽，連接所述第二溝槽和所述第三溝槽以限定存儲節(jié)點接觸孔；以及填充所述存儲節(jié)點接觸孔以形成接觸所述傳導塞的存儲節(jié)點接觸塞。
全文摘要
提供了一種在半導體器件中形成存儲節(jié)點接觸塞的方法。該方法包括在具有傳導塞的基板之上形成層間絕緣層；使用至少線型存儲節(jié)點接觸掩模作為蝕刻掩模來蝕刻層間絕緣層的一部分以形成具有傾斜側(cè)壁的第一接觸孔；蝕刻在第一接觸孔下的層間絕緣層的另一部分以形成暴露傳導塞的第二接觸孔，第二接觸孔具有基本上豎直的側(cè)壁；并填充第一和第二存儲節(jié)點接觸孔以形成存儲節(jié)點接觸塞。
文檔編號H01L21/768GK1976001SQ20061009017
公開日2007年6月6日 申請日期2006年7月3日 優(yōu)先權(quán)日2005年11月28日
發(fā)明者黃昌淵, 金亨渙, 崔益壽, 李海朾 申請人:海力士半導體有限公司