專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別是，涉及具有第一導(dǎo)電型的源極/漏極區(qū)域、與第二導(dǎo)電型的源極/漏極區(qū)域的半導(dǎo)體裝置。
背景技術(shù)：
一直以來，公知的是利用n溝道MOS晶體管與p溝道MOS晶體管構(gòu)成的雙柵極CMOS(互補(bǔ)型金屬氧化物半導(dǎo)體(晶體管))，所述n溝道MOS晶體管具有n型的源極/漏極區(qū)域與由n型的聚硅層構(gòu)成的柵極，所述p溝道MOS晶體管具有p型的源極/漏極區(qū)域與由p型的聚硅層構(gòu)成的柵極。在該現(xiàn)有的雙柵極CMOS中，因?yàn)槔镁酃鑼有纬蒼溝道MOS晶體管以及p溝道MOS晶體管的柵極，所以有產(chǎn)生柵極的耗盡化這一不良情況。因此，提出了可以解決該柵極的耗盡化這一問題的雙柵極CMOS(例如，參照特開2004-165346號公報(bào))。
在上述特開2004-165346號公報(bào)中提出的雙柵極CMOS中，利用金屬層來形成n溝道MOS晶體管以及p溝道MOS晶體管的柵極，以此解決由半導(dǎo)體(聚硅)構(gòu)成的柵極的耗盡化問題。
但是，在上述特開2004-165346號公報(bào)中提出的雙柵極CMOS中，因?yàn)榉謩e只利用以覆蓋對應(yīng)的柵極絕緣膜的上表面整體的方式形成的金屬層來構(gòu)成n溝道MOS晶體管以及p溝道MOS晶體管的柵極，所以有柵極、柵極絕緣膜、以及形成有源極/漏極區(qū)域的基板之間的熱膨脹系數(shù)的差大這一不良情況。以此，在1000℃左右的熱處理之后，因?yàn)樽饔糜跂艠O、柵極絕緣膜以及基板之間的應(yīng)力增大，所以有如下問題基板的電子移動(dòng)性因該應(yīng)力而退化。

發(fā)明內(nèi)容
本發(fā)明正是為了解決上述問題而作出的，本發(fā)明的第一目的在于提供一種可以一邊抑制柵極的耗盡化，一邊降低電子移動(dòng)性的退化的半導(dǎo)體裝置。
為了達(dá)成上述目的，本發(fā)明的一個(gè)方案的半導(dǎo)體裝置包括以夾著第一溝道區(qū)域的方式隔開規(guī)定的間隔地形成于半導(dǎo)體區(qū)域的主表面上的一對第一導(dǎo)電型的第一源極/漏極區(qū)域；經(jīng)由第一柵極絕緣膜形成于第一溝道區(qū)域上的第一柵極；以夾著第二溝道區(qū)域的方式隔開規(guī)定的間隔地形成于半導(dǎo)體區(qū)域的主表面上的一對第二導(dǎo)電型的第二源極/漏極區(qū)域；以及經(jīng)由第二柵極絕緣膜形成于第二溝道區(qū)域上的第二柵極。又，第一柵極以及第二柵極的至少一方包含有金屬含有層，形成為部分地覆蓋對應(yīng)的第一柵極絕緣膜以及第二柵極絕緣膜；與半導(dǎo)體層，形成于金屬含有層上，且接觸于對應(yīng)的第一柵極絕緣膜以及第二柵極絕緣膜的未被金屬含有層覆蓋的部分，第一柵極以及第二柵極包含有相互不同的金屬。
在該一個(gè)方案的半導(dǎo)體裝置中，如上所述，通過構(gòu)成為第一柵極以及第二柵極的至少一方包含有以部分地覆蓋對應(yīng)的第一柵極絕緣膜以及第二柵極絕緣膜的方式形成的金屬含有層，就與只利用形成于柵極絕緣膜上的半導(dǎo)體層構(gòu)成柵極的情況不同，可以抑制第一以及第二柵極的至少一方的耗盡化。又，通過構(gòu)成為第一柵極以及第二柵極的至少一方包含有以部分地覆蓋對應(yīng)的第一柵極絕緣膜以及第二柵極絕緣膜的方式形成的金屬含有層、與形成于金屬含有層上且接觸于對應(yīng)的第一柵極絕緣膜以及第二柵極絕緣膜的未被金屬含有層覆蓋的部分的半導(dǎo)體層，與構(gòu)成為金屬層覆蓋柵極絕緣膜的整個(gè)面的情況相比，就可以降低作用于金屬含有層、對應(yīng)的第一(第二)柵極絕緣膜以及半導(dǎo)體區(qū)域之間的應(yīng)力。以此，就可以降低因作用于金屬含有層、柵極絕緣膜以及半導(dǎo)體區(qū)域之間的應(yīng)力而導(dǎo)致的電子移動(dòng)性的退化。又，通過構(gòu)成為第一柵極以及第二柵極包含有相互不同的金屬，例如，在利用第一源極/漏極區(qū)域、第一柵極絕緣膜以及第一柵極構(gòu)成n溝道晶體管，并且利用第二源極/漏極區(qū)域、第二柵極絕緣膜以及第二柵極構(gòu)成p溝道晶體管的情況下，利用包含于第一柵極以及第二柵極中的相互不同的金屬，就可以獨(dú)立地調(diào)節(jié)n溝道晶體管的第一柵極的有效功函數(shù)、與p溝道晶體管的第二柵極的有效功函數(shù)。以此，在包含有n溝道晶體管以及p溝道晶體管的半導(dǎo)體裝置中，就可以將n溝道晶體管以及p溝道晶體管的閾值電壓獨(dú)立地調(diào)節(jié)為適當(dāng)?shù)闹怠?br> 在上述一個(gè)方案的半導(dǎo)體裝置中，優(yōu)選金屬含有層形成為點(diǎn)狀。若這樣構(gòu)成，則可以容易地形成金屬含有層，使得其部分地覆蓋第一柵極絕緣膜以及第二柵極絕緣膜。
在上述一個(gè)方案的半導(dǎo)體裝置中，優(yōu)選第一柵極絕緣膜以及第二柵極絕緣膜由相互不同的材料構(gòu)成。該情況下，若利用第一源極/漏極區(qū)域、第一柵極絕緣膜以及第一柵極構(gòu)成n溝道晶體管，并且利用第二源極/漏極區(qū)域、第二柵極絕緣膜以及第二柵極構(gòu)成p溝道晶體管，則可以利用由相互不同的材料構(gòu)成的第一柵極絕緣膜以及第二柵極絕緣膜，獨(dú)立地設(shè)定在n溝道晶體管的第一絕緣膜與第一柵極的界面上作為第一柵極的費(fèi)米能級噴丸強(qiáng)化的中心的電荷中性點(diǎn)、與在p溝道晶體管的第二絕緣膜與第二柵極的界面上作為第二柵極的費(fèi)米能級噴丸強(qiáng)化的中心的電荷中性點(diǎn)所位于的能級。以此，在包含有n溝道晶體管以及p溝道晶體管的半導(dǎo)體裝置中，就可以將作為n溝道晶體管以及p溝道晶體管的柵極的費(fèi)米能級噴丸強(qiáng)化的中心的電荷中性點(diǎn)獨(dú)立地設(shè)定于適當(dāng)?shù)哪芗墶?br> 在上述一個(gè)方案的半導(dǎo)體裝置中，優(yōu)選半導(dǎo)體層包含有形成于金屬含有層上的下部半導(dǎo)體層、與形成于下部半導(dǎo)體層尚且具有比下部半導(dǎo)體層的厚度大的厚度的上部半導(dǎo)體層。若這樣構(gòu)成，則即使在例如在將下部半導(dǎo)體層形成于金屬含有層上的狀態(tài)下進(jìn)行使用了酸的濕法腐蝕工序或者基板的清洗工序的情況下，也可以利用下部半導(dǎo)體層來抑制在上述工序中金屬含有層被除去這一情況。又，通過構(gòu)成為第一柵極以及第二柵極的至少一方包含有形成于金屬含有層上的下部半導(dǎo)體層、與形成于下部半導(dǎo)體層上且具有比下部半導(dǎo)體層的厚度大的厚度的上部半導(dǎo)體層，則因?yàn)橄虏堪雽?dǎo)體層的厚度比合計(jì)了上部半導(dǎo)體層與下部半導(dǎo)體層而得到的半導(dǎo)體層的厚度小，所以在利用RIE(反應(yīng)離子腐蝕)除去金屬含有層上的厚度小的下部半導(dǎo)體層的規(guī)定的區(qū)域的情況下，就可以容易地除去該規(guī)定的區(qū)域。
在上述一個(gè)方案的半導(dǎo)體裝置中，優(yōu)選第一柵極包含有以部分地覆蓋第一柵極絕緣膜的方式形成的第一金屬含有層、與以接觸于第一柵極絕緣膜的未被所述第一金屬含有層覆蓋的部分的方式形成于第一金屬含有層上的第一半導(dǎo)體層，第二柵極包含有第二金屬含有層以部分地覆蓋第二柵極絕緣膜的方式形成的第二金屬含有層、與以接觸于第二柵極絕緣膜的未被所述第二金屬含有層覆蓋的部分的方式形成于第二金屬含有層上的第二半導(dǎo)體層，第一金屬含有層以及第二金屬含有層包含有相互不同的金屬。若這樣構(gòu)成，則可以利用第一柵極的第一金屬含有層以及第二柵極的第二金屬含有層，來抑制第一柵極以及第二柵極這兩方的耗盡化。又，通過第一柵極包含有以部分地覆蓋第一柵極絕緣膜的方式形成的第一金屬含有層、與以接觸于第一絕緣膜的未被第一金屬含有層覆蓋的部分的方式形成于第一金屬含有層上的第一半導(dǎo)體層，并且第二柵極包含有以部分地覆蓋第二柵極絕緣膜的方式形成的第二金屬含有層、與以接觸于第二絕緣膜的未被第二金屬含有層覆蓋的部分的方式形成于第二金屬含有層上的第二半導(dǎo)體層，就可以降低因作用于第一以及第二金屬含有層這兩方、與柵極絕緣膜以及半導(dǎo)體區(qū)域之間的應(yīng)力而導(dǎo)致的電子移動(dòng)性的退化。
在包含有上述第一半導(dǎo)體層以及第二半導(dǎo)體層的半導(dǎo)體裝置中，優(yōu)選第一源極/漏極區(qū)域是n型，并且第二源極/漏極區(qū)域是p型，第一柵極絕緣層包含有在比第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近傳導(dǎo)帶側(cè)形成電平的金屬。若這樣構(gòu)成，利用包含于第一柵極絕緣膜中的、在比第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級(中間間隙)更靠近傳導(dǎo)帶側(cè)形成電平的金屬，就可以將包含有n型的第一源極/漏極區(qū)域的n溝道晶體管的第一柵極的費(fèi)米能級容易固定為第一半導(dǎo)體層的傳導(dǎo)帶側(cè)的電平。以此，因?yàn)榭梢栽跍p小方向上調(diào)節(jié)n溝道晶體管的第一柵極的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)n溝道晶體管的閾值電壓。該情況下，第一柵極絕緣膜也可以包含有HfOx膜。
在包含有上述第一半導(dǎo)體層以及第二半導(dǎo)體層的半導(dǎo)體裝置中，優(yōu)選第一源極/漏極區(qū)域是n型，并且第二源極/漏極區(qū)域是p型，第二柵極絕緣層包含有在比第二半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近價(jià)電子帶側(cè)形成電平的金屬。若這樣構(gòu)成，利用包含于第二柵極絕緣膜中的、在比第二半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級(中間間隙)更靠近價(jià)電子帶側(cè)形成電平的金屬，就可以將包含有p型的第二源極/漏極區(qū)域的p溝道晶體管的第二柵極的費(fèi)米能級容易固定為第二半導(dǎo)體層的價(jià)電子帶側(cè)的電平。以此，因?yàn)榭梢栽谠龃蠓较蛏险{(diào)節(jié)p溝道晶體管的第二柵極的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)p溝道晶體管的閾值電壓。該情況下，第二柵極絕緣膜也可以包含有Al2O3膜。
在包含有上述第一半導(dǎo)體層以及第二半導(dǎo)體層的半導(dǎo)體裝置中，優(yōu)選第一源極/漏極區(qū)域是n型，并且第二源極/漏極區(qū)域是p型，第一金屬含有層包含有在比第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近傳導(dǎo)帶側(cè)形成電平的第一金屬，第二金屬含有層包含有在比第二半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近價(jià)電子帶側(cè)形成電平的第二金屬。若這樣構(gòu)成，利用包含于第一金屬含有層中的、在比第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級(中間間隙)更靠近傳導(dǎo)帶側(cè)形成電平的第一金屬，就可以將包含有n型的第一源極/漏極區(qū)域的n溝道晶體管的第一柵極的費(fèi)米能級容易固定為第一半導(dǎo)體層的傳導(dǎo)帶側(cè)的電平。以此，因?yàn)榭梢栽跍p小方向上調(diào)節(jié)n溝道晶體管的第一柵極的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)n溝道晶體管的閾值電壓。又，利用包含于第二金屬含有層中的、在比第二半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級(中間間隙)更靠近價(jià)電子帶側(cè)形成電平的第二金屬，就可以將包含有p型的第二源極/漏極區(qū)域的p溝道晶體管的第二柵極的費(fèi)米能級容易固定為第二半導(dǎo)體層的價(jià)電子帶側(cè)的電平。以此，因?yàn)榭梢栽谠龃蠓较蛏险{(diào)節(jié)p溝道晶體管的第二柵極的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)p溝道晶體管的閾值電壓。如上所述，在利用n溝道晶體管以及p溝道晶體管構(gòu)成的半導(dǎo)體裝置中，就可以在降低方向上調(diào)節(jié)n溝道晶體管以及p溝道晶體管這兩方的閾值電壓。
在上述第一金屬含有層包含有第一金屬，并且第二金屬含有層包含有第二金屬的半導(dǎo)體裝置中，第一金屬含有層也可以包含有含有第一金屬的金屬硅化物，第二金屬含有層也可以包含有含有第二金屬的金屬硅化物。
在上述第一金屬含有層包含有第一金屬，并且第二金屬含有層包含有第二金屬的半導(dǎo)體裝置中，第一金屬可以是Hf，第二金屬可以是Pt。
又，在上述第一金屬含有層包含有第一金屬，并且第二金屬含有層包含有第二金屬的半導(dǎo)體裝置中，第一金屬含有層除了第一金屬之外，也可以還包含有形成第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級附近的電平的第三金屬。又，在上述第一金屬含有層包含有第一金屬，并且第二金屬含有層包含有第二金屬的半導(dǎo)體裝置中，第二金屬含有層除了第二金屬之外，也可以還包含有形成第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級附近的電平的第四金屬。
在上述一個(gè)方案的半導(dǎo)體裝置中，優(yōu)選第一柵極包含有以部分地覆蓋第一柵極絕緣膜的方式形成的金屬含有層、與以接觸于第一柵極絕緣膜的未被金屬含有層覆蓋的部分的方式形成于金屬含有層上的半導(dǎo)體層，第二柵極由形成于第二柵極絕緣膜上的金屬硅化物層構(gòu)成，金屬含有層以及金屬硅化物層包含有相互不同的金屬。若這樣構(gòu)成，利用第一柵極的金屬含有層以及第二柵極的金屬硅化物層，就可以第一柵極以及第二柵極這兩方的耗盡化。又，通過第一柵極包含有以部分地覆蓋第一柵極絕緣膜的方式形成的金屬含有層、與以接觸于第一柵極絕緣膜的未被金屬含有層覆蓋的部分的方式形成于金屬含有層上的半導(dǎo)體層，就可以降低因作用于金屬含有層、第一柵極絕緣膜以及半導(dǎo)體區(qū)域之間的應(yīng)力而導(dǎo)致的電子移動(dòng)性的退化。
在包含有上述金屬含有層以及金屬硅化物層的半導(dǎo)體裝置中，優(yōu)選金屬含有層點(diǎn)狀地形成于第一柵極絕緣膜上，金屬硅化物層形成為實(shí)質(zhì)地覆蓋第二柵極絕緣膜的整個(gè)面。若這樣構(gòu)成，則可以容易地形成金屬含有層，使得其部分地覆蓋第一柵極絕緣膜。
在包含有上述金屬含有層以及金屬硅化物層的半導(dǎo)體裝置中，優(yōu)選第一源極/漏極區(qū)域是n型，并且所述第二源極/漏極區(qū)域是p型，金屬含有層包含有在比半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近傳導(dǎo)帶側(cè)形成電平的金屬，金屬硅化物層包含有在比硅的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近價(jià)電子帶側(cè)形成電平的金屬。若這樣構(gòu)成，則利用包含于金屬含有層中的、在比半導(dǎo)體層(例如，硅層)的傳導(dǎo)帶與價(jià)電子帶的中間的能級(中間間隙)更靠近傳導(dǎo)帶側(cè)形成電平的金屬，就可以將包含有n型的第一源極/漏極區(qū)域的n溝道晶體管的第一柵極的費(fèi)米能級容易固定為半導(dǎo)體層(硅層)的傳導(dǎo)帶側(cè)的電平。以此，因?yàn)榭梢栽跍p小方向上調(diào)節(jié)n溝道晶體管的第一柵極的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)n溝道晶體管的閾值電壓。又，利用包含于金屬硅化物層中的、在比硅的傳導(dǎo)帶與價(jià)電子帶的中間的能級(中間間隙)更靠近價(jià)電子帶側(cè)形成電平的金屬，就可以將包含有p型的第二源極/漏極區(qū)域的p溝道晶體管的第二柵極的費(fèi)米能級容易固定為硅的價(jià)電子帶側(cè)的電平。以此，因?yàn)榕c柵極由硅層構(gòu)成的情況相比，可以在增大方向上調(diào)節(jié)p溝道晶體管的第二柵極的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)p溝道晶體管的閾值電壓。如上所述，在利用n溝道晶體管以及p溝道晶體管構(gòu)成的半導(dǎo)體裝置中，就可以在降低方向上調(diào)節(jié)n溝道晶體管以及p溝道晶體管這兩方的閾值電壓。
在包含有上述金屬含有層以及金屬硅化物層的半導(dǎo)體裝置中，金屬硅化物層也可以包含有以接觸于第二柵極絕緣膜上的方式形成的下部金屬硅化物層、與形成于下部金屬硅化物層上且具有比下部金屬硅化物層的厚度大的厚度的上部金屬硅化物層。


圖1是表示本發(fā)明的第一實(shí)施方式的CMOS的構(gòu)造的剖面圖；圖2是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖3是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖4是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖5是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖6是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖7是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖8是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖9是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖10是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖11是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖12是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖13是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖14是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖15是用于說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程的剖面圖；圖16是表示本發(fā)明的第二實(shí)施方式的CMOS的構(gòu)造的剖面圖；圖17是用于說明本發(fā)明的第二實(shí)施方式的CMOS的制造過程的剖面圖；圖18是用于說明本發(fā)明的第二實(shí)施方式的CMOS的制造過程的剖面圖；圖19是用于說明本發(fā)明的第二實(shí)施方式的CMOS的制造過程的剖面圖；圖20是用于說明本發(fā)明的第二實(shí)施方式的CMOS的制造過程的剖面圖；圖21是用于說明本發(fā)明的第二實(shí)施方式的CMOS的制造過程的剖面圖；圖22是用于說明本發(fā)明的第二實(shí)施方式的CMOS的制造過程的剖面圖。
具體實(shí)施例方式
以下，基于

本發(fā)明的實(shí)施方式。另外，在以下的說明中，以作為本發(fā)明的半導(dǎo)體裝置的一例的CMOS為例進(jìn)行說明。
(第一實(shí)施方式)首先，參照圖1，說明本發(fā)明的第一實(shí)施方式的CMOS的構(gòu)造。
在第一實(shí)施方式的CMOS中，如圖1所示，在p型的硅基板1的規(guī)定區(qū)域中形成有由SiO2構(gòu)成的元件分離絕緣膜2。另外，硅基板1是本發(fā)明的「半導(dǎo)體區(qū)域」的一例。又，在構(gòu)成第一實(shí)施方式的CMOS的n溝道MOS晶體管50a的形成區(qū)域上，一對n型的源極/漏極區(qū)域4a以夾著p型的溝道區(qū)域3a的方式隔開規(guī)定的間隔地形成于硅基板1上。另外，p型的溝道區(qū)域3a是本發(fā)明的「第一溝道區(qū)域」的一例，n型的源極/漏極區(qū)域4a是本發(fā)明的「第一源極/漏極區(qū)域」的一例。又，n型的源極/漏極區(qū)域4a由n型高濃度雜質(zhì)區(qū)域5a、與具有比n型高濃度雜質(zhì)區(qū)域5a低的雜質(zhì)濃度的n型低濃度雜質(zhì)區(qū)域6a構(gòu)成。n型低濃度雜質(zhì)區(qū)域6a位于n型高濃度雜質(zhì)區(qū)域5a的后述柵極8a側(cè)，且形成為比n型高濃度雜質(zhì)區(qū)域5a淺的區(qū)域。
又，在p型的溝道區(qū)域3a中形成有柵極絕緣膜7a。另外，該柵極絕緣膜7a是本發(fā)明的「第一柵極絕緣膜」的一例。又，柵極絕緣膜7a由高電容率(High-k)絕緣膜HfOx膜形成。因柵極絕緣膜7a由HfOx膜構(gòu)成，故在柵極絕緣膜7a與后述的柵極8a的界面，作為構(gòu)成n溝道MOS晶體管50a的柵極8a的費(fèi)米能級噴丸強(qiáng)化的中心的電荷中性點(diǎn)，通過HfOx膜中的Hf的作用而位于硅的傳導(dǎo)帶側(cè)。又，構(gòu)成柵極絕緣膜7a的HfOx膜具有比3.9高的比電容率，并且在氧化膜(SiO2膜)換算膜厚上具有約6nm以下的厚度。又，在柵極絕緣膜7a上形成有柵極8a。另外，該柵極8a是本發(fā)明的「第一柵極」的一例。柵極8a由形成于柵極絕緣膜7a上的金屬含有層9a、形成于金屬含有層9a上的n+型的下部聚硅層10a、以及形成于下部聚硅層10a上的n+型的上部聚硅層11a構(gòu)成。另外，金屬含有層9a是本發(fā)明的「第一金屬含有層」的一例。又，下部聚硅層10a是本發(fā)明的「下部半導(dǎo)體層」以及「第一半導(dǎo)體層」的一例，上部聚硅層11a是本發(fā)明的「上部半導(dǎo)體層」的一例。
又，金屬含有層9a具有約不足3nm的較小平均膜厚(成膜時(shí))。這樣，通過以較小的膜厚形成金屬含有層，金屬含有層9a就形成為點(diǎn)狀以便部分地覆蓋柵極絕緣膜7a。又，金屬含有層9a含有TaN與Hf硅化物(HfSi)。包含于該金屬含有層9a中的TaN在硅的傳導(dǎo)帶與價(jià)電子帶的中間的能級(中間間隙)附近形成電平，并且Hf硅化物(HfSi)在硅的傳導(dǎo)帶附近形成電平。又，n+型的下部聚硅層10a利用金屬含有層9a的鄰接的點(diǎn)間的區(qū)域，接觸于柵極絕緣膜7a的未被金屬含有層9a覆蓋的部分。該下部聚硅層10a具有約10nm的膜厚。又，n+型的下部聚硅層10a具有位于硅的傳導(dǎo)帶附近的費(fèi)米能級。又，n+型的上部聚硅層11a具有比下部聚硅層10a的膜厚(約10nm)大的約100nm的膜厚。又，在柵極8a以及柵極絕緣膜7a的兩側(cè)的側(cè)面分別形成有由SiO2構(gòu)成的側(cè)壁絕緣膜12a。利用上述的p型的溝道區(qū)域3a、一對n型的源極/漏極區(qū)域4a、柵極絕緣膜7a以及柵極8a，就構(gòu)成n溝道MOS晶體管50a。
另一方面，在構(gòu)成第一實(shí)施方式的CMOS的p溝道MOS晶體管50b的形成區(qū)域上，如圖1所示，在硅基板1上形成有n型井區(qū)域13。而且，一對p型的源極/漏極區(qū)域4b以夾著n型的溝道區(qū)域3b的方式隔開規(guī)定的間隔地形成于n型井區(qū)域13內(nèi)。另外，n型的溝道區(qū)域3b是本發(fā)明的「第二溝道區(qū)域」的一例，p型的源極/漏極區(qū)域4b是本發(fā)明的「第二源極/漏極區(qū)域」的一例。又，p型的源極/漏極區(qū)域4b由p型高濃度雜質(zhì)區(qū)域5b、與具有比p型高濃度雜質(zhì)區(qū)域5b低的雜質(zhì)濃度的p型低濃度雜質(zhì)區(qū)域6b構(gòu)成。p型低濃度雜質(zhì)區(qū)域6b位于p型高濃度雜質(zhì)區(qū)域5b的后述柵極8b側(cè)，且形成為比p型高濃度雜質(zhì)區(qū)域5b淺的區(qū)域。
又，在n型的溝道區(qū)域3b中形成有柵極絕緣膜27a。另外，該柵極絕緣膜27a是本發(fā)明的「第二柵極絕緣膜」的一例。在第一實(shí)施方式中，該p溝道MOS晶體管50b的柵極絕緣膜27a由作為與構(gòu)成n溝道MOS晶體管50a的柵極絕緣膜7a的HfOx膜不同的、高電容率(High-k)絕緣膜的Al2O3膜構(gòu)成。因柵極絕緣膜27a由Al2O3膜構(gòu)成，故在柵極絕緣膜27a與后述的柵極8b的界面，作為柵極8b的費(fèi)米能級噴丸強(qiáng)化的中心的電荷中性點(diǎn)，通過Al2O3膜中的Al的作用而位于硅的價(jià)電子帶側(cè)。又，由Al2O3膜構(gòu)成的柵極絕緣膜27a在氧化膜(SiO2)換算膜厚上具有約6nm以下的膜厚。又，在柵極絕緣膜27a上形成有柵極8b。另外，該柵極8b是本發(fā)明的「第二柵極」的一例。柵極8b由形成于柵極絕緣膜27a上的金屬含有層29a、形成于金屬含有層29a上的p+型的下部聚硅層30a、以及形成于下部聚硅層30a上的p+型的上部聚硅層11b構(gòu)成。另外，金屬含有層29a是本發(fā)明的「第二金屬含有層」的一例。又，下部聚硅層30a是本發(fā)明的「下部半導(dǎo)體層」以及「第二半導(dǎo)體層」的一例，上部聚硅層11b是本發(fā)明的「上部半導(dǎo)體層」的一例。
又，金屬含有層29a具有約不足3nm的較小平均膜厚(成膜時(shí))。又，金屬含有層29a，與上述的n溝道MOS晶體管50a的金屬含有層9a同樣地，形成為點(diǎn)狀以便部分地覆蓋柵極絕緣膜27a。又，金屬含有層29a含有TaN與Pt硅化物(Pt-Si)。這樣，在第一實(shí)施方式中，p溝道MOS晶體管50b的柵極8b的金屬含有層29a包含有與包含于n溝道MOS晶體管50a的柵極8a的金屬含有層9a中的Hf硅化物不同的、含有金屬(Pt)的Pt硅化物。又，包含于金屬含有層29a中的TaN在900℃左右的熱處理之后，具有對應(yīng)于硅的中間間隙附近的有效功函數(shù)。又，包含于金屬含有層29a中的Pt硅化物(PtSi)在硅的價(jià)電子帶附近形成電平。包含于金屬含有層29a中的Pt硅化物(PtSi)，作為松散材料是具有對應(yīng)于硅的價(jià)電子帶附近的有效功函數(shù)的材料，若未受到界面反映或者界面電荷等的影響，則有效功函數(shù)也取硅的價(jià)電子帶附近的值。又，p+型的下部聚硅層30a利用金屬含有層29a的點(diǎn)間的區(qū)域，接觸于柵極絕緣膜27a的未被金屬含有層29a覆蓋的部分。該下部聚硅層30a具有約10nm的膜厚。又，p+型的下部聚硅層30a具有位于硅的價(jià)電子帶附近的費(fèi)米能級。又，p+型的上部聚硅層11b具有比下部聚硅層30a的膜厚(約10nm)大的約100nm的膜厚。又，在柵極8b以及柵極絕緣膜27a的兩側(cè)的側(cè)面分別形成有由SiO2構(gòu)成的側(cè)壁絕緣膜12b。利用上述的n型的溝道區(qū)域3b、一對p型的源極/漏極區(qū)域4b、柵極絕緣膜27a以及柵極8b，就構(gòu)成p溝道MOS晶體管50b。
又，形成有由具有約200nm的厚度的SiO2膜構(gòu)成的層間絕緣膜14，使得其覆蓋于元件分離絕緣膜2、n型的源極/漏極區(qū)域4a的n型高濃度雜質(zhì)區(qū)域5a、p型的源極/漏極區(qū)域4b的p型高濃度雜質(zhì)區(qū)域5b、柵極8a(8b)以及側(cè)壁絕緣膜12a(12b)上。在該層間絕緣膜14上分別形成有到達(dá)于一對n型的源極/漏極區(qū)域4a、一對p型的源極/漏極區(qū)域4b、n+型的上部聚硅層11a以及p+型的上部聚硅層11b上的接觸孔15a、15b、15c、15d、15e以及15f。在該接觸孔15a、15b、15c、15d、15e以及15f內(nèi)分別埋入有由鎢構(gòu)成的插頭16a、16b、16c、16d、17a以及17b。
又，在層間絕緣膜14上形成有配線18使得其連接于插頭16a上，并且形成有配線19使得其連接插頭16b與插頭16c。以此，n溝道MOS晶體管50a的一方的源極/漏極區(qū)域4a、與p溝道MOS晶體管50b的一方的源極/漏極區(qū)域4b就利用插頭16b、16c以及配線19連接。又，在層間絕緣膜14上形成有配線20使得其連接于插頭16d上。又，在層間絕緣膜14上分別形成有配線21a以及21b使得其連接于插頭17a以及17b上。又，n溝道MOS晶體管50a的柵極8a、與p溝道MOS晶體管50b的柵極8b就利用插頭17a以及17b、配線21a以及21b連接。
接著，參照圖1～圖15，說明本發(fā)明的第一實(shí)施方式的CMOS的制造過程。
首先，如圖2所示，在p型的硅基板1的p溝道MOS晶體管50b(參照圖1)的形成區(qū)域上形成n型井區(qū)域13。然后，在使用照相平板印刷影印技術(shù)以及腐蝕技術(shù)，除去硅基板1的對應(yīng)于元件分離絕緣膜2的部分之后，形成SiO2膜(未圖示)。然后，利用CMP(化學(xué)機(jī)械拋光)法或者刻蝕法除去該SiO2膜的多余的堆積部分，以此形成由SiO2膜構(gòu)成的元件分離絕緣膜2(參照圖2)。其后，使用CVD(化學(xué)汽相淀積)法或者濺射法，形成由HfOx膜構(gòu)成的柵極絕緣膜7使得其覆蓋整個(gè)面。該由HfOx膜構(gòu)成的柵極絕緣膜7形成為在氧化膜(SiO2膜)換算膜厚下具有約6nm以下的厚度。
其后，在第一實(shí)施方式中，在柵極絕緣膜7上，使用CVD法堆積具有約1nm的平均膜厚(成膜時(shí))的TaN膜，并且使用濺射法堆積具有約不足1nm的平均膜厚(成膜時(shí))的Hf膜。此時(shí)，TaN膜以及Hf膜不在柵極絕緣膜7上堆積為層狀。即，TaN膜以及Hf膜分別在部分地混合于柵極絕緣膜7上的狀態(tài)下形成。這樣，在柵極絕緣膜7上具有約不足3nm的平均膜厚(成膜時(shí))，并且形成包含有Hf以及TaN的金屬含有層9。其后，使用CVD法，在金屬含有層9上堆積具有約10nm的厚度的非結(jié)晶型硅層10。金屬含有層9，因?yàn)槠淦骄ず裥?，且受到在以該CVD法進(jìn)行的非結(jié)晶型硅層10的堆積、或者后述的用于電活性化雜質(zhì)的熱處理、或者其它工序中產(chǎn)生的熱的影響，所以凝集為點(diǎn)狀。以此，金屬含有層9形成為點(diǎn)狀從而部分地覆蓋柵極絕緣膜7，并且非結(jié)晶型硅層10形成為利用金屬含有層9的鄰接的點(diǎn)間的區(qū)域，接觸于柵極絕緣膜7的未被金屬含有層9覆蓋的部分。又，包含于金屬含有層9以及柵極絕緣層7中的Hf與非結(jié)晶型硅層10的硅因在這些工序中被賦予的熱而反應(yīng)，以此生成Hf硅化物(HfSi)。其后，使用照相平板印刷影印技術(shù)，在非結(jié)晶型硅層10的n溝道MOS晶體管50a(參照圖1)的形成區(qū)域上形成抗蝕層41。
接著，以抗蝕層41為蒙片，使用RIE(反應(yīng)離子腐蝕)法，對非結(jié)晶型硅層10以及金屬含有層9進(jìn)行腐蝕，以此如圖3所示，除去非結(jié)晶型硅層10以及金屬含有層9的對應(yīng)于p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的部分。另外，此時(shí)，在第一實(shí)施方式中，因?yàn)橐员壬喜烤酃鑼?1a以及11b(參照圖1)的厚度(約100nm)小很多的厚度(約10nm)形成非結(jié)晶型硅層10，所以可以利用RIE容易地除去。其后，除去抗蝕層41。然后，如圖4所示，利用使用了DHF(Dilute Hydrofluoric Acid稀氟氫酸)的濕法腐蝕，除去柵極絕緣膜7的對應(yīng)于p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的部分。另外，在第一實(shí)施方式中，因?yàn)閷?yīng)于n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的金屬含有層9由非結(jié)晶型硅層10覆蓋，所以濕法腐蝕之際，對應(yīng)于n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的金屬含有層9不會被除去。
接著，如圖5所示，使用CVD法或者濺射法，形成由Al2O3膜構(gòu)成的柵極絕緣膜27使得其覆蓋整個(gè)面。該由Al2O3膜構(gòu)成的柵極絕緣膜27形成為在氧化膜(SiO2膜)換算膜厚下具有6nm以下的厚度。
其后，在第一實(shí)施方式中，在柵極絕緣膜27上，使用CVD法堆積具有約1nm的平均膜厚(成膜時(shí))的TaN膜，并且使用濺射法堆積具有約不足1nm的平均膜厚(成膜時(shí))的Pt膜。此時(shí)，TaN膜以及Pt膜不在柵極絕緣膜27上堆積為層狀。即，TaN膜以及Pt膜分別在部分地混合于柵極絕緣膜27上的狀態(tài)下形成。這樣，在柵極絕緣膜27上具有約不足3nm的平均膜厚(成膜時(shí))，并且形成包含有Pt以及TaN的金屬含有層29。其后，使用CVD法，在金屬含有層29上堆積具有約10nm的厚度的非結(jié)晶型硅層30。金屬含有層29，因?yàn)槠淦骄ず裥。沂艿皆谝栽揅VD法進(jìn)行的非結(jié)晶型硅層30的堆積、或者后述的用于電活性化雜質(zhì)的熱處理、或者其它工序中被賦予的熱的影響，所以凝集為點(diǎn)狀。以此，金屬含有層29形成為點(diǎn)狀從而部分地覆蓋柵極絕緣膜27，并且非結(jié)晶型硅層30形成為利用金屬含有層29的鄰接的點(diǎn)間的區(qū)域，接觸于柵極絕緣膜27的未被金屬含有層29覆蓋的部分。又，包含于金屬含有層29以及柵極絕緣層27中的Pt與非結(jié)晶型硅層30的硅因在這些工序中被賦予的熱而反應(yīng)，以此生成Pt硅化物(PtSi)。
接著，如圖6所示，使用照相平板印刷影印技術(shù)，在p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的非結(jié)晶型硅層30上形成抗蝕層42。其后，如圖7所示，利用RIE法，以抗蝕層42為蒙片對非結(jié)晶型硅層30以及金屬含有層29進(jìn)行腐蝕，以此除去非結(jié)晶型硅層30以及金屬含有層29的對應(yīng)于p溝道MOS晶體管50b的形成區(qū)域的部分以外的部分。
另外，如圖6所示，位于非結(jié)晶型硅層30的n溝道MOS晶體管50a(參照圖1)的形成區(qū)域與p溝道MOS晶體管50b(參照圖1)的形成區(qū)域之間(臺階部)的部分，與其它部分比較，厚度厚10nm左右。因此，在如圖7所示的腐蝕之際，利用對非結(jié)晶型硅層30過腐蝕10nm左右的厚度部分，就完全地除去位于非結(jié)晶型硅層30的n溝道MOS晶體管50a(參照圖1)的形成區(qū)域與p溝道MOS晶體管50b(參照圖1)的形成區(qū)域之間的臺階部的厚度較大的部分。另外，在該過腐蝕期間，覆蓋n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的非結(jié)晶型硅層10的、由Al2O3膜構(gòu)成的柵極絕緣膜27曝露于腐蝕氣體中。此時(shí)，Al2O3膜，與非結(jié)晶型硅層30相比，相對于腐蝕氣體的耐性高，并且過腐蝕期間是除去非結(jié)晶型硅層30的10nm左右的厚度部分的較短期間，從而并不會因過腐蝕而完全地除去柵極絕緣膜27。以此，即使進(jìn)行上述的過腐蝕，位于Al2O3膜下方的n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的非結(jié)晶型硅層10也并不會被腐蝕。而且，在上述腐蝕之后，除去抗蝕層42。
接著，如圖8所示，使用DHF(稀氟氫酸)進(jìn)行濕法腐蝕，以此除去柵極絕緣膜27的對應(yīng)于p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的部分以外的部分。另外，在第一實(shí)施方式中，因?yàn)閷?yīng)于n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的金屬含有層9由非結(jié)晶型硅層10覆蓋，并且對應(yīng)于p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的金屬含有層29由非結(jié)晶型硅層30覆蓋，所以濕法腐蝕之際，并不會除去這些對應(yīng)于n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的金屬含有層9以及對應(yīng)于p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的金屬含有層29。然后，如圖9所示，使用CVD法，形成具有約100nm的厚度的非結(jié)晶型硅層11使得其覆蓋整個(gè)面。另外，在該非結(jié)晶型硅層11、非結(jié)晶型硅層10以及30之間，形成有可以利用TEM(透射型電子顯微鏡)來觀察的界面。其后，如圖10所示，使用照相平板印刷影印技術(shù)，在非結(jié)晶型硅層11的柵極8a以及8b(參照圖1)的形成區(qū)域上形成抗蝕層43。然后，以抗蝕層43為蒙片，對非結(jié)晶型硅層11、10以及30、金屬含有層9以及29、柵極絕緣膜7以及27進(jìn)行腐蝕，以此如圖11所示，形成對應(yīng)于柵極8a(參照圖1)的非結(jié)晶型硅層11、10以及金屬含有層9、對應(yīng)于柵極8b(參照圖1)的非結(jié)晶型硅層11、30以及金屬含有層29、柵極絕緣膜7a以及27a。其后，除去抗蝕層43。
接著，如圖12所示，為了抑制因離子注入而導(dǎo)致的柵極絕緣膜7a以及27a的邊緣部附近的損壞，使用CVD法，形成由具有約10nm的厚度的SiO2膜構(gòu)成的替化氧化膜44使得其覆蓋整個(gè)面。然后，使用照相平板印刷影印技術(shù)，形成抗蝕層45使得其覆蓋于替化氧化膜44的p溝道MOS晶體管50b(參照圖1)的形成區(qū)域上。其后，以低濃度離子注入作為n型的雜質(zhì)的磷(P)。以此，利用替化氧化膜44，對n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的非結(jié)晶型硅層11以及10、與硅基板1的源極/漏極區(qū)域4a的n型低濃度雜質(zhì)區(qū)域6a導(dǎo)入作為n型的雜質(zhì)的磷(P)。其后，除去抗蝕層45。
接著，如圖13所示，使用照相平板印刷影印技術(shù)，形成抗蝕層46使得其覆蓋于替化氧化膜44的n溝道MOS晶體管50b(參照圖1)的形成區(qū)域上。其后，以低濃度離子注入作為p型的雜質(zhì)的BF2。以此，利用替化氧化膜44，對p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的非結(jié)晶型硅層11以及30、與硅基板1的源極/漏極區(qū)域4b的p型低濃度雜質(zhì)區(qū)域6b導(dǎo)入作為p型的雜質(zhì)的BF2。其后，除去抗蝕層46。
接著，在形成整個(gè)面的SiO2層(未圖示)之后，通過進(jìn)行后腐蝕(etchback)，如圖14所示，形成由SiO2層構(gòu)成的側(cè)壁絕緣膜12a使得覆蓋n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的非結(jié)晶型硅層11、10，金屬含有層9a以及柵極絕緣膜7a的兩側(cè)的側(cè)面，并且形成由SiO2層構(gòu)成的側(cè)壁絕緣膜12b使得覆蓋p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的非結(jié)晶型硅層11、30，金屬含有層29a以及柵極絕緣膜27a的兩側(cè)的側(cè)面。然后，使用照相平板印刷影印技術(shù)，形成抗蝕層47使得其覆蓋于p溝道MOS晶體管50b(參照圖1)的形成區(qū)域上。其后，離子注入作為n型的雜質(zhì)的磷(P)。以此，對n溝道MOS晶體管50a(參照圖1)的形成區(qū)域的非結(jié)晶型硅層11以及10、硅基板1的源極/漏極區(qū)域4a的形成有n型高濃度雜質(zhì)區(qū)域5a的區(qū)域，以高濃度導(dǎo)入n型的雜質(zhì)(磷)。又，n型高濃度雜質(zhì)區(qū)域5a形成到比n型低濃度雜質(zhì)區(qū)域6a更深的區(qū)域。這樣，在n溝道MOS晶體管50a(參照圖1)的形成區(qū)域上，由n型高濃度雜質(zhì)區(qū)域5a以及n型低濃度雜質(zhì)區(qū)域6a構(gòu)成的一對n型的源極/漏極區(qū)域4a以夾著p型的溝道區(qū)域3a的方式隔開規(guī)定的間隔地形成。其后，除去抗蝕層47。
接著，如圖15所示，使用照相平板印刷影印技術(shù)，形成抗蝕層48使得其覆蓋于n溝道MOS晶體管50a(參照圖1)的形成區(qū)域上。其后，離子注入作為p型的雜質(zhì)的BF2。以此，對p溝道MOS晶體管50b(參照圖1)的形成區(qū)域的非結(jié)晶型硅層11以及30、與硅基板1的源極/漏極區(qū)域4b的p型高濃度雜質(zhì)區(qū)域5b導(dǎo)入作為p型的雜質(zhì)的BF2。此時(shí)，在形成p型高濃度雜質(zhì)區(qū)域5b的區(qū)域中，與p型低濃度雜質(zhì)區(qū)域6b相比，導(dǎo)入更多量的雜質(zhì)(BF2)。又，p型高濃度雜質(zhì)區(qū)域5b形成到比p型低濃度雜質(zhì)區(qū)域6b更深的區(qū)域。這樣，在p溝道MOS晶體管50b(參照圖1)的形成區(qū)域上，由p型高濃度雜質(zhì)區(qū)域5b以及p型低濃度雜質(zhì)區(qū)域6b構(gòu)成的一對p型的源極/漏極區(qū)域4b以夾著n型的溝道區(qū)域3b的方式隔開規(guī)定的間隔地形成。其后，除去抗蝕層48。
接著，如圖1所示，使用CVD法，堆積SiO2膜使得其覆蓋整個(gè)面，以此形成具有約200nm的厚度的層間絕緣層14。其后，通過進(jìn)行RTA(快速熱退火)法所實(shí)施的熱處理(約950℃，約20秒)，來電活性化注入到源極/漏極區(qū)域4a以及4b、與非結(jié)晶型硅層10、11以及30(參照圖15)中的雜質(zhì)。又，利用該熱處理，來結(jié)晶化非結(jié)晶型硅層10、11以及30(參照圖15)。以此，如圖1所示，在n溝道MOS晶體管50a的形成區(qū)域上，形成n+型的上部聚硅層11a以及下部聚硅層10a，并且在p溝道MOS晶體管50b的形成區(qū)域上，形成p+型的上部聚硅層11b以及下部聚硅層30a。然后，在n溝道MOS晶體管50a的形成區(qū)域上，利用金屬含有層9a、n+型的下部聚硅層10a以及上部聚硅層11a，形成柵極8a。又，在p溝道MOS晶體管50b的形成區(qū)域上，利用金屬含有層29a、p+型的下部聚硅層30a以及上部聚硅層11b，形成柵極8b。
而且，使用照相平板印刷影印技術(shù)以及腐蝕技術(shù)，在對應(yīng)于層間絕緣膜14的源極/漏極區(qū)域4a以及4b、上部聚硅層11a以及11b的區(qū)域中形成接觸孔15a、15b、15c、15d、15e以及15f。其后，使用CVD法，形成為在接觸孔15a、15b、15c、15d、15e以及15f內(nèi)埋入鎢層之后，使用CMP法，通過除去鎢層的多余的堆積部分，來形成插頭16a、16b、16c、16d、17a以及17b。最后，在層間絕緣膜14的上表面上的規(guī)定區(qū)域形成配線18、19、20、21a以及21b。如上所述，就形成如圖1所示的第一實(shí)施方式的CMOS。
在第一實(shí)施方式中，如上所述，利用下部聚硅層10a(30a)、與形成為部分地覆蓋柵極絕緣膜7a(27a)的金屬含有層8a(8b)來構(gòu)成柵極8a(8b)，以此就與只利用形成于柵極絕緣膜7a(27a)上的聚硅層來構(gòu)成柵極8a(8b)的情況不同，可以抑制柵極8a(8b)的耗盡化。
又，在第一實(shí)施方式中形成為，將金屬含有層9a(29a)形成為點(diǎn)狀使得其部分地覆蓋柵極絕緣膜7a(27a)，并且使金屬含有層9a(29a)上的下部聚硅層10a(30a)接觸于柵極絕緣膜7a(27a)的未被金屬含有層9a(29a)覆蓋的部分，以此就可以降低因金屬含有層9a(29a)、與柵極絕緣膜7a(27a)以及硅基板1之間的熱膨脹系數(shù)的差而導(dǎo)致的應(yīng)力。以此，就可以降低因在金屬含有層9a(29a)、與柵極絕緣膜7a(27a)以及硅基板1之間作用的應(yīng)力而導(dǎo)致的電子移動(dòng)性的退化。
又，在第一實(shí)施方式中，通過構(gòu)成為n溝道MOS晶體管50a的柵極8a的金屬含有層9a包含有Hf硅化物，就可以將n溝道MOS晶體管50a的柵極8a的費(fèi)米能級容易固定為硅的傳導(dǎo)帶側(cè)的電平。以此，因?yàn)榭梢栽跍p小方向上調(diào)節(jié)n溝道MOS晶體管50a的柵極8a的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)n溝道MOS晶體管50a的閾值電壓。又，通過構(gòu)成為p溝道MOS晶體管50b的柵極8b的金屬含有層29a包含有Pt硅化物，就可以將p溝道MOS晶體管50b的柵極8b的費(fèi)米能級容易固定為硅的價(jià)電子帶側(cè)的電平。以此，因?yàn)榭梢栽谠龃蠓较蛏险{(diào)節(jié)p溝道MOS晶體管50b的柵極8b的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)p溝道MOS晶體管50b的閾值電壓。如上所述，在利用n溝道MOS晶體管50a以及p溝道MOS晶體管50b構(gòu)成的CMOS中，可以獨(dú)立地在降低方向上調(diào)節(jié)n溝道MOS晶體管50a以及p溝道MOS晶體管50b的閾值電壓。
又，在第一實(shí)施方式中，利用HfOx膜形成n溝道MOS晶體管50a的柵極絕緣膜7a，并且利用Al2O3膜形成p溝道MOS晶體管50b的柵極絕緣膜27a，以此就可以在n溝道MOS晶體管50a的柵極絕緣膜7a與柵極8a的界面將作為柵極8a的費(fèi)米能級噴丸強(qiáng)化的中心的電荷中性點(diǎn)設(shè)定于硅的傳導(dǎo)帶側(cè)，并且可以在p溝道MOS晶體管50b的柵極絕緣膜27a與柵極8b的界面將電荷中性點(diǎn)設(shè)定于硅的價(jià)電子帶側(cè)。這樣，在構(gòu)成CMOS的n溝道MOS晶體管50a以及p溝道MOS晶體管50b中，就可以獨(dú)立地將作為柵極8a以及8b的費(fèi)米能級噴丸強(qiáng)化的中心的電荷中性點(diǎn)設(shè)定于硅的傳導(dǎo)帶側(cè)以及價(jià)電子帶側(cè)。
(第二實(shí)施方式)接著，參照圖16，說明本發(fā)明的第二實(shí)施方式的CMOS的構(gòu)造。
在第二實(shí)施方式的CMOS中，與上述第一實(shí)施方式的CMOS不同，p溝道MOS晶體管50b的柵極58b利用下部Pt硅化物層30b以及上部Pt硅化物層11c構(gòu)成。以此，p溝道MOS晶體管50b的柵極58b利用下部Pt硅化物層30b以及上部Pt硅化物層11c中的Pt的作用而具有位于硅的價(jià)電子帶附近的費(fèi)米能級。另外，柵極58b是本發(fā)明的「第二柵極」的一例，下部Pt硅化物層30b以及上部Pt硅化物層11c是本發(fā)明的「金屬硅化物層」的一例。第二實(shí)施方式的CMOS的上述以外的構(gòu)造與上述第一實(shí)施方式的CMOS的構(gòu)造同樣。
接著，參照圖6～圖22，說明本發(fā)明的第二實(shí)施方式的CMOS的制造過程。
在第二實(shí)施方式中，首先，使用與如圖2～圖4所示的上述第一實(shí)施方式的制造過程同樣的制造過程，在p型的硅基板1上形成元件分離絕緣膜2以及n型井區(qū)域13，并且在硅基板1的n溝道MOS晶體管50a(參照圖16)的形成區(qū)域上形成柵極絕緣膜7、金屬含有層9以及非結(jié)晶型硅層10。而且，如圖17所示，與上述第一實(shí)施方式同樣地，形成由Al2O3膜構(gòu)成的柵極絕緣膜27使得其覆蓋整個(gè)面。其后，使用CVD法，在柵極絕緣膜27上形成具有約10nm的厚度的非結(jié)晶型硅層30。
其后，使用與圖6～圖15所示的上述第一實(shí)施方式的制造過程同樣的制造過程，如圖18所示，形成對應(yīng)于柵極8a(參照圖16)的非結(jié)晶型硅層11、10以及金屬含有層9a、對應(yīng)于柵極58b(參照圖16)的非結(jié)晶型硅層11以及30、柵極絕緣膜7a以及27a、側(cè)壁絕緣膜12a以及12b。又，使用與圖12～圖15所示的上述第一實(shí)施方式的制造過程同樣的制造過程，在硅基板1的n溝道MOS晶體管50a(參照圖16)的形成區(qū)域上，以夾著p型的溝道區(qū)域3a的方式形成由n型高濃度雜質(zhì)區(qū)域5a以及n型低濃度雜質(zhì)區(qū)域6a構(gòu)成的一對n型的源極/漏極區(qū)域4a。又，在硅基板1的p溝道MOS晶體管50b(參照圖16)的形成區(qū)域上，以夾著n型的溝道區(qū)域3b的方式形成由p型高濃度雜質(zhì)區(qū)域5b以及p型低濃度雜質(zhì)區(qū)域6b構(gòu)成的一對p型的源極/漏極區(qū)域4b。
接著，如圖19所示，使用CVD法，形成由具有約200nm的厚度的SiO2膜構(gòu)成的層間絕緣膜14使得其覆蓋整個(gè)面。其后，通過進(jìn)行與上述第一實(shí)施方式同樣的熱處理(RTA法)，來電活性化導(dǎo)入到源極/漏極區(qū)域4a以及4b、非結(jié)晶型硅層10、11以及30(參照圖18)中的雜質(zhì)。又，利用該熱處理，結(jié)晶化非結(jié)晶型硅層10、11以及30(參照圖18)。這樣，在n溝道MOS晶體管50a(參照圖16)的形成區(qū)域上，形成由金屬含有層9a、n+型的下部聚硅層10a以及上部聚硅層11a構(gòu)成的柵極8a。又，在p溝道MOS晶體管50b(參照圖16)的形成區(qū)域上，形成對應(yīng)于柵極58b(參照圖16)的p+型的下部聚硅層30a以及上部聚硅層11b。其后，如圖20所示，使用照相平板印刷影印技術(shù)，形成抗蝕層60使得其覆蓋于層間絕緣層14的p溝道MOS晶體管50b的形成區(qū)域以外的區(qū)域上。然后，利用RIE，以抗蝕層60為蒙片，將層間絕緣層14的對應(yīng)于p溝道MOS晶體管50b(參照圖16)的形成區(qū)域的區(qū)域腐蝕到直至到達(dá)上部聚硅層11b的上表面。其后，除去抗蝕層60。
接著，如圖21所示，使用CVD法，形成由Pt構(gòu)成的金屬層61，使得其覆蓋于層間絕緣膜14以及p溝道MOS晶體管50b(參照圖16)的形成區(qū)域的上部聚硅層11b上。另外，該聚硅層61，為了在之后的熱處理中，使上部聚硅層11b以及下部聚硅層30a為富集金屬(Pt)的Pt硅化物(PtSi)，而形成為可以供給充分的量的Pt的厚度。其后，通過在500℃左右進(jìn)行熱處理，在p溝道MOS晶體管50b(參照圖16)的形成區(qū)域上，上部聚硅層11b以及下部聚硅層30a的硅與金屬層60的Pt就反應(yīng)，以此生成Pt硅化物(PtSi)。以此，如圖22所示，在p溝道MOS晶體管50b(參照圖16)的形成區(qū)域上，形成由Pt硅化物(PtSi)構(gòu)成的上部Pt硅化物層11c以及下部Pt硅化物層30b。然后，利用該上部Pt硅化物層11c以及下部Pt硅化物層30b，形成p溝道MOS晶體管50b(參照圖16)的柵極58b。其后，利用濕法腐蝕來除去殘留于層間絕緣膜14以及上部Pt硅化物層11c上的未反應(yīng)的金屬層61。然后，利用CVD法，形成SiO2膜使得其覆蓋整個(gè)面之后，利用CMP法平坦化上表面。其后，利用與上述第一實(shí)施方式同樣的過程，形成接觸孔15a～15f、插頭16a～16d、17a以及17b、配線18～20、21a以及21b，以此就形成如圖16所示的第二實(shí)施方式的CMOS。
在第二實(shí)施方式中，如上所述，通過構(gòu)成為n溝道MOS晶體管50a的柵極8a的金屬含有層9a包含有Hf硅化物，就可以將n溝道MOS晶體管50a的柵極8a的費(fèi)米能級容易固定為硅的傳導(dǎo)帶側(cè)的電平。以此，因?yàn)榭梢栽跍p小方向上調(diào)節(jié)n溝道MOS晶體管50a的柵極8a的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)n溝道MOS晶體管50a的閾值電壓。又，利用下部Pt硅化物層30b以及上部Pt硅化物層11c構(gòu)成p溝道MOS晶體管50b的柵極58b，以此就可以將p溝道MOS晶體管50b的柵極58b的費(fèi)米能級容易固定為硅的價(jià)電子帶側(cè)的電平。以此，因?yàn)榭梢栽谠龃蠓较蛏险{(diào)節(jié)p溝道MOS晶體管50b的柵極58b的有效功函數(shù)，所以可以在降低方向上調(diào)節(jié)p溝道MOS晶體管50b的閾值電壓。如上所述，在利用n溝道MOS晶體管50a以及p溝道MOS晶體管50b構(gòu)成的CMOS中，可以獨(dú)立地在降低方向上調(diào)節(jié)n溝道MOS晶體管50a以及p溝道MOS晶體管50b的閾值電壓。
在第二實(shí)施方式中，除了上述效果之外，也可以得到可以在n溝道MOS晶體管50a中一邊抑制柵極8a的耗盡化一邊降低電子移動(dòng)性的退化等的、與上述第一實(shí)施方式同樣的效果。
另外，應(yīng)該考慮到，此次公開的實(shí)施方式并不是在所有的點(diǎn)都進(jìn)行了例示，從而限制于這些點(diǎn)的實(shí)施方式。本發(fā)明的范圍并不由上述實(shí)施方式的說明來表示而是由專利權(quán)利要求的范圍來表示，進(jìn)而包含有在與專利權(quán)利要求等同的意思以及范圍內(nèi)的所有的變更。
例如，在上述第一以及第二實(shí)施方式中，以作為本發(fā)明的半導(dǎo)體裝置的一例的CMOS為例進(jìn)行了說明，不過本發(fā)明并不限定于此，在CMOS以外的半導(dǎo)體裝置中也可以應(yīng)用本發(fā)明。
又，在上述第一實(shí)施方式中，說明了使構(gòu)成CMOS的n溝道MOS晶體管的柵極的聚硅層為n型，并且使p溝道MOS晶體管的柵極的聚硅層為p型的例，不過本發(fā)明并不限定于此，構(gòu)成CMOS的n溝道MOS晶體管以及p溝道MOS晶體管的各自的柵極的聚硅層也可以是同一的導(dǎo)電型。
又，在上述第二實(shí)施方式中，說明了使n溝道MOS晶體管的柵極的聚硅層為n型的例，不過本發(fā)明并不限定于此，n溝道MOS晶體管的柵極的聚硅層也可以是p型。
又，在上述第一以及第二實(shí)施方式中，將柵極的金屬含有層形成為點(diǎn)狀，不過本發(fā)明并不限定于此，也可以將柵極的金屬含有層形成為點(diǎn)狀以外的形狀，使得其部分地柵極絕緣膜。
又，在上述第一以及第二實(shí)施方式中，在柵極絕緣膜上形成金屬含有層之后，利用熱處理來凝集金屬含有層，以此將金屬含有層形成為點(diǎn)狀，不過本發(fā)明并不限定于此，也可以使用上述以外的種種的方法來將金屬含有層形成為點(diǎn)狀。例如，也可以在使用CVD法在柵極絕緣膜上形成金屬含有層之際，控制CVD法的形成條件，使得在形成了金屬含有層的狀態(tài)下已經(jīng)形成為點(diǎn)狀，以此并不進(jìn)行熱處理地將金屬含有層形成為點(diǎn)狀。
又，在上述第一以及第二實(shí)施方式中，在形成了柵極的金屬含有層之后，利用在以CVD法來堆積非結(jié)晶型硅層的工序、或者用于活性化導(dǎo)入到源極/漏極區(qū)域以及非結(jié)晶型硅層中的雜質(zhì)的熱處理工序、或者其它工序中產(chǎn)生的熱，將金屬含有層凝集為點(diǎn)狀，不過本發(fā)明并不限定于此，也可以在柵極絕緣膜上形成金屬含有層之后，通過繼續(xù)進(jìn)行熱處理，將金屬含有層凝集為點(diǎn)狀。
又，在上述第一以及第二實(shí)施方式中，構(gòu)成為柵極的金屬含有層包含有TaN，不過本發(fā)明并不限定于此，也可以不使用柵極的金屬層的TaN，而使用其它材料。例如，可以不使用TaN，而使用TiSi以及TaSi等金屬硅化物、金屬氮化物以及金屬單體。又，也可以構(gòu)成為金屬含有不包含TaN。
又，在上述第一實(shí)施方式中，構(gòu)成為p溝道MOS晶體管的柵極的金屬含有層包含有Pt硅化物，不過本發(fā)明并不限定于此，若是可以在比硅的中間間隙更為靠近價(jià)電子帶側(cè)形成電平的材料，則也可以構(gòu)成為p溝道MOS晶體管柵極的金屬含有層包含有如下材料，即該材料包含有Pt以外的其它金屬的材料。例如，可以不使用Pt，而使用包含有Ru、或者Ir等金屬的材料。
又，在上述第二實(shí)施方式中，利用Pt硅化物層形成p溝道MOS晶體管的柵極，不過本發(fā)明并不限定于此，若是可以在比硅的中間間隙更為靠近價(jià)電子帶側(cè)形成電平的材料，則也可以利用包含有Pt以外的其它金屬的材料來形成p溝道MOS晶體管的柵極。例如，可以不使用Pt，而使用包含有Ru、或者Ir等金屬的材料。
又，在上述第一以及第二實(shí)施方式中，分別利用不同的材料(HfOx以及Al2O3)形成n溝道MOS晶體管的柵極絕緣膜、與p溝道MOS晶體管的柵極絕緣膜，不過本發(fā)明并不限定于此，也可以利用相同的材料形成n溝道MOS晶體管的柵極絕緣膜、與p溝道MOS晶體管的柵極絕緣膜。
又，在上述第一以及第二實(shí)施方式中，利用HfOx膜形成n溝道MOS晶體管的柵極絕緣膜，并且利用Al2O3膜形成p溝道MOS晶體管的柵極絕緣膜，不過本發(fā)明并不限定于此，也可以分別利用由HfOx膜以及Al2O3膜以外的材料構(gòu)成的膜來形成n溝道MOS晶體管的柵極絕緣膜以及p溝道MOS晶體管的柵極絕緣膜。該情況下，也可以使用由在柵極絕緣膜與柵極的界面使作為柵極的費(fèi)米能及噴丸強(qiáng)化的中心的電荷中性點(diǎn)位于硅的價(jià)電子帶側(cè)的材料構(gòu)成的膜，來形成n溝道MOS晶體管的柵極絕緣膜。又，也可以使用由在柵極絕緣膜與柵極的界面使作為柵極的費(fèi)米能及噴丸強(qiáng)化的中心的電荷中性點(diǎn)位于硅的傳導(dǎo)帶側(cè)的材料構(gòu)成的膜，來形成p溝道MOS晶體管的柵極絕緣膜。
又，在上述第一以及第二實(shí)施方式中，使用硅基板來形成CMOS，不過本發(fā)明并不限定于此，也可以使用硅基板以外的半導(dǎo)體基板來形成CMOS。例如，可以使用SOI(絕緣體硅)基板等來形成CMOS。
又，在上述第一以及第二實(shí)施方式中，構(gòu)成為利用插頭17a以及17b、配線21a以及21b，來連接n溝道MOS晶體管50a的柵極8a、與p溝道MOS晶體管50b的柵極，不過本發(fā)明并不限定于此，也可以利用上述以外的種種結(jié)構(gòu)，來連接n溝道MOS晶體管50a的柵極8a、與p溝道MOS晶體管50b的柵極8b(58b)。例如，可以使用自對準(zhǔn)多晶硅化物技術(shù)，形成連接n溝道MOS晶體管50a的柵極8a與p溝道MOS晶體管50b的柵極8b(58b)的、由Ti或者Co等構(gòu)成的1個(gè)金屬層并進(jìn)行熱處理，以此在柵極8a以及8b(58b)上形成硅化物層，并且利用該硅化物層，來連接n溝道MOS晶體管50a的柵極8a與p溝道MOS晶體管50b的柵極8b(58b)。
又，在上述第一以及第二實(shí)施方式中，利用堆積于柵極絕緣膜上的Hf膜中的Hf與聚硅層中的Si的結(jié)合反應(yīng)來生成包含于n溝道MOS晶體管的柵極的金屬含有層中的HfSi，不過本發(fā)明并不限定于此，也可以利用柵極絕緣膜(HfOx膜)中的Hf與柵極的聚硅層中的Si的結(jié)合反應(yīng)來生成包含于n溝道MOS晶體管的柵極中的HfSi。該情況下，為了生成包含于n溝道MOS晶體管的柵極的金屬含有層中的HfSi，也可以不在柵極絕緣膜(HfOx膜)上另行堆積Hf膜。
又，在上述第一實(shí)施方式中，構(gòu)成為n溝道MOS晶體管的柵極以及p溝道MOS晶體管的柵極分別包含有含有相互不同的金屬的金屬含有層，不過本發(fā)明并不限定于此，也可以構(gòu)成為只是n溝道MOS晶體管的柵極以及p溝道MOS晶體管的柵極的任意一方包含有金屬含有層。該情況下，n溝道MOS晶體管以及p溝道MOS晶體管的柵極內(nèi)、包含有金屬含有層的柵極的有效功函數(shù)可以使用含有于金屬含有層中的金屬來調(diào)節(jié)，并且不包含金屬含有層的柵極的有效功函數(shù)可以利用導(dǎo)入到構(gòu)成柵極的聚硅層中的雜質(zhì)來調(diào)節(jié)。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括以夾著第一溝道區(qū)域的方式隔開規(guī)定的間隔地形成于半導(dǎo)體區(qū)域的主表面上的一對第一導(dǎo)電型的第一源極/漏極區(qū)域；經(jīng)由第一柵極絕緣膜形成于所述第一溝道區(qū)域上的第一柵極；以夾著第二溝道區(qū)域的方式隔開規(guī)定的間隔地形成于前述半導(dǎo)體區(qū)域的主表面上的一對第二導(dǎo)電型的第二源極/漏極區(qū)域；以及經(jīng)由第二柵極絕緣膜形成于所述第二溝道區(qū)域上的第二柵極，所述第一柵極以及所述第二柵極的至少一方包含有金屬含有層，形成為部分地覆蓋對應(yīng)的所述第一柵極絕緣膜以及所述第二柵極絕緣膜；半導(dǎo)體層，形成于所述金屬含有層上，且接觸于對應(yīng)的所述第一柵極絕緣膜以及所述第二柵極絕緣膜的未被所述金屬含有層覆蓋的部分，所述第一柵極以及所述第二柵極包含有相互不同的金屬。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述金屬含有層形成為點(diǎn)狀。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一柵極絕緣膜以及所述第二柵極絕緣膜由相互不同的材料構(gòu)成。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體層包含有下部半導(dǎo)體層，形成于所述金屬含有層上；上部半導(dǎo)體層，形成于所述下部半導(dǎo)體層上，且具有比所述下部半導(dǎo)體層的厚度大的厚度。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一柵極包含有第一金屬含有層，形成為部分地覆蓋所述第一柵極絕緣膜；第一半導(dǎo)體層，以接觸于所述第一柵極絕緣膜的未被所述第一金屬含有層覆蓋的部分的方式形成于所述第一金屬含有層上，所述第二柵極包含有第二金屬含有層，形成為部分地覆蓋所述第二柵極絕緣膜；第二半導(dǎo)體層，以接觸于所述第二柵極絕緣膜的未被所述第二金屬含有層覆蓋的部分的方式形成于所述第二金屬含有層上，所述第一金屬含有層以及所述第二金屬含有層包含有相互不同的金屬。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其中，所述第一源極/漏極區(qū)域是n型，并且所述第二源極/漏極區(qū)域是p型，所述第一柵極絕緣膜包含有在比所述第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近所述傳導(dǎo)帶側(cè)形成電平的金屬。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其中，所述第一柵極絕緣膜包含有HfOx膜。
8.如權(quán)利要求5所述的半導(dǎo)體裝置，其中，所述第一源極/漏極區(qū)域是n型，并且所述第二源極/漏極區(qū)域是p型，所述第二柵極絕緣層包含有在比所述第二半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近所述價(jià)電子帶側(cè)形成電平的金屬。
9.如權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述第二柵極絕緣膜包含有Al2O3膜。
10.如權(quán)利要求5所述的半導(dǎo)體裝置，其中，所述第一源極/漏極區(qū)域是n型，并且所述第二源極/漏極區(qū)域是p型，所述第一金屬含有層包含有在比所述第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近所述傳導(dǎo)帶側(cè)形成電平的第一金屬，所述第二金屬含有層包含有在比所述第二半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近所述價(jià)電子帶側(cè)形成電平的第二金屬。
11.如權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述第一金屬含有層包含有含有所述第一金屬的金屬硅化物層，所述第二金屬含有層包含有含有所述第二金屬的金屬硅化物層。
12.如權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述第一金屬是Hf，所述第二金屬是Pt。
13.如權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述第一金屬含有層除了所述第一金屬之外，還包含有形成所述第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級附近的電平的第三金屬。
14.如權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述第二金屬含有層除了所述第二金屬之外，還包含有形成所述第一半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級附近的電平的第四金屬。
15.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一柵極包含有所述金屬含有層，形成為部分地覆蓋所述第一柵極絕緣膜；所述半導(dǎo)體層，以接觸于所述第一柵極絕緣膜的未被所述金屬含有層覆蓋的部分的方式形成于所述金屬含有層上，所述第二柵極由形成于所述第二柵極絕緣膜上的金屬硅化物層構(gòu)成，所述金屬含有層以及所述金屬硅化物層包含有相互不同的金屬。
16.如權(quán)利要求15所述的半導(dǎo)體裝置，其中，所述金屬含有層點(diǎn)狀地形成于所述第一柵極絕緣膜上，所述金屬硅化物層形成為實(shí)質(zhì)地覆蓋所述第二柵極絕緣膜的整個(gè)面。
17.如權(quán)利要求15所述的半導(dǎo)體裝置，其中，所述第一源極/漏極區(qū)域是n型，并且所述第二源極/漏極區(qū)域是p型，所述金屬含有層包含有在比所述半導(dǎo)體層的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近所述傳導(dǎo)帶側(cè)形成電平的金屬，所述金屬硅化物層包含有在比硅的傳導(dǎo)帶與價(jià)電子帶的中間的能級更靠近所述價(jià)電子帶側(cè)形成電平的金屬。
18.如權(quán)利要求15所述的半導(dǎo)體裝置，其中，所述金屬硅化物層包含有下部金屬硅化物層，形成為接觸于所述第二柵極絕緣膜上；上部金屬硅化物層，形成于所述下部金屬硅化物層上，且具有比所述下部金屬硅化物層的厚度大的厚度。
全文摘要
提供一種可以一邊抑制柵極的耗盡化，一邊降低電子移動(dòng)性的退化的半導(dǎo)體元件。該半導(dǎo)體裝置的第一柵極以及第二柵極的至少一方包含有金屬含有層，形成為部分地覆蓋對應(yīng)的第一柵極絕緣膜以及第二柵極絕緣膜；半導(dǎo)體層，形成于金屬含有層上，且接觸于對應(yīng)的第一柵極絕緣膜以及第二柵極絕緣膜的未被金屬含有層覆蓋的部分。又，第一柵極以及第二柵極包含有相互不同的金屬。
文檔編號H01L27/092GK1873985SQ200610089940
公開日2006年12月6日 申請日期2006年5月29日 優(yōu)先權(quán)日2005年5月31日
發(fā)明者藤原英明 申請人:三洋電機(jī)株式會社