專利名稱：Cmos圖像傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種圖像傳感器，更具體地，涉及一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器及其制造方法。
背景技術(shù)：
常規(guī)地，作為一種半導(dǎo)體器件的圖像傳感器將光圖像轉(zhuǎn)換為電信號，通?？煞诸悶殡姾神詈掀骷?CCD)和CMOS圖像傳感器。
CCD包括布置為矩陣形式的多個光電二極管，以將光信號轉(zhuǎn)換為電信號；形成在所述光電二極管之間的多個豎直電荷耦合器件(VCCD)，以在豎直方向上傳輸產(chǎn)生在每個光電二極管中的電荷；多個水平電荷耦合器件(HCCD)，用于在水平方向上傳輸從每個VCCD傳輸?shù)碾姾?；以及感測放大器，用于感測在水平方向傳輸?shù)碾姾梢暂敵鲭娦盘枴?br> 眾所周知，CCD具有復(fù)雜的工作機(jī)構(gòu)以及高功率消耗。另外，其制造方法也很復(fù)雜，因?yàn)樵谄渲谱髦行枰鄠€步驟的光刻法工藝。特別地，難以將CCD與如控制電路、信號處理電路、模擬/數(shù)字轉(zhuǎn)換器等的其它器件集成在單個芯片中。CCD的這些缺點(diǎn)可能阻礙包含CCD的產(chǎn)品的微型化。
為了克服CCD的上述缺點(diǎn)，CMOS圖像傳感器最近發(fā)展為下一代圖像傳感器。CMOS圖像傳感器通常包括通過CMOS制作技術(shù)形成在半導(dǎo)體基片中的MOS晶體管。在CMOS圖像傳感器中，MOS晶體管相關(guān)于單位像素的數(shù)目、連同如控制電路、信號處理電路等的外圍電路一起形成。CMOS圖像傳感器采用MOS晶體管依次檢測每個像素的輸出的切換模式。
更具體地，CMOS圖像傳感器在每個像素中包括光電二極管和MOS晶體管，因此以切換模式依次檢測每個像素的電信號以表示給定的圖像。
CMOS圖像傳感器具有如低功率消耗和相對簡單的制作工藝的優(yōu)點(diǎn)。另外，CMOS圖像傳感器可與控制電路、信號處理電路、模擬/數(shù)字轉(zhuǎn)換器等集成，因?yàn)檫@些電路可使用CMOS制造技術(shù)來制造，其使產(chǎn)品能夠微型化。
CMOS圖像傳感器廣泛使用在如數(shù)字靜態(tài)照相機(jī)、數(shù)字?jǐn)z像機(jī)等的各種應(yīng)用中。
同時，根據(jù)單位像素中晶體管的數(shù)目，CMOS圖像傳感器還可分類為3T、4T、5T類型等。所述3T類型的CMOS圖像傳感器包括1個光電二極管和3個晶體管，且4T類型包括1個光電二極管和4個晶體管。此處，3T類型CMOS圖像傳感器的電路圖和單位像素布局配置如下。
圖1為常規(guī)CMOS圖像傳感器的電路圖，且圖2所示為常規(guī)3T類型CMOS圖像傳感器中的單位像素的布局。
如圖1所示，常規(guī)3T類型CMOS圖像傳感器的單位像素包括1個光電二極管PD和3個NMOS晶體管T1、T2和T3。光電二極管PD的陰極連接到第一NMOS晶體管T1的漏和第二NMOS晶體管T2的柵。
特別地，第一和第二NMOS晶體管T1和T2的源連接到用于供應(yīng)標(biāo)準(zhǔn)電壓的供應(yīng)端子(VR)，且第一NMOS晶體管T1的柵連接到用于供應(yīng)復(fù)位信號的復(fù)位端子。
另外，第三NMOS晶體管T3的源連接到第二NMOS晶體管T2的漏，且第三NMOS晶體管T3的漏通過單個線連接到檢測電路(未示出)。此外，第三NMOS晶體管T3的柵連接到選擇信號線SLCT。
一般而言，第一NMOS晶體管T1稱為復(fù)位晶體管Rx，第二NMOS晶體管T2稱為驅(qū)動晶體管Dx，且第三NMOS晶體管T3稱為選擇晶體管Sx。
如圖2所示，在常規(guī)3T類型CMOS圖像傳感器中，一個光電二極管20形成在被限定的有源區(qū)10的一大部分中，且第一到第三晶體管的3個柵電極30、40和50分別形成為重疊在有源區(qū)10的其它部分中。
第一柵電極30構(gòu)成復(fù)位晶體管Rx。第二柵電極40構(gòu)成驅(qū)動晶體管Dx。第三柵電極50構(gòu)成選擇晶體管Sx。
此處，摻雜劑離子被注入其中形成有每個晶體管的有源區(qū)10，除了每個柵電極30、40和50下面的有源區(qū)部分，以形成每個晶體管的源和漏區(qū)。
此處，供應(yīng)電壓Vdd施加于復(fù)位晶體管Rx與驅(qū)動晶體管Dx之間的源/漏區(qū)，且形成在選擇晶體管Sx的一側(cè)的源/漏區(qū)連接到檢測電路(未示出)。
在上述CMOS圖像傳感器的結(jié)構(gòu)中，反向偏置施加于光電二極管PD，從而導(dǎo)致其中電子由光產(chǎn)生的耗盡層。當(dāng)復(fù)位晶體管Rx關(guān)斷時，所產(chǎn)生的電子降低驅(qū)動晶體管Dx的電勢。驅(qū)動晶體管電勢的降低從復(fù)位晶體管Rx的關(guān)斷開始持續(xù)進(jìn)行，從而導(dǎo)致電勢差。圖像傳感器可通過將所述電勢差作為一個信號檢測來操作。
圖3a到3g是考慮了圖2中的A-A′線依次圖示了用于制造CMOS圖像傳感器的常規(guī)方法的橫截面視圖。
如圖3a所示，使用外延工藝，低濃度P型外延層62形成在高濃度P++型半導(dǎo)體基片61上。此處，外延層62作用為在光電二極管區(qū)中形成深的和寬的耗盡區(qū)。因此，可以改善低電壓光電二極管的聚集光電子的能力，且還可以改善光靈敏度。
隨后，在半導(dǎo)體基片61上限定有源區(qū)和隔離區(qū)之后，使用淺溝槽隔離(STI)工藝或硅的局部氧化(LOCOS)工藝，隔離層63形成在隔離區(qū)中。
接下來，柵絕緣層64和導(dǎo)電層(例如，重?fù)诫s的多晶硅層)以相繼順序沉積在外延層62的整個表面上。使用光刻法和蝕刻工藝，傳導(dǎo)層和柵絕緣層64被選擇性地圖案化，從而形成柵電極65。柵絕緣層64可使用熱氧化工藝或化學(xué)汽相沉積(CVD)工藝形成。
參考圖3b，第一光致抗蝕劑層66施加于包括柵電極65的半導(dǎo)體基片61的整個表面之上，且然后它使用曝光和顯影工藝來圖案化，從而覆蓋光電二極管區(qū)并暴露其中將形成源/漏區(qū)的晶體管區(qū)。
使用第一光致抗蝕劑圖案66作為掩模，低濃度N型摻雜劑離子被注入所暴露的晶體管區(qū)以形成低濃度N型擴(kuò)散區(qū)67。
如圖3c所示，在移除第一光致抗蝕劑圖案66之后，第二光致抗蝕劑層68施加于半導(dǎo)體基片61之上，且然后它使用曝光和顯影工藝來圖案化，從而暴露光電二極管區(qū)。
然后，使用第二光致抗蝕劑圖案68作為掩模，低濃度N型摻雜劑離子被注入光電二極管區(qū)，從而形成低濃度N型擴(kuò)散區(qū)69。此處，使用較高的注入能量，低濃度N型擴(kuò)散區(qū)69優(yōu)選地以大于低濃度N型擴(kuò)散區(qū)67的擴(kuò)散深度的擴(kuò)散深度來形成。
如圖3d所示，在移除第二光致抗蝕劑圖案68之后，絕緣層形成在基片61的整個表面之上。然后，在絕緣層上執(zhí)行回蝕刻工藝以在柵電極65的兩側(cè)面上形成絕緣側(cè)壁70。
連續(xù)地，第三光致抗蝕劑層71形成在基片61的整個表面之上，且然后它使用曝光和顯影工藝來圖案化，以覆蓋光電二極管區(qū)并暴露晶體管源/漏區(qū)。
使用第三光致抗蝕劑圖案71作為掩模，高濃度N型摻雜劑離子被注入源/漏區(qū)以形成高濃度N型擴(kuò)散區(qū)72，即N+型擴(kuò)散區(qū)。
如圖3e所示，用于非自對準(zhǔn)硅化物(NSAL)處理的TEOS(原硅酸四乙酯Tetra Ethyl Ortho Silicate)氧化物層80以1000的厚度沉積在半導(dǎo)體基片61的整個表面上。
然后，第四光致抗蝕劑層82施加于基片61的整個表面之上，且然后它使用曝光和顯影工藝來圖案化，以覆蓋光電二極管區(qū)并暴露每個晶體管的源/漏區(qū)。
使用濕蝕刻或干蝕刻工藝，通過第四光致抗蝕劑圖案82暴露的TEOS層80的一部分被移除，然后所述基片被清潔或漂洗。
如圖3f所示，清潔基片61之后，使用物理汽相沉積(PVD)或化學(xué)汽相沉積(CVD)工藝，包括如鎳等的金屬材料的金屬層84沉積在基片61的整個表面上。
然后，如圖3g所示，半導(dǎo)體基片61經(jīng)歷自對準(zhǔn)硅化物工藝，從而在柵電極65上以及其中形成有N+型擴(kuò)散區(qū)72的所述基片的部分上選擇性地形成自對準(zhǔn)硅化物層73。
在上述常規(guī)CMOS圖像傳感器中，要求不在光電二極管區(qū)上形成自對準(zhǔn)硅化物層，因?yàn)樽詫?zhǔn)硅化物層反射光。光電二極管區(qū)用于吸收光并將其轉(zhuǎn)換為電荷。因此，必須在光電二極管區(qū)中進(jìn)行NSAL處理以防止在其上形成自對準(zhǔn)硅化物層，從而減小暗電流。由于相同的原因，光電二極管區(qū)中的單個像素接觸優(yōu)選地以非自對準(zhǔn)硅化物接觸來形成。
但是，上述用于制造CMOS圖像傳感器的常規(guī)方法具有如下問題。
即，如圖3e所示，在TEOS氧化物層80通過濕蝕刻工藝來部分地移除的情況下，下切(undercut)可發(fā)生在光電二極管區(qū)內(nèi)部，即使其依賴于像素設(shè)計(jì)裕度。下切引入光電二極管區(qū)的自對準(zhǔn)硅化(salicidation)，從而導(dǎo)致光電二極管結(jié)的侵入(invasion)。因此，下切起到電流泄漏的源的作用，導(dǎo)致CMOS圖像傳感器的暗圖像特性和產(chǎn)量的降級。
另一方面，在圖3e中，在TEOS氧化物層80通過干蝕刻工藝來部分地移除的情況下，所述氧化物層需要保留小于約40的厚度，用于保證自對準(zhǔn)硅化物形成。在這種情況下，所述硅基片可在干蝕刻工藝期間被等離子體損壞，從而導(dǎo)致晶體管、特別是PMOS晶體管的閾值電壓的改變。更具體地，如果硅表面附近的網(wǎng)格結(jié)構(gòu)被等離子體損壞，則在隨后的熱工藝期間，具有高的熱擴(kuò)散率的硼離子在被損壞的結(jié)中和溝道區(qū)中擴(kuò)散，導(dǎo)致減小PMOS晶體管的閾值電壓。因此，閾值電壓的波動范圍變得過大，這導(dǎo)致器件可靠性的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目的是提供一種CMOS圖像傳感器及其制造方法，其可防止圖像傳感器的暗圖像特性的降級，并改善構(gòu)成所述圖像傳感器的晶體管的閾值電壓的一致性。最終，本發(fā)明可增加CMOS圖像傳感器的產(chǎn)量。
為了實(shí)現(xiàn)以上目的，根據(jù)本發(fā)明的用于制造CMOS圖像傳感器的方法的一個實(shí)施例包括下列步驟在半導(dǎo)體基片上形成隔離層以限定包括光電二極管區(qū)和晶體管區(qū)的有源區(qū)；在晶體管區(qū)上形成柵，包括柵絕緣層和其上的柵電極；在柵電極的側(cè)面上形成絕緣側(cè)壁；按相繼順序在半導(dǎo)體基片的整個表面上形成下絕緣層和上絕緣層；移除除了光電二極管區(qū)以外的區(qū)中的上和下絕緣層；在半導(dǎo)體基片的整個表面上形成金屬層；并且將半導(dǎo)體基片退火以選擇性地在半導(dǎo)體基片的表面上形成自對準(zhǔn)硅化物層。
另外，通過根據(jù)本發(fā)明的方法制造的CMOS圖像傳感器包括半導(dǎo)體基片，包括限定包括光電二極管區(qū)和晶體管區(qū)的有源區(qū)的隔離層；柵，包括形成在半導(dǎo)體基片上的柵絕緣層和柵電極；絕緣側(cè)壁，在柵電極的側(cè)面上；下和上絕緣層，選擇性地形成在光電二極管區(qū)上，所述下和上絕緣層阻擋在光電二極管區(qū)上形成自對準(zhǔn)硅化物層；以及自對準(zhǔn)硅化物層，在晶體管區(qū)上。
通過參考以下本發(fā)明的說明，通常參考附圖，本發(fā)明的這些和其它方面將變得明顯。


圖1為常規(guī)CMOS圖像傳感器中的單位像素的電路圖。
圖2為常規(guī)CMOS圖像傳感器中的單位像素的布局。
圖3a到3g是考慮了圖2中的A-A′線依次圖示了用于制造CMOS圖像傳感器的常規(guī)方法的橫截面視圖。
圖4a到4g是考慮了圖2中的A-A′線依次圖示了用于根據(jù)本發(fā)明制造CMOS圖像傳感器的方法的橫截面視圖。
具體實(shí)施例方式
在下文中，參考圖4a到4g，將以相繼順序說明根據(jù)本發(fā)明制造CMOS圖像傳感器的方法的一個實(shí)施例。
如圖4a所示，使用外延工藝，低濃度P型外延層102形成在高濃度P++型半導(dǎo)體基片101上。此處，外延層102作用為在光電二極管區(qū)中形成深的和寬的耗盡區(qū)。因此，可以改善低電壓光電二極管的聚集光電子的能力，且還可以改善光靈敏度。
隨后，在半導(dǎo)體基片101上限定有源區(qū)和隔離區(qū)之后，使用STI或LOCOS工藝，隔離層103形成在隔離區(qū)中。
接下來，柵絕緣層104和導(dǎo)電層(例如，重?fù)诫s的多晶硅層)以相繼順序沉積在外延層102的整個表面上。所述導(dǎo)電層和柵絕緣層被選擇性地圖案化，從而形成柵電極105。柵絕緣層104可使用熱氧化工藝或CVD工藝形成。
參考圖4b，第一光致抗蝕劑層106施加于包括柵電極105的基片101的整個表面之上，且然后它使用曝光和顯影工藝來圖案化，從而覆蓋光電二極管區(qū)并暴露其中將形成源/漏區(qū)的晶體管區(qū)。
使用第一光致抗蝕劑圖案106作為掩模，低濃度N型摻雜劑離子被注入所暴露的晶體管區(qū)以形成低濃度N型擴(kuò)散區(qū)107。
如圖4c所示，在移除第一光致抗蝕劑圖案106之后，第二光致抗蝕劑層108施加于半導(dǎo)體基片101之上，且然后它使用曝光和顯影工藝來圖案化，從而暴露光電二極管區(qū)。
然后，使用第二光致抗蝕劑圖案108作為掩模，低濃度N型摻雜劑離子被注入光電二極管區(qū)，從而形成低濃度N型擴(kuò)散區(qū)109。此處，使用較高的注入能量，低濃度N型擴(kuò)散區(qū)109優(yōu)選地以大于低濃度N型擴(kuò)散區(qū)107的擴(kuò)散深度的擴(kuò)散深度來形成。
如圖4d所示，在移除第二光致抗蝕劑圖案108之后，絕緣層形成在基片101的整個表面之上。然后，在絕緣層上執(zhí)行回蝕刻工藝以在柵電極105的兩側(cè)面上形成絕緣側(cè)壁110。
連續(xù)地，第三光致抗蝕劑層111形成在基片101的整個表面之上，且然后它通過曝光和顯影工藝來圖案化以覆蓋光電二極管區(qū)并暴露晶體管區(qū)源/漏區(qū)。
使用第三光致抗蝕劑圖案111作為掩模，高濃度N型摻雜劑離子被注入源/漏區(qū)以形成高濃度N型擴(kuò)散區(qū)112，即N+型擴(kuò)散區(qū)。
如圖4e所示，使用低壓CVD工藝(LPCVD)，下絕緣層119和上絕緣層120以相繼順序沉積在半導(dǎo)體基片101的整個表面上。下和上絕緣層119和120被用作自對準(zhǔn)硅化物阻擋層，且它們具有彼此不同的蝕刻選擇性。使用諸如氮化硅(SiN)的材料，下絕緣層119優(yōu)選地以從約150到約200的厚度來形成。另外，使用諸如TEOS的材料，上絕緣層120優(yōu)選地以從約300到約500的厚度來形成。特別地，使用LPCVD工藝的原因是為了防止硅基片被等離子體損壞。在等離子體損壞的情況下，暗和白狀態(tài)下的圖像傳感器的泄漏特性變得惡化，從而導(dǎo)致減少器件的產(chǎn)量和性能。
然后，第四光致抗蝕劑層122施加于基片101的整個表面之上，且然后它通過曝光和顯影工藝來圖案化以覆蓋光電二極管區(qū)并暴露每個晶體管的源/漏區(qū)。
隨后，在通過第四光致抗蝕劑圖案122暴露的區(qū)上的上絕緣層120通過使用50％過蝕刻率的干蝕刻工藝來部分地移除。然后，半導(dǎo)體基片101經(jīng)歷清潔工藝。在上絕緣層120的這種干蝕刻工藝中，與一常規(guī)的實(shí)例相比，待被干蝕刻的上絕緣層相對薄。另外，因?yàn)榫哂袃?yōu)良蝕刻選擇性的下絕緣層119形成在上絕緣層120之下，所以硅基片的等離子體損壞可在干蝕刻工藝期間被最小化。特別地，在常規(guī)方法中，絕緣層需要保留小于約40的厚度。但是，在本發(fā)明中，不必要保留上絕緣層，因?yàn)榫哂写笥诩s100的厚度的下絕緣層119存在于上絕緣層120之下。
然后，在通過第四光致抗蝕劑圖案122暴露的區(qū)中的下絕緣層119通過濕蝕刻工藝移除。然后，半導(dǎo)體基片101被清潔或漂洗。磷酸(H3PO4)可在濕蝕刻工藝中用作蝕刻劑以在除光電二極管區(qū)之外的區(qū)中完全移除下絕緣層119。在下絕緣層119的這種濕蝕刻工藝中，由各向同性的蝕刻工藝引起的下切很少發(fā)生在第四光致抗蝕劑圖案122內(nèi)部，因?yàn)橄陆^緣層119的沉積厚度(即150～200)相對薄。
如圖4f所示，在完成基片101的清潔工藝之后，使用PVD或CVD工藝，包括金屬材料(例如鎳)的金屬層124沉積在基片101的整個表面上。而且，金屬層124可包括鈷、鈦、鎢、鉭、鉬以及其它具有高熔點(diǎn)的金屬材料。
然后，如圖4g所示，半導(dǎo)體基片101經(jīng)歷包括退火處理的自對準(zhǔn)硅化物工藝，且保留的金屬層124被移除。從而，自對準(zhǔn)硅化物層113選擇性地形成在柵電極105上和其中形成有N+型擴(kuò)散區(qū)112的基片的部分上。
上述根據(jù)本發(fā)明制造CMOS圖像傳感器的方法具有以下優(yōu)點(diǎn)。
首先，形成在光電二極管區(qū)中具有不同材料和厚度的上和下絕緣層，防止光電二極管區(qū)的自對準(zhǔn)硅化。因此，確認(rèn)可以防止由光電二極管的泄漏特性的降級引起的暗電流的增大。最終，可防止圖像傳感器的暗圖像特性的惡化。
其次，當(dāng)上絕緣層被干蝕刻且下絕緣層被濕蝕刻時，由干蝕刻工藝引起的等離子體損壞和由濕蝕刻工藝引起的下切可被最小化。從而，可相當(dāng)?shù)販p小CMOS圖像傳感器的暗電流，并且可以改善暗圖像特性。結(jié)果，可以增加CMOS圖像傳感器的產(chǎn)量。特別地，PMOS晶體管的閥值電壓的變化可被最小化，從而導(dǎo)致器件可靠性的改善。
盡管已參考某些優(yōu)選實(shí)施例示出并說明了本發(fā)明，本領(lǐng)域技術(shù)人員應(yīng)理解，可以不背離如所附權(quán)利要求所限定的本發(fā)明的精神和范圍而對形式和細(xì)節(jié)做出各種改變。
權(quán)利要求
1.一種用于制造CMOS圖像傳感器的方法，包括下列步驟在半導(dǎo)體基片上形成隔離層以限定包括光電二極管區(qū)和晶體管區(qū)的有源區(qū)；在所述晶體管區(qū)上形成柵，包括柵絕緣層和其上的柵電極；在所述柵電極的側(cè)面上形成絕緣側(cè)壁；按相繼順序在所述半導(dǎo)體基片的整個表面上形成下絕緣層和上絕緣層；移除除了所述光電二極管區(qū)以外的所述基片的區(qū)上的上和下絕緣層；在所述半導(dǎo)體基片的整個表面上形成金屬層；并且將所述半導(dǎo)體基片退火以選擇性地在所述半導(dǎo)體基片的表面上形成自對準(zhǔn)硅化物層。
2.權(quán)利要求1的方法，其中所述上和下絕緣層具有彼此不同的厚度。
3.權(quán)利要求2的方法，其中所述上絕緣層具有從300到500的厚度。
4.權(quán)利要求2的方法，其中所述下絕緣層具有從150到200的厚度。
5.權(quán)利要求1的方法，其中所述下絕緣層包括氮化硅。
6.權(quán)利要求1的方法，其中所述上絕緣層使用TEOS(原硅酸四乙酯)形成。
7.權(quán)利要求1的方法，其中所述上和下絕緣層具有彼此不同的蝕刻選擇性。
8.權(quán)利要求7的方法，其中移除所述上和下絕緣層包括下列步驟通過干蝕刻工藝移除所述上絕緣層；并且通過濕蝕刻工藝移除所述下絕緣層。
9.權(quán)利要求8的方法，其中所述上絕緣層使用50％過蝕刻率來干蝕刻。
10.權(quán)利要求8的方法，其中所述下絕緣層使用包括磷酸(H3PO4)的蝕刻劑來濕蝕刻。
11.權(quán)利要求1的方法，其中所述上和下絕緣層使用低壓化學(xué)汽相沉積(LPCVD)工藝來形成。
12.一種由權(quán)利要求1的方法制造的CMOS圖像傳感器，包括半導(dǎo)體基片，包括限定包括光電二極管區(qū)和晶體管區(qū)的有源區(qū)的隔離層；柵，包括形成在所述半導(dǎo)體基片上的柵絕緣層和柵電極；絕緣側(cè)壁，在所述柵電極的側(cè)面上；下和上絕緣層，選擇性地形成在所述光電二極管區(qū)上，所述下和上絕緣層阻擋在所述光電二極管區(qū)上形成自對準(zhǔn)硅化物層；以及自對準(zhǔn)硅化物層，在所述晶體管區(qū)上。
13.權(quán)利要求12的CMOS圖像傳感器，其中所述下和上絕緣層具有彼此不同的厚度。
14.權(quán)利要求13的CMOS圖像傳感器，其中所述上絕緣層具有從300到500的厚度。
15.權(quán)利要求13的CMOS圖像傳感器，其中所述下絕緣層具有從150到200的厚度。
16.權(quán)利要求12的CMOS圖像傳感器，其中所述下絕緣層包括氮化硅。
17.權(quán)利要求12的CMOS圖像傳感器，其中所述上絕緣層使用TEOS形成。
18.權(quán)利要求12的CMOS圖像傳感器，其中所述上和下絕緣層具有彼此不同的蝕刻選擇性。
19.權(quán)利要求12的CMOS圖像傳感器，其中所述上和下絕緣層通過LPCVD工藝形成。
全文摘要
公開了一種CMOS圖像傳感器及其制造方法。該方法包括下列步驟在半導(dǎo)體基片上形成隔離層以限定包括光電二極管區(qū)和晶體管區(qū)的有源區(qū)；在所述晶體管區(qū)上形成柵，包括柵絕緣層和其上的柵電極；在所述柵電極的側(cè)面上形成絕緣側(cè)壁；按相繼順序在所述半導(dǎo)體基片的整個表面上形成下絕緣層和上絕緣層；移除除了所述光電二極管區(qū)以外的區(qū)中的上和下絕緣層；在所述半導(dǎo)體基片的整個表面上形成金屬層；并且將所述半導(dǎo)體基片退火以選擇性地在所述半導(dǎo)體基片的表面上形成自對準(zhǔn)硅化物層。
文檔編號H01L27/146GK1881565SQ20061008708
公開日2006年12月20日 申請日期2006年6月16日 優(yōu)先權(quán)日2005年6月17日
發(fā)明者金唇翰 申請人:東部電子株式會社