專利名稱：柵體通過反偏肖特基結連接soi動態(tài)閾值晶體管的方法
技術領域：
本發(fā)明涉及半導體器件技術領域，特別是一種柵體通過反偏肖特基結連接絕緣體上硅(SOI)動態(tài)閾值晶體管結構和相關的工藝方法。
背景技術：
第一個SOI動態(tài)閾值晶體管(DTMOS)結構，同時也是首個真正的DTMOS，由IBM Fariborz Assaderaghi等人于1994年提出，引起研究者的廣泛興趣。這種器件結構的柵電極和體區(qū)直接相連，與傳統(tǒng)CMOS工藝兼容并且能夠有效地解決納米尺度器件所存在的工作電壓和閾值電壓之間的矛盾在關態(tài)情況下，器件具有較高的閾值電壓，從而降低漏電流；在開態(tài)情況下，器件具有較低的閾值電壓，從而提高驅動了能力。DTMOS降低了溝道方向的垂直電場強度，因此提高了載流子遷移率，并且增加溝道中載流子濃度，擁有接近理想的亞閾值斜率。DTMOS被認為是面向低壓、低功耗、高速移動系統(tǒng)和SOC的很有前景的一種器件結構。
DTMOS的工作原理，以柵體直接連接動態(tài)閾值晶體管為例，是通過鋁等金屬將柵和體短接，從而使體電位跟隨柵電位等幅變化。當柵電位為高電平時，體源二極管正向偏置，在柵電位為低電平時，體源二極管零偏或者反偏，從而調節(jié)閾值電壓，達到改善驅動能力的目的。
柵體直接連接動態(tài)閾值晶體管工作的電源電壓不能超過0.6伏，否則將會導致體源寄生二極管的開啟，引起電流突然變大，功耗增加。因此，柵體直接連接動態(tài)閾值晶體管的工作電壓有0.6伏的約束條件。
由于工作電壓的限制，使得柵體直接連接動態(tài)閾值晶體管不能和同一代技術的普通晶體管相兼容。為了將動態(tài)閾值晶體管的優(yōu)勢拓展到1伏以上，并能夠于同一代技術的普通晶體管共用一種電源，同時進一步提高電路的工作速度，本發(fā)明提出了一種柵體通過反偏肖特基結連接絕緣體上硅動態(tài)閾值晶體管結構。
發(fā)明內容
本發(fā)明的目的在于提出一種柵體通過反偏肖特基結連接絕緣體上硅動態(tài)閾值晶體管結構，可以利用1伏以上的電源電壓，具有優(yōu)秀的器件特性，適用于低壓低功耗高速集成電路領域。
為了實現(xiàn)上面所述目的，本發(fā)明一種柵體通過反偏肖特基結連接絕緣體上硅動態(tài)閾值晶體管結構，包括SOI襯底(3)；形成在SOI頂層硅膜(1)內的晶體管，其中所述晶體管包括柵電極(55)，柵氧化層(51)，漏電極(52)，源電極(53)(源漏可以互換)和體區(qū)(54)；連接到晶體管柵電極(55)和體區(qū)(54)之間的反偏肖特基結(50)；用金屬(02)將柵電極(55)和體引出部分(10)電學相連；以及器件之間必要的電學隔離。其特征在于，其中包括一、在器件版圖中(如圖3所示)，體引出部分(10)沒有N+(對于pMOS)或P+(對于nMOS)注入版。因此，在隨后的工藝流程中，對器件的體引出部分沒有進行N+或者P+注入。
二、體引出部分(10)反偏肖特基結形成于源漏硅化物工藝步驟當中。由于源漏重摻雜，因而形成歐姆接觸；由于體引出部分輕摻雜，因而形成反偏肖特基結(50)。
三、在金屬化工藝中，將體引出部分(10)和柵電極(55)用金屬(02)連接起來。從而形成了“柵電極(55)-反偏肖特基結(50)-體區(qū)(54)”結構。
為進一步說明本發(fā)明的技術內容，以下結合實施例及附圖詳細說明如后，其中圖1示出了可用于本發(fā)明的初始SOI硅片圖。
圖2示出了根據(jù)本發(fā)明優(yōu)選實施實例的晶體管剖面示意圖。
圖3示出了根據(jù)本發(fā)明優(yōu)選實施實例的晶體管版圖示意圖。
具體實施例方式
圖1說明了可用于本發(fā)明的初始SOI硅片。它包含氧化物埋層(2)，使得硅襯底(3)和頂層硅膜(1)電學隔離。頂層硅膜(1)，在其中可以形成有源器件區(qū)。SOI硅片的制作可以利用本技術領域的熟練人員所知的常規(guī)SIMOX(氧離子注入隔離)工藝，也可以采用其他常規(guī)工藝包括，例如，熱鍵合和切割工藝來制作。
本發(fā)明利用了與常規(guī)SOI CMOS工藝過程兼容的工藝步驟。為了不同器件的體區(qū)相互電學隔離，可以采用MESA，STI或LOCOS等隔離技術。當采用STI和LOCOS隔離技術時，場氧應與氧化物埋層相接觸。
圖2是一種柵體通過反偏肖特基結連接絕緣體上硅動態(tài)閾值晶體管結構；包括SOI襯底(3)；形成在SOI頂層硅膜(1)內的晶體管，其中所述晶體管包括柵電極(55)，柵氧化層(51)，漏電極(52)，源電極(53)(源漏可以互換)和體區(qū)(54)；連接到晶體管柵電極(55)和體區(qū)(54)之間的反偏肖特基結(50)；用金屬(02)將柵電極(55)和體引出部分(10)電學相連；以及器件之間必要的電學隔離。
在器件進行源漏注入的工藝步驟中，通常的SOI NMOS器件體引出部分(10)P+注入與PMOS源漏注入同時進行，PMOS器件體引出部分(10)N+注入與NMOS源漏注入同時進行。
而本發(fā)明的版圖(如圖3所示)，體引出部分(10)并沒有N+(對于PMOS)或P+(對于NMOS)注入版。(20)為源漏注入版。因此，本發(fā)明一種柵體通過反偏肖特基結連接絕緣體上硅(SOI)動態(tài)閾值晶體管，體引出部分(10)沒有進行大劑量雜質注入。
由于沒有進行大劑量的雜質注入，因而在隨后的硅化物工藝步驟中，體引出部分(10)形成了反偏肖特基結(50)。
通過形成硅化物的工藝步驟中，在晶體管的源漏部分形成歐姆接觸，在晶體管的體引出部分(10)形成反偏肖特基結(50)。
在試驗中，采用了Ti硅化物技術用來在體引出部分(10)形成反偏肖特基結(50)。具體的Ti硅化物技術包括分別濺射30nm的Ti和20nm的TiN，隨后進行兩步RTA退化形成TiSi2。此時，在體引出部分(10)就形成了TiSi2-p型體區(qū)(54)的反偏肖特基結結構(50)。
雖然本發(fā)明特別表示和描述了基于Ti硅化物技術形成TiSi2-p型體區(qū)(54)的反偏肖特基結結構(50)。本領域的熟練人員將會了解，采用Co，Ni等硅化物技術，可以在形式和細節(jié)上作出與前述不同的改變，但仍不背離本發(fā)明的構思和范圍，屬于權利要求的范圍。
在金屬化工藝步驟中，用金屬(02)將柵電極(55)和體引出部分(10)相連。如圖3所示。從而形成了“柵電極(55)-反偏肖特基結(50)一體區(qū)(54)”結構。此后的工藝和通常的SOI CMOS完全相同。
柵體通過反偏肖特基結連接絕緣體上硅(SOI)動態(tài)閾值晶體管工作原理和柵體直接連接動態(tài)閾值晶體管基本相同由于柵電極(55)和體引出部分(10)相連，從而使體區(qū)(54)電位跟隨柵電極(55)電位變化。當柵電極(55)電位為高電平時，體源二極管正向偏置，在柵電極(55)電位為低電平時，體源二極管零偏或者反偏，從而調節(jié)閾值電壓，達到改善驅動能力的目的。不同在于，由于柵電極(55)和體區(qū)(54)直接存在著一個反偏的TiSi2-p型體區(qū)的肖特基結結構(50)，從而對體區(qū)(54)的電位有所限制，使其不能隨柵電極(55)電位等幅變化。因此，柵體通過反偏肖特基結連接絕緣體上硅(SOI)動態(tài)閾值晶體管當柵電極(55)電位為0.6伏時，體源二極管仍不開啟。本發(fā)明，突破了柵體直接連接動態(tài)閾值晶體管電源電壓0.6伏的限制。在本發(fā)明的試驗中，采用基于Ti硅化物技術的柵體通過反偏肖特基結連接絕緣體上硅(SOI)動態(tài)閾值晶體管在3伏的工作電壓下，其漏電現(xiàn)象仍不明顯。當然，具體的柵體通過反偏肖特基結連接絕緣體上硅(SOI)動態(tài)閾值晶體管的允許的最大工作電壓于采用的硅化物技術和所能容忍的漏電功耗相關。
表1柵體通過反偏肖特基結連接SOI動態(tài)閾值NMOS和通常的SOINMOS(H型柵，體接地)8μm/0.8μm性能對比
表1示出柵體通過反偏肖特基結連接SOI動態(tài)閾值NMOS和通常的SOI NMOS(H型柵，體接地)8μm/0.8μm性能對比?？梢钥闯鰱朋w通過反偏肖特基結連接SOI動態(tài)閾值NMOS器件性能全面優(yōu)于通常的SOINMOS。此外，柵體通過反偏肖特基結連接SOI動態(tài)閾值NMOS器件的電流驅動能力較之通常的SOI NMOS具有很大的優(yōu)勢，其飽和電流的比值在1伏工作電壓下為3，在2伏工作電壓下為1.4，在3伏工作電壓下為1.22。
根據(jù)上面的描述，本發(fā)明的各種細節(jié)的修改對于本領域中的熟練人員將是顯而易見的。因此，本說明書僅僅作為說明性并且目的是為了指導本領域技術人員實施本發(fā)明。在不脫離本發(fā)明的精神情況下可以改變版圖、器件和工藝的細節(jié)，并且保留落入所附權利要求范圍的所有修改的專有使用。
權利要求
1.一種半導體器件，包括SOI襯底(3)；形成在SOI頂層硅膜(1)內的晶體管，其中所述晶體管包括柵電極(55)，柵氧化層(51)，漏電極(52)，源電極(53)和體區(qū)(54)；連接到晶體管柵電極(55)和體區(qū)(54)之間的反偏肖特基結(50)；用金屬(02)將柵電極(55)和體引出部分(10)電學相連；以及器件之間必要的電學隔離。
2.根據(jù)權利要求1的半導體器件，特征在于，通過形成硅化物的工藝步驟中，在晶體管的源漏部分形成歐姆接觸，在晶體管的體引出部分(10)形成反偏肖特基結(50)。
3.根據(jù)權利要求2的半導體器件，特征在于，采用Ti硅化物技術用來在體引出部分(10)形成反偏肖特基結(50)。
4.根據(jù)權利要求1的半導體器件，特征在于，器件之間的電學隔離可以采用MESA隔離，STI隔離或者是LOCOS隔離技術。
5.根據(jù)權利要求4的半導體器件，特征在于，當采用STI和LOCOS隔離技術時，場氧應與氧化物埋層相接觸。
6.根據(jù)權利要求3的半導體器件，特征在于，采用Ti，Co，Ni不同硅化物技術，反偏肖特基結(50)的特性有所不同，從而使晶體管調節(jié)閾值電壓的能力有所差異。
7.根據(jù)權利要求1的半導體器件，特征在于，晶體管體引出部分(10)沒有進行N+或P+注入。
全文摘要
本發(fā)明涉及半導體器件技術領域，特別是柵體通過反偏肖特基結連接SOI動態(tài)閾值晶體管的方法。包括SOI襯底(3)；形成在SOI頂層硅膜(1)內的晶體管，其中所述晶體管包括柵電極(55)，柵氧化層(51)，漏電極(52)，源電極(53)(源漏可以互換)和體區(qū)(54)；連接到晶體管柵電極(55)和體區(qū)(54)之間的反偏肖特基結(50)；用金屬(02)將柵電極(55)和體引出部分(10)電學相連；以及器件之間必要的電學隔離。本發(fā)明的晶體管適用于低壓低功耗高速集成電路領域。
文檔編號H01L29/78GK101090122SQ20061008399
公開日2007年12月19日 申請日期2006年6月16日 優(yōu)先權日2006年6月16日
發(fā)明者畢津順, 海潮和, 韓鄭生 申請人:中國科學院微電子研究所