專利名稱：半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于半導(dǎo)體裝置，尤指可以增進(jìn)對于擴(kuò)散的離子與噪聲的防護(hù)力的防護(hù)環(huán)結(jié)構(gòu)。
背景技術(shù)：
防護(hù)環(huán)(guard ring)是一種防護(hù)性的結(jié)構(gòu)，用來包圍半導(dǎo)體裝置中部分的主動區(qū)域。利用將防護(hù)環(huán)偏壓到一個高或低的電壓，防護(hù)環(huán)可以防堵離子污染或是噪聲的擴(kuò)散，而這些污染或是噪聲可能在晶片制造過程中，穿過已經(jīng)切割好的晶片的邊緣。此外，防護(hù)環(huán)可以作為一個物理性的“墻”，隔離并提供半導(dǎo)體裝置一個機(jī)構(gòu)上的穩(wěn)定狀態(tài)。
現(xiàn)有的集成電路具有數(shù)個電路群，每個電路群具有不同的特性以及擔(dān)負(fù)不同的功能。某些電路群必須跟其他的電路群相隔離。傳統(tǒng)上，盡管一個晶片可能有許多帶有不同的特性的電路群，但是一個晶片只具有一單一的防護(hù)環(huán)來保護(hù)其中的所有的主動電路群。比較新的技術(shù)則使用多重的防護(hù)環(huán)，特別是當(dāng)集成電路同時具有數(shù)字跟邏輯電路群時。
舉個例子來說，電路群的隔離對于降低噪聲的擴(kuò)散是必要的。在比較大的集成電路中，噪聲很容易到處亂跑，而且容易引起許多不需要也無法控制的噪聲耦合狀況，保護(hù)環(huán)可以些許地阻擋噪聲。此外，保護(hù)環(huán)也可以用以隔開具有不同操作電壓的電路群。目前的高功率但是低電壓的晶體管需要有不同的操作電壓，而這就是電壓栓鎖(latch up)發(fā)生的原因之一。栓鎖是指電路吃掉了大量無法控制的電流，而把電壓鎖死在一個不想要且無法控制的電平，所以造成了電路無法操作。
當(dāng)主動元件在操作時，電子或是空穴將會因為元件中的電壓差，而在主動元件內(nèi)流動。有些電子或是空穴會逃離主要的電流路徑，然后跑到鄰近的主動元件中，因而產(chǎn)生錯誤的動作、導(dǎo)致元件效能不佳、或是引起栓鎖效應(yīng)。防護(hù)環(huán)可以用來防止電子或是空穴跑到其他元件。一般的防護(hù)環(huán)是作為阱區(qū)或是基底的接觸區(qū)，被適當(dāng)?shù)钠珘簛硎占瘉y跑的電子或是空穴。為了降低少量載流子的移動，適當(dāng)偏壓的防護(hù)環(huán)也可以改善效能。
傳統(tǒng)防護(hù)環(huán)的配電，是將高電壓(Vdd)接到N型阱區(qū)中的N+摻雜區(qū)，將接地電壓(Vss)接到P型基底中的P+摻雜區(qū)。但是，一旦主動元件所產(chǎn)生的動態(tài)電流過大，而導(dǎo)致了區(qū)域性的電壓下降，這樣傳統(tǒng)的防護(hù)環(huán)配電方法就不夠了。區(qū)域性的電壓下降不但會導(dǎo)致效能衰減，還會導(dǎo)致電路功能錯誤以及時序上的錯亂。隨著元件變的越小且需要更少的功率，這個問題益發(fā)嚴(yán)重。在最差的情況下，整個電路可能會因為區(qū)域性的電壓下降，而根本就不能動作。
因此，在防護(hù)環(huán)的設(shè)計上，除了收集亂跑的電子或是空穴的功能外，還需要有額外的設(shè)計來達(dá)到保護(hù)的目的。

發(fā)明內(nèi)容
本發(fā)明提供一種于一半導(dǎo)體基底上的防護(hù)環(huán)(guard ring)系統(tǒng)，用以保護(hù)一集成電路(integrated circuit)。一第一防護(hù)環(huán)區(qū)域形成于該基底中的一阱區(qū)中。一第一電容形成于該第一防護(hù)環(huán)區(qū)域中。該電容包含有二阱接觸區(qū)以及一第一介電層。該二阱接觸區(qū)形成于該阱區(qū)中，且偏壓于一第一供應(yīng)電壓。該第一介電層設(shè)于該二阱接觸區(qū)之間，具有一第一邊與該阱區(qū)接觸。與該第一供應(yīng)電壓互補(bǔ)的一第二供應(yīng)電壓是提供與該第一介電層的一第二邊，以于該第一介電層造成跨壓，而提供一內(nèi)建的局部電容。
本發(fā)明是這樣實現(xiàn)的本發(fā)明提供一種半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，該半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)用以保護(hù)一集成電路，包含有一第一防護(hù)環(huán)區(qū)域，其中具有一電容，包含有二第一接觸區(qū)，形成于該基底中，且偏壓于一第一供應(yīng)電壓；以及一第一介電層，設(shè)于該二第一接觸區(qū)之間，具有一第一邊，透過該二第一接觸區(qū)偏壓于一第一供應(yīng)電壓，以及一第二邊，偏壓于一第二供應(yīng)電壓，以于該第一介電層造成跨壓，而提供一內(nèi)建的局部電容；以及一第二防護(hù)環(huán)區(qū)域，鄰近于該第一防護(hù)環(huán)區(qū)域。
本發(fā)明所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，該第二防護(hù)環(huán)區(qū)域包含有至少二第二接觸區(qū)，形成于該基底中，且偏壓于該第二供應(yīng)電壓；以及一第二介電層，設(shè)于該二第二接觸區(qū)之間，具有一第一邊，透過該二第二接觸區(qū)偏壓于該第二供應(yīng)電壓，以及一第二邊，偏壓于該第一供應(yīng)電壓，以于該第二介電層造成跨壓，而提供一內(nèi)建的局部電容。
本發(fā)明所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，該第二防護(hù)環(huán)區(qū)域另包含有耦接到該第二供應(yīng)電壓的一接觸區(qū)。
本發(fā)明所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，該第一防護(hù)環(huán)區(qū)域是被一預(yù)定導(dǎo)電型的一阱區(qū)所圍繞。
本發(fā)明所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，另包含有一第一多晶層，設(shè)于該第一介電層上，以提供該第二供應(yīng)電壓。
本發(fā)明所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，另包含有一第一多晶層，設(shè)于該第二介電層上，以提供該第一供應(yīng)電壓。
本發(fā)明所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，該第一介電層是為輸出/入晶體管所使用的氧化層所構(gòu)成。
本發(fā)明所述半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，增加了空穴收集的能力。


圖1中顯示了兩個傳統(tǒng)的防護(hù)環(huán)；圖2A中顯示了一個傳統(tǒng)的防護(hù)環(huán)以及依據(jù)本發(fā)明的一實施例的一個防護(hù)環(huán)；圖2B中顯示了一個傳統(tǒng)的防護(hù)環(huán)以及依據(jù)本發(fā)明的一實施例的另一個防護(hù)環(huán)；圖3A中同時顯示了依據(jù)本發(fā)明的一實施例實施的兩個防護(hù)環(huán)；圖3B中同時顯示了依據(jù)本發(fā)明的一實施例實施的另兩個防護(hù)環(huán)。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細(xì)說明如下以下提供防護(hù)環(huán)的仔細(xì)描述，用以提供除了收集亂跑的電子或是空穴的功能外的額外保護(hù)。
圖1為一CMOS元件100的局部剖面圖。圖1中同時顯示了兩個傳統(tǒng)的防護(hù)環(huán)。結(jié)構(gòu)上，于P型基底102上，CMOS元件100具有一N型阱104。主動元件PMOS 106就形成于N型阱104中。PMOS106可以是一單一元件，譬如說是一個晶體管，但也可以代表放在集成電路中一特定區(qū)域中的一群元件。N型阱104中也具有防護(hù)環(huán)108。防護(hù)環(huán)108是以一N型重?fù)诫s區(qū)所構(gòu)成。將防護(hù)環(huán)108接到適當(dāng)?shù)母唠妷海占瘡腘MOS 112所逃掉且跑過來的電子。在此例子中，防護(hù)環(huán)108連接到集成電路的一個操作電壓上Vdd。另一個防護(hù)環(huán)110則形成在P型基底102上，用來收集從PMOS 106逃掉的空穴。NMOS 112所代表的，可以是單一個元件，譬如說單一個晶體管，或是放在集成電路中一特定區(qū)域中的一群元件。防護(hù)環(huán)110同時作為基底接觸區(qū)，將P型基底102偏壓到接地電位或是Vss。防護(hù)環(huán)可能會，也可能不會，環(huán)繞鄰近主動的CMOS元件，而且，防護(hù)環(huán)也可以解讀成由許多段所構(gòu)成。
以上的傳統(tǒng)設(shè)計有個缺點，防護(hù)環(huán)108以及110所創(chuàng)造出來的電場并沒有強(qiáng)壯到足以防止鄰近CMOS裝置所產(chǎn)生的噪聲進(jìn)入元件106以及112。增加多重的防護(hù)環(huán)是可以增強(qiáng)電場，但是增加的防護(hù)環(huán)往往需要有額外的IC面積與昂貴的成本。
圖2A為一CMOS元件200的局部剖面圖。圖2A中同時顯示了一個傳統(tǒng)的防護(hù)環(huán)210以及依據(jù)本發(fā)明的一實施例的一個防護(hù)環(huán)208。防護(hù)環(huán)208建立在一個N型阱中，大致上具有一個NMOS電容架構(gòu)。結(jié)構(gòu)上，于P型基底202上，CMOS元件200具有一N型阱204。主動元件PMOS 206就形成于N型阱204中。防護(hù)環(huán)208也在N型阱204中，具有一個電容結(jié)構(gòu)，以N型阱204直接作為電容的下電極。另一個防護(hù)環(huán)區(qū)域，譬如說P型防護(hù)環(huán)210是放在P型基底202中，位于主動元件206跟212之間。P型防護(hù)環(huán)210與P型基底202之間P+/P-接面可以捕捉大多數(shù)射到P型基底202中的空穴。防護(hù)環(huán)210放置在鄰近防護(hù)環(huán)208的地方。這里所謂“鄰近”的意思是指防護(hù)環(huán)210與防護(hù)環(huán)208之間沒有其他電子元件或是架構(gòu)。防護(hù)環(huán)210與防護(hù)環(huán)208靠的越近，對于電壓穩(wěn)定的效果越好。
防護(hù)環(huán)208是以一個NMOS為架構(gòu)。兩個N型阱接觸區(qū)214與216是以N型物質(zhì)重?fù)诫s進(jìn)入N型阱204中所形成。一介電層，譬如說氧化層218，長在N型阱204上，如同元件206與212所需要的氧化層一樣。這個氧化層也可以用輸出/入晶體管所使用的氧化層所構(gòu)成。輸出/入晶體管所使用的氧化層一般比內(nèi)部電路的晶體管所使用的柵氧化層來的厚，以防止輸出/入的較大電壓電流對于輸出/入柵氧化層造成的損害。一多晶(polycrystalline)層220或是其他類似的導(dǎo)電物質(zhì)沉積于氧化層218上，與阱接觸區(qū)214與216相對齊，且位于阱接觸區(qū)214與216之間。氧化層218與多晶硅層220構(gòu)成了NMOS的柵極。阱接觸區(qū)214與216偏壓在一個比P型基底202高的電位，來逆偏壓N型阱/P基底接面。阱接觸區(qū)214與216都偏壓在一個正電壓，譬如說Vdd，來使空乏區(qū)(depletion region)能夠更深入N型阱或是P型基底，來增加收集的能力。多晶硅層220偏壓在跟P型基底202一樣的電壓，而在此實施例中，P型基底202的電壓是接地的Vss。
本實施例的好處是在于防護(hù)環(huán)208的架構(gòu)。防護(hù)環(huán)208的配電方式使得這個NMOS晶體管變成了一個NMOS電容。防護(hù)環(huán)208本身長度所產(chǎn)生的電阻以及防護(hù)環(huán)208上的NMOS電容值一起構(gòu)成了一個噪聲濾波器(noise filter)。電容架構(gòu)可以擋住鄰近元件的暫態(tài)反應(yīng)而導(dǎo)致的過度拉高或是拉低電壓。而暫態(tài)反應(yīng)可能來自低程度的靜電放電事件、短暫的電壓不穩(wěn)定、或是鄰近高速切換的元件所產(chǎn)生的突波(signal spikes)。
圖2B為一CMOS元件222的局部剖面圖。圖2B中同時顯示了一個傳統(tǒng)的防護(hù)環(huán)以及依據(jù)本發(fā)明的一實施例的一個防護(hù)環(huán)208。防護(hù)環(huán)208并沒有在N型阱204中，但是一樣具有NMOS電容架構(gòu)。圖2B跟圖2A很類似，主要的差別在于防護(hù)環(huán)208座落于N型阱204的外面。此實施例中，阱接觸區(qū)214與216有較低的電子收集效率，但是，還是可以提供電源Vdd跟Vss穩(wěn)定的效果。雖然沒有接到N型阱204，連接到Vdd的阱接觸區(qū)214與216還是可以幫助使空乏區(qū)(depletion region)能夠更深入P型基底，來增加空穴收集的能力。
圖3A為一CMOS元件300的局部剖面圖。圖3A中同時顯示了依據(jù)本發(fā)明的一實施例實施的兩個防護(hù)環(huán)310與308，一個是設(shè)在P型基底中的PMOS電容，另一個是設(shè)在N型阱中的NMOS電容。結(jié)構(gòu)上，于P型基底302上，CMOS元件300具有一N型阱304。防護(hù)環(huán)308設(shè)于N型阱304中，就在PMOS元件306的旁邊。防護(hù)環(huán)308大致有一個NMOS的架構(gòu)。防護(hù)環(huán)310在P型基底302中，用來收集從PMOS元件306與P型基底302來的空穴。
兩個阱接觸區(qū)314與316是用N型摻雜物重?fù)诫s于N型阱304來形成，同時構(gòu)成了NMOS結(jié)構(gòu)中的漏極與源極。N型阱304上長了一輸出/入氧化層318。一多晶層320沉積在氧化層318上，置于阱接觸區(qū)314與316之間，且大約跟阱接觸區(qū)314與316對齊。氧化層318與多晶層320構(gòu)成了NMOS的柵極。阱接觸區(qū)314與316偏壓在一個比P型基底302高的電壓，來逆偏壓N型阱/P基底接面。阱接觸區(qū)314與316都偏壓在一個正電壓，譬如說Vdd，來使空乏區(qū)(depletion region)能夠更深入N型阱或是P型基底，來增加收集的能力。多晶硅層320偏壓在跟P型基底302一樣的電壓，而在此實施例中，P型基底302的電壓是接地的Vss。
防護(hù)環(huán)310是建立在一個PMOS的架構(gòu)上。兩個接觸區(qū)322與324是用P型摻雜物重?fù)诫s于P型基底302來形成，同時構(gòu)成了PMOS結(jié)構(gòu)中的漏極與源極。P型基底302上長了一輸出/入氧化層326。一多晶層328沉積在氧化層326上，置于接觸區(qū)322與324之間，且大約跟接觸區(qū)322與324對齊。氧化層326與多晶層328構(gòu)成了PMOS的柵極。P型基底302透過接觸區(qū)322與324偏壓在Vss或是接地，來順偏壓N型阱/P基底接面。接觸區(qū)322與324都偏壓在一個接地電壓Vss，來使空乏區(qū)(depletion region)能夠更深入P型基底302，來增加電子收集的能力。多晶硅層328偏壓在比P型基底302高的電壓，而在此實施例中，多晶硅層328偏壓電壓是Vdd。
本實施例的好處在于防護(hù)環(huán)308是一個NMOS結(jié)構(gòu)，而防護(hù)環(huán)310是一個PMOS結(jié)構(gòu)。防護(hù)環(huán)308的柵極上的負(fù)偏壓，以及防護(hù)環(huán)310的柵極上的正電壓，構(gòu)成了一個地方性的能量存放元件。外界動態(tài)的電流對于CMOS 300的Vss或是Vdd影響的效果，將會因為這個地方性能量存放元件的存在而減低。所以，CMOS 300的Vss與Vdd會比較穩(wěn)定。
圖3B為一CMOS元件330的局部剖面圖。圖3B中同時顯示了依據(jù)本發(fā)明的一實施例的兩個防護(hù)環(huán)310與308。防護(hù)環(huán)310在P型阱302上，具有PMOS電容架構(gòu)，防護(hù)環(huán)308并沒有在N型阱304中，但是一樣具有NMOS電容架構(gòu)。圖3B跟圖3A很類似，防護(hù)環(huán)310還是在一樣的位置，但是防護(hù)環(huán)308座落于N型阱304的外面。此實施例中，阱接觸區(qū)314與316有較低的電子收集效率，但是，還是可以提供電源Vdd跟Vss穩(wěn)定的效果。雖然沒有接到N型阱304，連接到Vdd的阱接觸區(qū)314與316還是可以幫助使空乏區(qū)(depletion region)能夠更深入P型基底302，來增加空穴收集的能力。
本發(fā)明利用在防護(hù)環(huán)上產(chǎn)生MOS電容，來降低了電源噪聲以及區(qū)域性電壓不穩(wěn)定的現(xiàn)象。電容可以作為一個噪聲濾波器以及一個ESD防護(hù)元件。本發(fā)明的另一個主要好處在于這些防護(hù)環(huán)的制造方法都跟傳統(tǒng)的主動元件的制造方法相容。特別的是，在P型基底上具有P型重?fù)诫s的防護(hù)環(huán)可以放在主動元件旁邊，來吸收亂跑的正離子或是空穴，在厚厚的N型阱上具有N型重?fù)诫s的防護(hù)環(huán)可以放在主動元件旁邊，來吸收亂跑的負(fù)離子或是電子。利用傳統(tǒng)的制造技術(shù)，可以在防護(hù)環(huán)上形成類似CMOS的晶體管結(jié)構(gòu)，再加上適當(dāng)?shù)钠珘哼B線，就可以變成CMOS電容，來濾除噪聲。
雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對該較佳實施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
附圖中符號的簡單說明如下CMOS元件100、200、222、300、330P型基底102、202、302
N型阱104、204、304PMOS106、206、306防護(hù)環(huán)108、110、208、210、308、310NMOS112、212、312阱接觸區(qū)214、216、314、316氧化層218、318、326多晶硅層220、320、328接觸區(qū)322、32權(quán)利要求
1.一種半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，其特征在于，該半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)用以保護(hù)一集成電路，包含有一第一防護(hù)環(huán)區(qū)域，其中具有一電容，包含有二第一接觸區(qū)，形成于該基底中，且偏壓于一第一供應(yīng)電壓；以及一第一介電層，設(shè)于該二第一接觸區(qū)之間，具有一第一邊，透過該二第一接觸區(qū)偏壓于一第一供應(yīng)電壓，以及一第二邊，偏壓于一第二供應(yīng)電壓，以于該第一介電層造成跨壓，而提供一內(nèi)建的局部電容；以及一第二防護(hù)環(huán)區(qū)域，鄰近于該第一防護(hù)環(huán)區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，其特征在于，該第二防護(hù)環(huán)區(qū)域包含有至少二第二接觸區(qū)，形成于該基底中，且偏壓于該第二供應(yīng)電壓；以及一第二介電層，設(shè)于該二第二接觸區(qū)之間，具有一第一邊，透過該二第二接觸區(qū)偏壓于該第二供應(yīng)電壓，以及一第二邊，偏壓于該第一供應(yīng)電壓，以于該第二介電層造成跨壓，而提供一內(nèi)建的局部電容。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，其特征在于，該第二防護(hù)環(huán)區(qū)域另包含有耦接到該第二供應(yīng)電壓的一接觸區(qū)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，其特征在于，該第一防護(hù)環(huán)區(qū)域是被一預(yù)定導(dǎo)電型的一阱區(qū)所圍繞。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，其特征在于，另包含有一第一多晶層，設(shè)于該第一介電層上，以提供該第二供應(yīng)電壓。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，其特征在于，另包含有一第一多晶層，設(shè)于該第二介電層上，以提供該第一供應(yīng)電壓。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，其特征在于，該第一介電層是為輸出/入晶體管所使用的氧化層所構(gòu)成。
全文摘要
本發(fā)明提供一種半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，用以保護(hù)一集成電路。一第一防護(hù)環(huán)區(qū)域形成于該基底中的一阱區(qū)中。一第一電容形成于該第一防護(hù)環(huán)區(qū)域中。該電容包含有二阱接觸區(qū)以及一第一介電層。該二阱接觸區(qū)形成于該阱區(qū)中，且偏壓于一第一供應(yīng)電壓。該第一介電層設(shè)于該二阱接觸區(qū)之間，具有一第一邊與該阱區(qū)接觸。與該第一供應(yīng)電壓互補(bǔ)的一第二供應(yīng)電壓是提供與該第一介電層的一第二邊，以于該第一介電層造成跨壓，而提供一內(nèi)建的局部電容。本發(fā)明所述半導(dǎo)體基底上的防護(hù)環(huán)系統(tǒng)，增加了空穴收集的能力。
文檔編號H01L23/58GK1870263SQ20061007584
公開日2006年11月29日 申請日期2006年4月20日 優(yōu)先權(quán)日2005年5月25日
發(fā)明者李政宏 申請人:臺灣積體電路制造股份有限公司