專利名稱：使用氯制造集成電路內(nèi)的溝渠介電層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，特別是與硅基底的溝渠內(nèi)所形成的介電層有關(guān)。其中多個(gè)實(shí)施例是適用于集成電路的基底隔離。
背景技術(shù)：


圖1顯示使用淺溝渠隔離(STI)的快閃存儲(chǔ)器工藝中的過渡結(jié)構(gòu)，氧化硅(墊氧化層；Pad Oxide)110是加熱硅基底120所形成，氮化硅130則形成于氧化硅110上，并以光刻圖案化方式定義主動(dòng)區(qū)域140間的基底隔離溝渠134。通過氮化硅130的開口，蝕刻氧化硅110與基底140以形成隔離溝渠。沉積氧化硅150以填入該溝渠并覆蓋晶片，以化學(xué)機(jī)械研磨(CMP)方式研磨氧化硅150，直到暴露出氮化硅130的上表面為止，以提供平坦的晶片上表面。
于后續(xù)的步驟中，氧化硅150可以被往下蝕刻(參照?qǐng)D2)至較平的表面。氮化硅130與墊氧化層110將被蝕刻去除(參照?qǐng)D3)，氧化硅410(穿隧氧化層)是以熱工藝所形成，并成長(zhǎng)至預(yù)定厚度(例如9納米)。摻雜多晶硅層510(參照?qǐng)D5)是沉積于氧化層410、150上，并將之圖案化，以做為浮動(dòng)?xùn)艠O。介電層520(例如一個(gè)具有氧化硅、氮化硅、氧化硅的三明治結(jié)構(gòu)，亦即ONO)形成于該結(jié)構(gòu)上，摻雜多晶硅層530沉積于介電層520上，上述這些層530、520被圖案化以形成字符線，并結(jié)束浮動(dòng)?xùn)艠O的圖案化工藝。于每一個(gè)浮動(dòng)?xùn)艠O的每一側(cè)邊形成源、漏極區(qū)域610(參照?qǐng)D6中的俯視圖)。圖5的剖面圖是根據(jù)圖6的V-V線所觀察而得，浮動(dòng)?xùn)艠O510是由圖6中的交叉記號(hào)所顯示，再沉積并圖案化其它額外的數(shù)層結(jié)構(gòu)(圖中未表示)，以提供與該源、漏極區(qū)域接觸的可導(dǎo)通位線。以上所述可同時(shí)參閱2001年7月24日頒予Parat等人的美國(guó)第6,265,292號(hào)專利案。
電場(chǎng)在電路運(yùn)行當(dāng)中將會(huì)于尖角140C處(參照?qǐng)D4、5)出現(xiàn)非預(yù)期地增加，而穿隧氧化層410(參照?qǐng)D4)于這些角落的成長(zhǎng)也將受阻，因此，在這些角落處的穿隧氧化層410將比位于主動(dòng)區(qū)域中央的更薄。而上述較薄的穿隧氧化層將更進(jìn)一步導(dǎo)致在角落處的電場(chǎng)增加，并造成存儲(chǔ)器的過度抹除及/或其它問題(視存儲(chǔ)器的操作而定)，以上可同時(shí)參閱公開于2004年1月22日，公開號(hào)碼為第2004/0014269A1號(hào)的美國(guó)專利申請(qǐng)案。如圖7(其顯示圖1所示階段具有圓角410C的晶片)以及圖8(其顯示圖3所示階段具有圓角的晶片)所示，將溝渠角落410C圓角化以提供氧化層410的均勻厚度，以降低該角落處的電場(chǎng)是可預(yù)期的。
為求圓角化上述這些角落140C，氧化層150可以先通過于溝渠表面的熱氧化工藝以形成薄氧化硅層，此氧化步驟可將角落140C圓角化。之后，可沉積剩余的氧化層150(通過高密度等離子工藝或其它技術(shù))，此圓角化步驟可被控制以降低主動(dòng)區(qū)域的消耗，若該角落是位于[111]結(jié)晶平面且該溝渠側(cè)壁是位于[100]結(jié)晶平面，于形成襯底的過程中可以使用含氯的氣源，以提供所要產(chǎn)生的圓角，而不使主動(dòng)區(qū)域過度消耗。以上可同時(shí)參閱2001年6月28日根據(jù)2007年1月10日 申請(qǐng)日期2006年4月27日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者鐘·董, 泰鵬·李 申請(qǐng)人:茂德科技股份有限公司(新加坡子公司)