專利名稱：具有電感的晶片級構(gòu)裝結(jié)構(gòu)及其構(gòu)裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種構(gòu)裝結(jié)構(gòu)及其構(gòu)裝方法，尤其涉及一種具有電感的晶片級構(gòu)裝結(jié)構(gòu)及其構(gòu)裝方法。
背景技術(shù)：
電感器(Inductor)為無源元件的一種，俗稱線圈。電感器是用導(dǎo)線繞成線圈狀，而具有電感性質(zhì)的元件，借線圈電流變化，以產(chǎn)生磁通量變化。通常只有單一導(dǎo)線繞成，會有自感作用，以一個以上導(dǎo)線繞制的，則有互感作用。電感器的主要功能是防止電磁波的干擾，電磁輻射遮蔽，過濾電流中的噪聲。應(yīng)用范圍廣泛，包括電源供應(yīng)器、監(jiān)視器、交換機(jī)、主機(jī)板、掃描儀、電話機(jī)、調(diào)制解調(diào)器等。
另外，在無線通信產(chǎn)品中需要小型、經(jīng)濟(jì)與高整合度的元件，目前多半在半導(dǎo)體基板上整合入電感以達(dá)成降低生產(chǎn)成本的目的。射頻(RadioFrequency，RF)電感被大量應(yīng)用于無線通信的射頻模塊中，當(dāng)載波頻率不斷提升，對于高質(zhì)量系數(shù)(quality factor)電感的需求也越迫切。
在半導(dǎo)體基板上整合電感的最大問題是電感的質(zhì)量通常不夠好。由于線圈在金屬化的過程中會產(chǎn)生阻抗耗損的現(xiàn)象，加上半導(dǎo)體基板層的阻抗以及耦合到基板的電容，使得半導(dǎo)體上的電感效能與理想電感元件的效能有相當(dāng)大的落差。評估電感效能的好壞，通常以質(zhì)量系數(shù)來評估，為了降低損耗并得到最佳的質(zhì)量系數(shù)，同時又能配合半導(dǎo)體工藝，電感線圈必須要選擇損耗度較低的金屬。另外，為了降低半導(dǎo)體基板層的漩渦電流(eddy current)的損耗，并減少耦合到基板的電容，線圈金屬層能夠離基板層越遠(yuǎn)越好。
因此，為了提升電感質(zhì)量系數(shù)，在美國第5844299號專利案中揭示一種整合式電感，其制作方法為先在基板上蝕刻凹穴，再在凹穴中沉積介電材料團(tuán)，接著形成介電層在介電材料團(tuán)上方，最后在介電層上形成導(dǎo)電線圈。利用介電材料團(tuán)和介電層隔絕線圈本體和基板，如此可減少基板的寄生效應(yīng)和能量損耗。另外，在美國第6008102號專利案中揭示一種具有三維結(jié)構(gòu)線圈的整合式電感，其制作方式是經(jīng)過多次微影、蝕刻與沉積金屬材料的方式型形成立體的線圈結(jié)構(gòu)。立體線圈間的電感耦合效應(yīng)可抑制磁場來維持低電抗而達(dá)成自屏蔽(Self shielding)的效果，提升電感質(zhì)量系數(shù)。
另外，可利用蝕刻的方式挖空基板的幾個部份，只以少數(shù)支架撐起電感，以降低由基板造成的能量損耗。例如在美國第6495903號專利案中揭示一種整合電路電感，此電感具有沉積在硅基板的氧化層上的螺旋型鋁線圈。此硅基板蝕刻有空氣溝，空氣溝在線圈下方，提供低介電常數(shù)的介質(zhì)。如此可降低硅基板層的阻抗以及耦合到硅基板的電容。但此電感的制作方法需在沉積金屬線圈后再蝕刻空氣溝于金屬線圈下方，利用氧化層提供架橋來支撐金屬線圈，其經(jīng)過的蝕刻步驟較為繁復(fù)。另外，在美國第6835631號專利案中揭示一種可提升電感質(zhì)量系數(shù)的電感制作方法，此方法為先形成第一氧化層在基板上，再在第一氧化層上形成低介電常數(shù)層，接著在低介電常數(shù)層上形成第二氧化層。下一步為蝕刻第二氧化層與低介電常數(shù)層而形成空氣隔間(air gap)，再形成上部低介電常數(shù)層，最后在空氣隔間上方的上部低介電常數(shù)層內(nèi)形成電感。此制作方法也是利用蝕刻步驟形成空氣隔間以提升電感質(zhì)量系數(shù)。
綜合上述所言，整合于半導(dǎo)體基板的電感由于基板的阻抗以及耦合到基板的電容，使得電感質(zhì)量下降。因此為使電感線圈與基板間隔以減低上述干擾，需提供空氣介質(zhì)于兩者之間，目前的方法都是利用蝕刻工藝提供空氣溝或空氣隔間，令工藝較為繁復(fù)，良率不易提升。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種具有電感的晶片級構(gòu)裝結(jié)構(gòu)及其構(gòu)裝方法。先在基板上完成電感，導(dǎo)線分布及制作通孔以連結(jié)電感與晶片基板，再將具電感的基板與晶片基板通過連接墊進(jìn)行對位接合，使得電感與晶片基板間隔空氣介質(zhì)，降低電感散失損耗，提升電感質(zhì)量系數(shù)。因此利用本發(fā)明可整合高質(zhì)量系數(shù)的電感于具有有源元件和(或)無源元件的晶片基板上。
本發(fā)明所揭露的具有電感的晶片級構(gòu)裝方法，包括有以下的步驟。先提供第一基板。接著形成第二基板，此第二基板具有多個電感。最后通過多個連接墊接合第一基板與第二基板，因此讓第一基板與第二基板間具有間隙，各連接墊用以將各電感電性連接至第一基板。之后還可以切割第一基板與第二基板，以形成多個具有電感的芯片級構(gòu)裝結(jié)構(gòu)。其中第一基板可為具有有源元件和(或)無源元件的硅基板。
其中形成第二基板的步驟包括如下。先提供一介電層，此介電層的第一表面形成有第一金屬層，且介電層的第二表面形成有第二金屬層。接著蝕刻第一金屬層與第二金屬層，用以形成各電感的線圈與多個金屬導(dǎo)線。再形成多個通孔于介電層，然后形成多個金屬導(dǎo)通體于各通孔，各金屬導(dǎo)通體用以連接第一金屬層與第二金屬層。接著形成第一絕緣層與第二絕緣層，其中第一絕緣層覆蓋第一金屬層，且第二絕緣層覆蓋第二金屬層。最后蝕刻第一絕緣層與第二絕緣層，用以露出金屬導(dǎo)線的多個接點。
另外，本發(fā)明的具有電感的晶片級構(gòu)裝結(jié)構(gòu)包括有第一基板；多個連接墊，位于第一基板上；及第二基板，位于各連接墊上，此第二基板具有多個電感，各連接墊用以將各電感電性連接至第一基板，第一基板與第二基板間具有間隙。且第一基板還具有有源元件和(或)無源元件。
其中第二基板包括有介電層；第一金屬層，位于介電層的第一表面，此第一金屬層包括有電感；第二金屬層，位于介電層的第二表面；多個金屬導(dǎo)通體，位于介電層的多個通孔中，各金屬導(dǎo)通體用以連接第一金屬層與第二金屬層；第一絕緣層，位于第一金屬層上；及第二絕緣層，位于第二金屬層上。此第二基板還包括多個錫球(solder bump)，各錫球位于第一金屬層上。當(dāng)切割第一基板與第二基板，則形成多個具有電感的芯片級構(gòu)裝結(jié)構(gòu)。
本發(fā)明的構(gòu)裝方法是在第二基板上形成電感，因此，可以利用增加介電層的厚度，使立體螺線管型(Solenoid)設(shè)計的電感值增加。本發(fā)明的構(gòu)裝結(jié)構(gòu)可整合電感的無源元件于具有有源元件和(或)無源元件的第一基板上，不需加以蝕刻而形成空氣間隙，可減少基材的損失與浪費(fèi)，將第一基板與第二基板經(jīng)連接墊貼合后形成的空氣間隙可減少第一基板的阻抗性以及耦合到第一基板的電容，借以增加電感質(zhì)量系數(shù)。利用此方法不需通過復(fù)雜的蝕刻步驟，可避免元件因蝕刻過程受損，并提高制作良率。
以下結(jié)合附圖和具體實施例對本發(fā)明進(jìn)行詳細(xì)描述，但不作為對本發(fā)明的限定。


圖1為本發(fā)明的第一實施例的構(gòu)裝結(jié)構(gòu)圖；圖2A至圖2G為本發(fā)明的第一實施例的構(gòu)裝方法示意圖；及圖3為本發(fā)明的第二實施例圖。
其中，附圖標(biāo)記10、100第一基板11、110硅基板12絕緣區(qū) 13導(dǎo)電區(qū)20、200第二基板21、210介電層22、220第一金屬層 22a、220a電感23、230第二金屬層 24金屬導(dǎo)通體25、250第一絕緣層 26、260第二絕緣層27、270錫球30、300連接墊40載體 120第一絕緣區(qū)130第一導(dǎo)電區(qū) 140第一金屬導(dǎo)通體150第二絕緣區(qū) 160第二導(dǎo)電區(qū)240第二金屬導(dǎo)通體具體實施方式
為使對本發(fā)明的目的、構(gòu)造、特征、及其功能有進(jìn)一步的了解，茲配合實施例詳細(xì)說明如下。以上的關(guān)于本發(fā)明內(nèi)容的說明及以下的實施方式的說明用以示范與解釋本發(fā)明的原理，并且提供本發(fā)明的專利申請范圍更進(jìn)一步的解釋。
圖1為本發(fā)明的第一實施例的具有電感的芯片級構(gòu)裝結(jié)構(gòu)。如圖中所示其結(jié)構(gòu)包括有第一基板10；多個連接墊30，位于第一基板10上；及第二基板20，位于各連接墊30上，第二基板20具電感22a，各連接墊30用以將電感22a電性連接至第一基板10，第一基板10與第二基板20間具有間隙。第一基板10與連接墊30相接的表面上還具有有源元件和(或)無源元件(圖中未示)等電子元件。
其中第二基板20包括有介電層21；第一金屬層22，位于介電層21的第一表面(如圖中所示的位置)，第一金屬層22包括有電感22a；第二金屬層23，位于介電層21的第二表面(如圖中所示的位置)；多個金屬導(dǎo)通體24，位于介電層21的多個通孔(如圖中所示金屬導(dǎo)通體24的位置)，各金屬導(dǎo)通體24用以連接第一金屬層22與第二金屬層23；第一絕緣層25，位于第一金屬層22上；及第二絕緣層26，位于第二金屬層23上。此第二基板20還包括多個錫球27，各錫球27位于第一金屬層22上。
第一基板10包括有硅基板11、多個絕緣區(qū)12與多個導(dǎo)電區(qū)13。其中導(dǎo)電區(qū)13電性連接有源元件和(或)無源元件(圖中未示)。由于各連接墊30間隔于各導(dǎo)電區(qū)13和第二金屬層23之間，使得由第一金屬層22(包括電感22a)、金屬導(dǎo)通體24、第二金屬層23、連接墊30、至導(dǎo)電區(qū)13形成導(dǎo)電通路。第一基板10與第二基板20間的間隙，提供了低介電常數(shù)的空氣介質(zhì)，減少第一基板10的阻抗性以及耦合到第一基板10的電容，可降低電感22a散失損耗，提升電感22a的質(zhì)量系數(shù)。
接下來圖2A至圖2G以來詳細(xì)說明第一實施例的具有電感的晶片級構(gòu)裝方法。如圖2A所示，先提供第一基板10。第一基板10包括硅基板11、多個絕緣區(qū)12與多個導(dǎo)電區(qū)13。絕緣區(qū)12為硅基板11氧化而成或其它絕緣材料形成的鈍化層(passivation layer)。導(dǎo)電區(qū)13為硅基板11上的金屬布線，由金屬材料經(jīng)沉積、微影與蝕刻等步驟形成。第一基板10可形成有有源元件和(或)無源元件(圖中未示)等電子元件，其中導(dǎo)電區(qū)13電性連接有源元件和(或)無源元件(圖中未示)。第一基板10可先經(jīng)過晶片薄化工藝(WaferThinning)，減低第一基板10的厚度。
圖2B至圖2D詳細(xì)說明了形成第二基板的步驟。如圖2B所示，先提供介電層21，此介電層21的第一表面(如圖中所示的位置)形成有第一金屬層22，且介電層21的第二表面(如圖中所示的位置)形成有第二金屬層23。介電層21為軟性的可撓性基材，例如為聚酰亞胺(Polyimide)基材或聚酯(Polyester)基材。接著如圖2C所示，蝕刻第一金屬層22與第二金屬層23，用以形成各電感22a的線圈與多個金屬導(dǎo)線(如圖中所示的分布位置)。并利用機(jī)械鉆孔、激光、或蝕刻等方式形成多個通孔(如圖中所示金屬導(dǎo)通體24的位置)于介電層21，然后沉積金屬材料于通孔，形成多個金屬導(dǎo)通體24于各通孔，各金屬導(dǎo)通體24連接第一金屬層22與第二金屬層23。因此在第二基板上具有電感22a、重分布后的金屬導(dǎo)線(參照圖標(biāo))以及連結(jié)電感22a與第二金屬層23的金屬導(dǎo)通體24。介電層21的厚度增加可使立體螺線管型的電感22a的電感值增加。接下來如圖2D所示，形成第一絕緣層25與第二絕緣層26，其中第一絕緣層25覆蓋第一金屬層22，且第二絕緣層26覆蓋第二金屬層23。形成第一絕緣層25與第二絕緣層26的方法可為蒸鍍二氧化硅層于第一金屬層22與第二金屬層23上，或涂布有機(jī)膜于第一金屬層22與第二金屬層23上，第一絕緣層25與第二絕緣層26作為具有絕緣和保護(hù)作用的鈍化層。最后蝕刻第一絕緣層25與第二絕緣層26，用以露出第一金屬層22與第二金屬層23作為金屬導(dǎo)線部份的多個接點(參照圖標(biāo))。
接著如圖2E所示，通過多個連接墊30接合第一基板10與第二基板20，因此讓第一基板10與第二基板20間具有間隙，各連接墊30用以將各電感22a(參照圖2D所示的位置)電性連接至第一基板10。將金屬材料(或?qū)щ姴牧?先沉積于導(dǎo)電區(qū)13或(和)第二金屬層23露出的接點(參照圖標(biāo))上，再利用熱壓、共晶熔接、導(dǎo)電粒子、或?qū)щ姽苁确绞竭M(jìn)行接合，形成連接墊30于導(dǎo)電區(qū)13和第二金屬層23露出的接點間。在進(jìn)行對位接合時先以載體40吸附第二基板20，利用載體40將第二基板20放置于第一基板10上的對應(yīng)位置再進(jìn)行熱壓。載體40為透明硬性材質(zhì)，可提供第一基板10硬度，方便對位接合。接合完后可移除載體40。由于各連接墊30間隔于第一基板10與第二基板20間，使兩者間產(chǎn)生空隙，提供低介電常數(shù)的空氣介質(zhì)，可減少第一基板10的阻抗性以及電感22a耦合到第一基板10的電容，提升電感22a的質(zhì)量系數(shù)。至此步驟具有電感的晶片級構(gòu)裝結(jié)構(gòu)的制作已完成。
另外，如圖2F所示，可形成多個錫球27在第一金屬層22上，以供后續(xù)覆晶接合之用。由于介電層21具有可撓性，可提供錫球27的接點較佳的應(yīng)力緩沖，有助后續(xù)模塊或系統(tǒng)覆晶或晶片級接合組裝的接點可靠性。
最后如圖2G所示，切割第一基板10與第二基板20，以形成多個具有電感的芯片級構(gòu)裝結(jié)構(gòu)(如圖1所示)。第一基板10先經(jīng)過晶片薄化工藝后再與第二基板20接合，可避免電感22a在薄化工藝中受損。具有電感的芯片級構(gòu)裝結(jié)構(gòu)的尺寸因薄化第一基板10而縮小，且因電感22a與第一基板10間隔有空氣介質(zhì)可提升電感質(zhì)量系數(shù)。介電層21的存在使電感22a的線圈面積可縮小，降低磁場耦合效應(yīng)，提升無源元件電性效果。且經(jīng)過貼合方式形成空氣間隙可避免繁復(fù)的蝕刻步驟，提高整合良率。
另外，圖3以說明本發(fā)明的第二實施例。如圖中所示第二實施例的具有電感的芯片級構(gòu)裝結(jié)構(gòu)包括有第一基板100；多個連接墊300，位于第一基板100上；及第二基板200，位于各連接墊300上，第二基板200具電感220a，各連接墊300用以將電感220a電性連接至第一基板100，第一基板100與第二基板200間具有間隙。第一基板100還具有有源元件和(或)無源元件(圖中未示)。
第二基板200包括有介電層210；第一金屬層220，位于介電層210的第一表面(如圖中所示的位置)，第一金屬層220包括有電感220a；第二金屬層230，位于介電層210的第二表面(如圖中所示的位置)；多個第二金屬導(dǎo)通體240，位于介電層210的多個通孔(如圖中所示金屬導(dǎo)通體240的位置)，各第二金屬導(dǎo)通體240用以連接第一金屬層220與第二金屬層230；第一絕緣層250，位于第一金屬層220上；及第二絕緣層260，位于第二金屬層230上。此第二基板200還包括多個錫球270，各錫球270位于第一金屬層220上。
第一基板100包括有硅基板110、多個第一絕緣區(qū)120、多個第一導(dǎo)電區(qū)130、多個第二絕緣區(qū)150、多個第二導(dǎo)電區(qū)160，以及多個第一金屬導(dǎo)通體140。第一絕緣區(qū)120與第一導(dǎo)電區(qū)130位于硅基板110的第一表面(如圖中所示的位置)，而第二絕緣區(qū)150與第二導(dǎo)電區(qū)160，位于硅基板110的第二表面(如圖中所示的位置)。第一金屬導(dǎo)通體140的形成方法可參照第1實施例中金屬導(dǎo)通體24的形成方法，且第一金屬導(dǎo)通體140可電性連接第一導(dǎo)電區(qū)130與第二導(dǎo)電區(qū)160。另外，硅基板110的第二表面具有電路布線、有源元件和(或)無源元件，為硅基板110的活性面(active side)。其中第二導(dǎo)電區(qū)160電性連接有源元件和(或)無源元件(圖中未示)。由于各連接墊300間隔于各第1導(dǎo)電區(qū)130和第二金屬層230之間，使得由第一金屬層220(包括電感220a)、第二金屬導(dǎo)通體240、第二金屬層230、連接墊300、第1導(dǎo)電區(qū)130、第一金屬導(dǎo)通體140至第二導(dǎo)電區(qū)160形成導(dǎo)電通路。
關(guān)于第二實施例的具有電感的晶片級構(gòu)裝方法，以及將具有電感的晶片級構(gòu)裝結(jié)構(gòu)切割成多個具有電感的芯片級構(gòu)裝結(jié)構(gòu)的方法可參照第一實施例的說明。在第二實施例中，利用本發(fā)明的構(gòu)裝方法，可接合具有電感220a的第二基板200于硅基板110的第一表面的第一導(dǎo)電區(qū)130，再通過第一金屬導(dǎo)通體140使電感220a與硅基板110的第二表面(活性面)的第二導(dǎo)電區(qū)160電性連接。因此可形成硅基板110的雙面均有導(dǎo)電接墊的晶片級構(gòu)裝結(jié)構(gòu)。
目前由于受限于無源元件(如電感、電容與電阻)的尺寸，高頻、射頻與混合信號電路區(qū)塊無法如數(shù)字區(qū)塊般隨特征尺寸演進(jìn)而縮小?？紤]電路之間的連接線及信號的傳送，在高頻電路中除了以往考慮的電阻或電容效應(yīng)之外，還要考慮電感的效應(yīng)。除此之外，當(dāng)積集度愈高，整合電路中耦合的噪聲對電路的影響就越大。對于高頻信號而言，電容的阻抗變低，信號便容易通過半導(dǎo)體基板傳播到其它電路。目前高頻或射頻電路因為使用了許多的電感等無源元件，金屬層的密度很難達(dá)到半導(dǎo)體廠的要求。本發(fā)明的電感構(gòu)裝方法可應(yīng)用于無線傳輸模塊上，不直接在半導(dǎo)體基板上制作電感，而以貼合的方式將電感結(jié)合在半導(dǎo)體基板上，可避免金屬層密度過高、降低與基板耦合的噪聲、縮小無源元件面積、提升無源元件電性效果與提高整合良率。
當(dāng)然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種具有電感的晶片級構(gòu)裝方法，其特征在于，包括有以下的步驟提供一第一基板；形成一第二基板，該第二基板具有多個電感；及通過多個連接墊接合該第一基板與該第二基板，以使該第一基板與該第二基板間具有間隙，各該連接墊用以將該電感電性連接至該第一基板。
2.根據(jù)權(quán)利要求1所述的具有電感的晶片級構(gòu)裝方法，其特征在于，還包括切割該第一基板與該第二基板，以形成多個具有電感的芯片級構(gòu)裝結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的具有電感的晶片級構(gòu)裝方法，其特征在于，還包括將各該芯片級構(gòu)裝設(shè)置于一無線傳輸模塊中。
4.根據(jù)權(quán)利要求1所述的具有電感的晶片級構(gòu)裝方法，其特征在于，形成該第二基板的步驟包括有提供一介電層，該介電層的第一表面形成有一第一金屬層，且該介電層的第二表面形成有一第二金屬層；蝕刻該第一金屬層與該第二金屬層，用以形成各該電感與多個金屬導(dǎo)線；形成多個通孔于該介電層；形成多個金屬導(dǎo)通體于各該通孔，各該金屬導(dǎo)通體用以連接該第一金屬層與該第二金屬層；形成一第一絕緣層與一第二絕緣層，其中該第一絕緣層覆蓋該第一金屬層，且該第二絕緣層覆蓋該第二金屬層；及蝕刻該第一絕緣層與該第二絕緣層，用以露出該金屬導(dǎo)線的多個接點。
5.根據(jù)權(quán)利要求4所述的具有電感的晶片級構(gòu)裝方法，其特征在于，還包括形成多個錫球于該第一金屬層上。
6.根據(jù)權(quán)利要求4所述的具有電感的晶片級構(gòu)裝方法，其特征在于，該介電層為一可撓性基材。
7.根據(jù)權(quán)利要求1所述的具有電感的晶片級構(gòu)裝方法，其特征在于，還包括形成多個電子元件于該第一基板，各該電感通過各該連接墊與各該電子元件電性連接。
8.根據(jù)權(quán)利要求1所述的具有電感的晶片級構(gòu)裝方法，其特征在于，該第一基板具有一第一表面與一第二表面，該第一表面與各該連接墊相接，該具有電感的晶片級構(gòu)裝方法還包括形成多個電子元件于該第二表面；及形成多個穿透該第一基板的金屬導(dǎo)通體，各該金屬導(dǎo)通體電性連接該第一表面的各該連接墊與該第二表面的各該電子元件。
9.一種具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，包括有一第一基板；多個連接墊，位于該第一基板上；及一第二基板，位于各該連接墊上，該第二基板具有多個電感，各該連接墊用以將該電感電性連接至該第一基板，該第一基板與該第二基板間具有間隙。
10.根據(jù)權(quán)利要求9所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，該第二基板包括有一介電層；一第一金屬層，位于該介電層的第一表面，該第一金屬層包括有該電感；一第二金屬層，位于該介電層的第二表面；多個金屬導(dǎo)通體，位于該介電層的多個通孔，各該金屬導(dǎo)通體用以連接該第一金屬層與該第二金屬層；一第一絕緣層，位于該第一金屬層上；及一第二絕緣層，位于該第二金屬層上。
11.根據(jù)權(quán)利要求10所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，還包括多個錫球，配置于該第一金屬層上。
12.根據(jù)權(quán)利要求10所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，該介電層為一可撓性基材。
13.根據(jù)權(quán)利要求12所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，該可撓性基材包括有一聚酰亞胺基材或一聚酯基材。
14.根據(jù)權(quán)利要求9所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，該第一基板還包括多個電子元件，各該電感通過各該連接墊與各該電子元件電性連接。
15.根據(jù)權(quán)利要求9所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，該第一基板包括有一第一表面，該第一表面與各該連接墊相接；一第二表面，該第二表面具有多個電子元件；及多個穿透該第一基板的金屬導(dǎo)通體，各該金屬導(dǎo)通體電性連接該第一表面的各該連接墊與該第二表面的各該電子元件。
16.根據(jù)權(quán)利要求9所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，該晶片級構(gòu)裝結(jié)構(gòu)還可經(jīng)切割而形成多個芯片級構(gòu)裝結(jié)構(gòu)。
17.根據(jù)權(quán)利要求16所述的具有電感的晶片級構(gòu)裝結(jié)構(gòu)，其特征在于，各該芯片級構(gòu)裝結(jié)構(gòu)為一無線傳輸模塊的電感元件。
全文摘要
本發(fā)明公開了一種具有電感的晶片級構(gòu)裝結(jié)構(gòu)及其構(gòu)裝方法。先在基板上完成電感，導(dǎo)線分布及制作通孔以連結(jié)電感與晶片基板，再將具電感結(jié)構(gòu)的基板與晶片基板通過連接墊進(jìn)行接合，使得電感與晶片基板間隔空氣介質(zhì)，降低電感散失損耗，因此可整合高質(zhì)量系數(shù)的電感于具有有源元件和(或)無源元件的晶片基板上。
文檔編號H01L21/60GK101055844SQ20061007222
公開日2007年10月17日 申請日期2006年4月12日 優(yōu)先權(quán)日2006年4月12日
發(fā)明者沈里正 申請人:財團(tuán)法人工業(yè)技術(shù)研究院