專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置的制造方法。
背景技術(shù)：
作為本發(fā)明背景的現(xiàn)有技術(shù)，有本申請(qǐng)人申請(qǐng)的日本特開2003-318398號(hào)公報(bào)。
在該現(xiàn)有技術(shù)中，在N+型碳化硅基板上形成有N-型碳化硅外延區(qū)域的半導(dǎo)體基體的一個(gè)主面，N-型多晶硅區(qū)域和N+型多晶硅區(qū)域相連接地形成，外延區(qū)域和N-型多晶硅區(qū)域之間以及外延區(qū)域和N+型多晶硅區(qū)域之間為異質(zhì)結(jié)。另外，與外延區(qū)域和N+型多晶硅區(qū)域的接合部相鄰地、隔著柵絕緣膜形成有柵電極。N-型多晶硅區(qū)域與源電極相連接，在N+型碳化硅基板的里面形成有漏電極。
具有上述結(jié)構(gòu)的現(xiàn)有技術(shù)的半導(dǎo)體裝置，在將源電極接地、對(duì)漏電極施加了規(guī)定的正電位的狀態(tài)下，通過控制柵電極的電位，實(shí)現(xiàn)作為開關(guān)的功能。即，在將柵電極接地的狀態(tài)下，對(duì)N-型多晶硅區(qū)域和外延區(qū)域以及N+型多晶硅區(qū)域和外延區(qū)域的異質(zhì)結(jié)施加反向偏壓，漏電極和源電極之間沒有電流流過。但是，在對(duì)柵電極施加了規(guī)定的正電壓的狀態(tài)下，N+型多晶硅區(qū)域和外延區(qū)域的異質(zhì)結(jié)界面有柵電場(chǎng)的作用，柵氧化膜界面的異質(zhì)結(jié)面所構(gòu)成的能量勢(shì)壘的厚度變薄，因此漏電極和源電極之間有電流流過。在該現(xiàn)有技術(shù)中，作為電流的斷開/導(dǎo)通的控制溝道使用異質(zhì)結(jié)部，因此通過使溝道長度為異質(zhì)結(jié)勢(shì)壘的厚度左右，可得到低電阻導(dǎo)通特性。

發(fā)明內(nèi)容
然而，在上述現(xiàn)有技術(shù)中，對(duì)在碳化硅外延區(qū)域形成的多晶硅區(qū)域進(jìn)行圖案形成，形成多晶硅區(qū)域和碳化硅外延區(qū)域的溝道界面時(shí)，如果使用干刻這樣的物理蝕刻，則在碳化硅外延區(qū)域的蝕刻面上產(chǎn)生損壞，驅(qū)動(dòng)力下降。
本發(fā)明是為了解決上述的現(xiàn)有技術(shù)的問題而作出的，其目的在于提供一種可以抑制驅(qū)動(dòng)力下降的半導(dǎo)體裝置的制造方法。
為了解決上述問題，本發(fā)明的半導(dǎo)體裝置的制造方法中的半導(dǎo)體裝置具有與第一導(dǎo)電型的半導(dǎo)體基體的一個(gè)主面相連接、且其帶隙與該半導(dǎo)體基體不同的異質(zhì)半導(dǎo)體區(qū)域；在上述異質(zhì)半導(dǎo)體區(qū)域和上述半導(dǎo)體基體的接合部隔著柵絕緣膜形成的柵電極；與上述異質(zhì)半導(dǎo)體區(qū)域相連接的源電極；與上述半導(dǎo)體基體歐姆連接的漏電極，本發(fā)明的半導(dǎo)體裝置的制造方法包含使用具有規(guī)定開口的掩模層，在上述半導(dǎo)體基體的一個(gè)主面?zhèn)刃纬梢?guī)定的溝槽的工序；至少與上述溝槽的側(cè)壁相連接，從該溝露出地形成埋入?yún)^(qū)域的工序；與上述半導(dǎo)體基體以及上述埋入?yún)^(qū)域相連接地形成異質(zhì)半導(dǎo)體層的工序；對(duì)上述異質(zhì)半導(dǎo)體層進(jìn)行圖案形成，形成上述異質(zhì)半導(dǎo)體區(qū)域的工序。
根據(jù)本發(fā)明，可以提供能提高驅(qū)動(dòng)力的半導(dǎo)體裝置的制造方法。


圖1是本發(fā)明的第1實(shí)施方式的截面圖。
圖2A～2H是本發(fā)明的第1實(shí)施方式的制造時(shí)的截面圖。
圖3是本發(fā)明的其他的第1實(shí)施方式的截面圖。
圖4A、4B是本發(fā)明的其他的第1實(shí)施方式的制造時(shí)的截面圖。
圖5A～5F是本發(fā)明的其他的第1實(shí)施方式的制造時(shí)的截面圖。
圖6是本發(fā)明的其他的第1實(shí)施方式的截面圖。
圖7是本發(fā)明的其他的第1實(shí)施方式的截面圖。
圖8是本發(fā)明的其他的第1實(shí)施方式的截面圖。
圖9是本發(fā)明的其他的第1實(shí)施方式的截面圖。
具體實(shí)施例方式
下面使用附圖詳細(xì)說明本發(fā)明的實(shí)施方式。此外，在下面說明的附圖中，對(duì)具有相同功能的部分標(biāo)以相同附圖標(biāo)記，省略其反復(fù)說明。
(第1實(shí)施方式)《結(jié)構(gòu)》圖1示出根據(jù)本發(fā)明的半導(dǎo)體裝置的第1實(shí)施方式。該圖是兩個(gè)結(jié)構(gòu)單位單元相面對(duì)的截面圖。在本實(shí)施方式中，以將碳化硅(SiC)作為基板材料的半導(dǎo)體裝置為例進(jìn)行說明。
例如在碳化硅的聚合類型為4H型的N+型基板1上形成由N-型的碳化硅外延層構(gòu)成的漏區(qū)2，與漏區(qū)2的與基板1的接合面相對(duì)的主面相連接地形成有例如由N型多晶硅構(gòu)成的異質(zhì)半導(dǎo)體區(qū)域3。即，漏區(qū)2和異質(zhì)半導(dǎo)體區(qū)域3的接合部由碳化硅和多晶硅這樣的帶隙不同的材料的異質(zhì)結(jié)構(gòu)成，其接合界面存在能量勢(shì)壘。與異質(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2的接合部相連接地形成例如由硅氧化膜構(gòu)成的柵絕緣膜4。另外，在柵絕緣膜4上相連接地形成柵電極5，在與異質(zhì)半導(dǎo)體區(qū)域3的與漏區(qū)2的接合面相對(duì)的對(duì)面相連接地形成源電極6，在基板1相連接地形成漏電極7。在本實(shí)施方式中，如圖1所示，在漏區(qū)2上形成溝槽15，成為埋入柵電極5的所謂的溝槽型結(jié)構(gòu)。
《制造方法》
下面，使用圖2A～圖2H說明圖1中示出的根據(jù)本發(fā)明的第1實(shí)施方式的碳化硅半導(dǎo)體裝置的制造方法。
首先，如圖2A所示，在N+型的碳化硅基板1上外延生長N-型的漏區(qū)2而形成的N型的碳化硅半導(dǎo)體基體上，作為防氧化膜(掩模層)8，例如，沉積由LP-CVD法形成的氮化硅膜。此外，在氮化硅膜的防氧化膜8上，用光刻和蝕刻形成具有規(guī)定開口的掩模層9。
然后，如圖2B所示，將掩模層9用作掩模，利用例如反應(yīng)性離子蝕刻(干刻)，對(duì)防氧化膜8和漏區(qū)2的表層部進(jìn)行蝕刻，將漏區(qū)2蝕刻規(guī)定的深度而形成溝槽15。另外，作為對(duì)氮化硅膜的防氧化膜8及漏區(qū)2進(jìn)行蝕刻的方法，只要是具有各向異性的蝕刻方法，也可以使用其他蝕刻方法。
然后，如圖2C所示，由于在蝕刻后的漏區(qū)2產(chǎn)生由干刻引起的蝕刻損壞，因此，為了去除蝕刻損壞，例如以1100℃的干O2氧化進(jìn)行犧牲氧化，形成犧牲氧化膜10。此時(shí)，在本實(shí)施方式中，作為防氧化膜8使用由LPCVD形成的氮化硅膜，因此，由于其氧化速率與由碳化硅構(gòu)成的漏區(qū)2比較接近，所以在氮化硅膜的防氧化膜8上也形成相同程度的犧牲氧化膜10。因此，漏區(qū)2的側(cè)壁上端部和防氧化膜8的端部可維持大致齊平。此外，作為犧牲氧化膜10的形成方法，舉例是用干O2氧化進(jìn)行氧化，但只要是能將漏區(qū)2的產(chǎn)生了蝕刻損壞的區(qū)域埋入氧化膜中，可以采用任何方法。
下面，如圖2D所示，例如利用氟化銨和氟酸的混合溶液進(jìn)行濕蝕刻而除去犧牲氧化膜10(圖2C)。
然后，如圖2E所示，例如利用SOG等可以軟熔的材料，形成埋入?yún)^(qū)域11。在本實(shí)施方式中，表示的是形成埋入?yún)^(qū)域11，使其與包含防氧化膜8的溝槽的溝槽15的上端部大致齊平情況，但如果至少與漏區(qū)2和防氧化膜8的接合界面相連接地形成，則即使沒有完全填埋或從該溝槽露出也沒有問題。另外，在形成埋入?yún)^(qū)域11時(shí)，也可以在防氧化膜8上也形成埋入?yún)^(qū)域材料，其后進(jìn)行反刻(etchback)而形成埋入?yún)^(qū)域。
然后，如圖2F所示，例如利用磷酸溶液除去由氮化硅構(gòu)成的防氧化膜8之后，例如利用LP-CVD法沉積多晶硅。其后，例如在POCl3氣氛中進(jìn)行磷的摻雜，形成由N型多晶硅構(gòu)成的異質(zhì)半導(dǎo)體層30。此外，該多晶硅層既可以在利用電子束蒸鍍法或?yàn)R鍍法等沉積后利用激光退火等進(jìn)行再結(jié)晶而形成，也可以利用例如分子束外延等而異質(zhì)外延生長的單晶硅形成。另外，向該多晶硅層摻雜質(zhì)，也可以使用離子注入和注入后的激活熱處理的組合。
然后，如圖2G所示，在多晶硅異質(zhì)半導(dǎo)體層30的規(guī)定區(qū)域利用光刻和蝕刻形成具有規(guī)定開口的掩模層(未圖示)，例如，利用反應(yīng)性離子蝕刻(干刻)，對(duì)異質(zhì)半導(dǎo)體層30的一部分進(jìn)行蝕刻而形成異質(zhì)半導(dǎo)體區(qū)域3。然后，例如，例如利用氟化銨和氟酸的混合溶液對(duì)由氧化物形成的埋入?yún)^(qū)域11(圖2F)進(jìn)行濕蝕刻。
最后，如圖2H所示，沿著異質(zhì)半導(dǎo)體區(qū)域3以及漏區(qū)2的內(nèi)壁，沉積柵絕緣膜4。此外，沉積將成為柵電極5的多晶硅層。此后，通過使用了POCl3的固層擴(kuò)散，將磷摻雜到將成為柵電極5的多晶硅層中。然后，利用光刻或蝕刻等形成柵電極5之后，在相當(dāng)于里面?zhèn)鹊幕?形成例如由鈦(Ti)、鎳(Ni)構(gòu)成的漏電極7，在相當(dāng)于表面?zhèn)鹊漠愘|(zhì)半導(dǎo)體區(qū)域3，通過依次沉積鈦(Ti)、鋁(Al)而形成源電極6(用絕緣膜使其與柵電極5絕緣)，完成圖1中所示的本發(fā)明的第1實(shí)施方式的碳化硅半導(dǎo)體裝置。此外，本實(shí)施方式中表示以柵電極5埋入到溝槽中的形狀作為一例，但也可以形成為柵電極5隔著柵絕緣膜4上到異質(zhì)半導(dǎo)體區(qū)域3。另外，表示以源電極6隔著絕緣膜覆蓋柵電極地使相鄰部分之間相連接的形狀作為一例，但也可以不連接。
如上所述，在本實(shí)施方式中，半導(dǎo)體裝置的制造方法中的半導(dǎo)體裝置具有第一導(dǎo)電型的半導(dǎo)體基體(基板1和漏區(qū)2)；與該半導(dǎo)體基體的一個(gè)主面相連接，其帶隙與該半導(dǎo)體基體不同的異質(zhì)半導(dǎo)體區(qū)域3；在異質(zhì)半導(dǎo)體區(qū)域3和上述半導(dǎo)體基體的接合部隔著柵絕緣膜4而形成的柵電極5；與異質(zhì)半導(dǎo)體區(qū)域3相連接的源電極6；與上述半導(dǎo)體基體歐姆連接的漏電極7，半導(dǎo)體裝置的制造方法至少包含利用具有規(guī)定開口的掩模層9，在上述半導(dǎo)體基體的一個(gè)主面?zhèn)刃纬梢?guī)定的溝槽15的第一工序；至少與溝槽15的側(cè)壁相連接，且從該溝槽15露出地形成埋入?yún)^(qū)域11的第二工序；與上述半導(dǎo)體基體以及埋入?yún)^(qū)域11相連接地形成異質(zhì)半導(dǎo)體層30的第三工序；對(duì)異質(zhì)半導(dǎo)體層30進(jìn)行圖案形成，形成異質(zhì)半導(dǎo)體區(qū)域3的第四工序。
根據(jù)這種結(jié)構(gòu)，可以利用以往的制造技術(shù)容易實(shí)現(xiàn)本實(shí)施方式的半導(dǎo)體裝置，并且通過采用本制造方法，可以容易形成去除了蝕刻損壞的漏區(qū)2的溝槽15的上端部和異質(zhì)半導(dǎo)體區(qū)域3的端部成為大致齊平的結(jié)構(gòu)。由此，可以形成隔著柵絕緣膜4的柵電極5，使得其與漏區(qū)2和異質(zhì)半導(dǎo)體區(qū)域3的接合界面大致垂直相對(duì)，所以，對(duì)應(yīng)于施加在柵電極5的電壓，電場(chǎng)有效地延伸到異質(zhì)結(jié)界面，由此提高導(dǎo)通時(shí)的驅(qū)動(dòng)力。另外，通過作為防氧化膜8使用氮化硅膜，在由碳化硅構(gòu)成漏區(qū)2的本實(shí)施方式中，可以更容易地形成漏區(qū)2的溝槽15的上端部和異質(zhì)半導(dǎo)體區(qū)域3的端部為大致齊平。
另外，在上述第四工序中，也可以通過對(duì)異質(zhì)半導(dǎo)體層30進(jìn)行反刻來形成異質(zhì)半導(dǎo)體區(qū)域3。由此，可以將源電極6形成在平坦的表面上，可以提高半導(dǎo)體裝置的可靠性。
另外，埋入?yún)^(qū)域11由在上述第三工序之后可以去除的材料構(gòu)成。由此制造工序變得容易。即，作為埋入?yún)^(qū)域11的材料，使用容易以濕蝕刻進(jìn)行蝕刻、且具有比漏區(qū)2以及異質(zhì)半導(dǎo)體區(qū)域3的大的選擇比的材料，因此制造工序變得容易。
另外，在上述第四工序之后，具有與異質(zhì)半導(dǎo)體區(qū)域3和上述半導(dǎo)體基體的異質(zhì)結(jié)界面相連接地形成柵絕緣膜4的工序。由此能用容易的制造工藝提供異質(zhì)結(jié)絕緣柵場(chǎng)效應(yīng)晶體管。
另外，在上述第一工序和上述第二工序之間，具有犧牲氧化工序?？梢栽谌コg刻損壞的同時(shí)容易形成使漏區(qū)2的溝槽15的上端部和異質(zhì)半導(dǎo)體區(qū)域3的端部大致齊平的結(jié)構(gòu)。由此，可以形成隔著柵絕緣膜4的柵電極5，使得其與漏區(qū)2和異質(zhì)半導(dǎo)體區(qū)域3的接合界面大致垂直相對(duì)，所以相應(yīng)于施加到柵電極5的電壓，電場(chǎng)有效地延伸到異質(zhì)結(jié)界面，因此提高導(dǎo)通時(shí)的驅(qū)動(dòng)力。
另外，上述半導(dǎo)體基體由碳化硅構(gòu)成。由此可以使用通常的半導(dǎo)體材料容易實(shí)現(xiàn)高耐壓性半導(dǎo)體裝置。
另外，異質(zhì)半導(dǎo)體區(qū)域3由單晶硅、多晶硅或者非晶體硅中的至少一種構(gòu)成。由此可以使用通常的半導(dǎo)體材料容易實(shí)現(xiàn)半導(dǎo)體裝置。
另外，作為掩模層的防氧化膜8由具有接近碳化硅的熱氧化速率的值的材料構(gòu)成。由此，在氮化硅膜的防氧化膜8上也形成相同程度的犧牲氧化膜10。因此，可維持漏區(qū)2的側(cè)壁上端部和防氧化膜8的端部大致齊平。
《動(dòng)作》下面，對(duì)動(dòng)作進(jìn)行說明。在本實(shí)施方式中，例如使源電極6接地，對(duì)漏電極7施加正電位來進(jìn)行使用。
首先，在使柵電極5為例如接地電位或者負(fù)電位時(shí)，保持為斷開狀態(tài)。即，這是因?yàn)樵诋愘|(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2的異質(zhì)結(jié)界面分別形成有對(duì)于傳導(dǎo)電子的能量勢(shì)壘。
然后，為了從斷開狀態(tài)轉(zhuǎn)換為導(dǎo)通狀態(tài)而對(duì)柵電極5施加正電位時(shí)，隔著柵絕緣膜4柵電場(chǎng)延伸到異質(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2相連接的異質(zhì)結(jié)界面，因此，在柵電極5近旁的異質(zhì)半導(dǎo)體區(qū)域3以及漏區(qū)2形成傳導(dǎo)電子的蓄積層。即，柵電極5近旁的異質(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2的接合界面的異質(zhì)半導(dǎo)體區(qū)域3側(cè)的電勢(shì)下降，且漏區(qū)2側(cè)的能量勢(shì)壘變得陡峭，由此可以在能量勢(shì)壘中導(dǎo)通傳導(dǎo)電子。此時(shí)，通過采用本制造方法，可以容易形成去除了蝕刻損壞的漏區(qū)2的溝槽15的上端部和異質(zhì)半導(dǎo)體區(qū)域3的端部成為大致齊平的結(jié)構(gòu)。由此，可以形成隔著柵絕緣膜4的柵電極5，使得其與漏區(qū)2和異質(zhì)半導(dǎo)體區(qū)域3的接合界面大致垂直相對(duì)，所以相應(yīng)于施加到柵電極5的電壓，電場(chǎng)有效地延伸到異質(zhì)結(jié)界面，因此可得到高驅(qū)動(dòng)力。
然后，為了從導(dǎo)通狀態(tài)轉(zhuǎn)移到斷開狀態(tài)，再次使柵電極5成為接地電位時(shí)，在異質(zhì)半導(dǎo)體區(qū)域3以及漏區(qū)2的異質(zhì)結(jié)界面形成的傳導(dǎo)電子的蓄積狀態(tài)被解除，能量勢(shì)壘中的隧道作用停止。然后從異質(zhì)半導(dǎo)體區(qū)域3向漏區(qū)2的傳導(dǎo)電子的流動(dòng)停止，且處于漏區(qū)2中的傳導(dǎo)電子流到基板1并枯竭，則在漏區(qū)2側(cè)，耗盡層從異質(zhì)結(jié)部擴(kuò)大，成為斷開狀態(tài)。
另外，在本結(jié)構(gòu)中，與以往結(jié)構(gòu)相同地，也可以是例如使源電極6接地、對(duì)漏電極7施加負(fù)電位的逆向?qū)?回流動(dòng)作)。
例如使源電極6以及柵電極5為接地電位，對(duì)漏電極7施加規(guī)定的正電位時(shí)，則對(duì)于傳導(dǎo)電子的能量勢(shì)壘減小，傳導(dǎo)電子從漏區(qū)2側(cè)流到異質(zhì)半導(dǎo)體區(qū)域3，成為逆導(dǎo)通狀態(tài)。此時(shí)，沒有空穴的注入，僅用傳導(dǎo)電子來導(dǎo)通，因此，從逆導(dǎo)通狀態(tài)移到斷開狀態(tài)時(shí)的逆恢復(fù)電流引起的損失也小。此外，也可以不使上述的柵電極5接地而作為控制電極使用。
<圖3的結(jié)構(gòu)>
圖3的結(jié)構(gòu)與圖1的結(jié)構(gòu)相比不同點(diǎn)在于形成異質(zhì)半導(dǎo)體區(qū)域3為平坦，在溝槽15的側(cè)壁形成柵絕緣膜4，柵電極5平坦地埋入溝槽15，源電極6平坦地形成在元件的表面。
下面，利用圖4A～圖4B說明圖3中示出的結(jié)構(gòu)的碳化硅半導(dǎo)體裝置的制造方法。
首先，到表示圖1的結(jié)構(gòu)的制造工序的圖2F為止，與圖1的結(jié)構(gòu)相同。在圖2F示出的結(jié)構(gòu)中，利用化學(xué)機(jī)械研磨(CMP(Chemical Mechanical Polishing))，將異質(zhì)半導(dǎo)體區(qū)域3加工成平坦，如圖4A所示，使包含異質(zhì)半導(dǎo)體區(qū)域3和埋入?yún)^(qū)域11的表面形成為平坦。
下面，例如，例如用氟化銨和氟酸的混合溶液對(duì)用氧化物形成的埋入?yún)^(qū)域11進(jìn)行濕蝕刻，成為圖4B所示的狀態(tài)。
最后，如圖3所示，與圖1的結(jié)構(gòu)相同地，沿著異質(zhì)半導(dǎo)體區(qū)域3以及漏區(qū)2的內(nèi)壁，沉積柵絕緣膜4。并且沉積將成為柵電極5的多晶硅層。其后，通過使用POCl3的固層擴(kuò)散，將磷摻雜到將成為柵電極5的多晶硅層中。然后，利用光刻或蝕刻等形成柵電極5之后，在相當(dāng)于里面?zhèn)鹊幕?形成例如由鈦(Ti)、鎳(Ni)構(gòu)成的漏電極7，在相當(dāng)于表面?zhèn)鹊漠愘|(zhì)半導(dǎo)體區(qū)域3上，通過依次沉積鈦(Ti)、鋁(Al)而形成源電極6(由絕緣膜使其與柵電極5絕緣)，完成圖3中所示的本發(fā)明的結(jié)構(gòu)的碳化硅半導(dǎo)體裝置。此外，在本實(shí)施方式中也與圖1相同地，表示以將柵電極5埋入溝槽的形狀作為一例，但也可以形成為隔著柵絕緣膜4上到異質(zhì)半導(dǎo)體區(qū)域3。另外，表示以源電極6隔著絕緣膜覆蓋柵電極地、使相鄰部分之間相連接的形狀作為一例，但也可以不連接。
在這樣對(duì)異質(zhì)半導(dǎo)體層30(參照?qǐng)D2F)進(jìn)行圖案形成、形成異質(zhì)半導(dǎo)體區(qū)域3的上述第四工序中，通過對(duì)異質(zhì)半導(dǎo)體層30進(jìn)行化學(xué)機(jī)械研磨而形成異質(zhì)半導(dǎo)體區(qū)域3。由此，在圖1的結(jié)構(gòu)的制造工序中，不必如圖2G所示利用光刻和蝕刻在異質(zhì)半導(dǎo)體層30的規(guī)定區(qū)域形成具有規(guī)定的開口的掩模層(省略圖示)，可以簡化工序。另外，因?yàn)榭梢允乖谋砻嫫教梗钥梢砸种茢嗑€等的有關(guān)可靠性的問題。
<圖5A～圖5F的制造方法>
下面，利用圖5A～5F說明本實(shí)施方式的其他制造方法。完成后的結(jié)構(gòu)與圖4的結(jié)構(gòu)相同。
首先，到表示圖1的結(jié)構(gòu)的制造工序的圖2D為止，與圖1的結(jié)構(gòu)相同。在圖2D所示的結(jié)構(gòu)中，如圖5A所示，沿著防氧化膜(掩模層)8以及漏區(qū)2的內(nèi)壁，沉積柵絕緣膜4。還沉積將成為柵電極5的多晶硅層50。然后，通過使用了POCl3的固層擴(kuò)散，將磷摻雜到將成為柵電極5的多晶硅層50中。
然后，對(duì)多晶硅層50進(jìn)行反刻，成為圖5B所示的狀態(tài)，形成柵電極5。
然后，如圖5C所示，在柵電極7的上部通過熱氧化形成蓋氧化膜16。
然后，如圖5D所示，利用干刻去除防氧化膜8上的柵絕緣膜4以及蓋氧化膜16的上部。
然后，如圖5E所示，例如利用磷酸溶液去除由氮化硅構(gòu)成的防氧化膜8之后，例如利用LP-CVD法沉積多晶硅。然后，例如在POCl3氣氛中進(jìn)行磷的摻雜，形成由N型多晶硅構(gòu)成的異質(zhì)半導(dǎo)體層30。此外，該多晶硅層既可以在用電子束蒸鍍法或?yàn)R鍍法等沉積后利用激光退火等進(jìn)行再結(jié)晶化而形成，也可以利用例如分子束外延等而異質(zhì)外延生長的單晶硅形成。另外，向該多晶硅層的摻雜質(zhì)，也可以使用離子注入和注入后的激活熱處理的組合。
最后，與圖4的結(jié)構(gòu)相同地，如圖5F所示，利用化學(xué)機(jī)械研磨將異質(zhì)半導(dǎo)體區(qū)域3加工為平坦，在相當(dāng)于里面?zhèn)鹊幕?形成例如由鈦(Ti)、鎳(Ni)構(gòu)成的漏電極7，在相當(dāng)于表面?zhèn)鹊漠愘|(zhì)半導(dǎo)體區(qū)域3，通過依次沉積鈦(Ti)、鋁(Al)而形成源電極6，完成圖3中所示的本發(fā)明的結(jié)構(gòu)的碳化硅半導(dǎo)體裝置。
如上所述，在本實(shí)施方式中，半導(dǎo)體裝置的制造方法中的半導(dǎo)體裝置具有第一導(dǎo)電型的半導(dǎo)體基體(基板1和漏區(qū)2)；與該半導(dǎo)體基體的一個(gè)主面相連接、帶隙與該半導(dǎo)體基體不同的異質(zhì)半導(dǎo)體區(qū)域3；在異質(zhì)半導(dǎo)體區(qū)域3和上述半導(dǎo)體基體的接合部隔著柵絕緣膜4形成的柵電極5；與異質(zhì)半導(dǎo)體區(qū)域3相連接的源電極6；與上述半導(dǎo)體基體歐姆連接的漏電極7，半導(dǎo)體裝置的制造方法至少包含利用具有規(guī)定開口的掩模層，在上述半導(dǎo)體基體的一個(gè)主面?zhèn)刃纬梢?guī)定的溝槽15的第一工序；至少與溝槽15的側(cè)壁相連接地形成柵絕緣膜4的第二工序；與柵絕緣膜4相連接地形成柵電極5的第三工序；與上述半導(dǎo)體基體相連接，并且在柵電極5上隔著作為層間絕緣膜的蓋氧化膜16而形成異質(zhì)半導(dǎo)體層30的第四工序；對(duì)異質(zhì)半導(dǎo)體層30進(jìn)行圖案形成，形成異質(zhì)半導(dǎo)體區(qū)域3的第五工序。
根據(jù)這種結(jié)構(gòu)，可以利用以往的制造技術(shù)容易實(shí)現(xiàn)本實(shí)施方式的半導(dǎo)體裝置，同時(shí)通過采用本制造方法，可以容易形成去除了蝕刻損壞的漏區(qū)2的溝槽15的上端部和異質(zhì)半導(dǎo)體區(qū)域3的端部成為大致齊平的結(jié)構(gòu)。由此，可以形成隔著柵絕緣膜4的柵電極5，使得其與漏區(qū)2和異質(zhì)半導(dǎo)體區(qū)域3的接合界面大致垂直相對(duì)，所以，對(duì)應(yīng)于施加到柵電極5的電壓，電場(chǎng)有效地延伸到異質(zhì)結(jié)界面，由此提高導(dǎo)通時(shí)的驅(qū)動(dòng)力。另外，通過使用氮化硅膜作為防氧化膜8，在由碳化硅構(gòu)成漏區(qū)2的本實(shí)施方式中，可以更容易地將漏區(qū)2的溝槽15的上端部和異質(zhì)半導(dǎo)體區(qū)域3的端部形成為大致齊平。
另外，柵絕緣膜4至少包含由熱氧化形成的熱氧化膜。由此可以容易形成品質(zhì)好的柵絕緣膜4，因此，可以實(shí)現(xiàn)導(dǎo)通狀態(tài)下的驅(qū)動(dòng)力的提高，并且可以得到高可靠性。
另外，利用本發(fā)明的制造方法以圖1、圖3的結(jié)構(gòu)作為例子進(jìn)行了說明，但例如在圖6～9所示的結(jié)構(gòu)中也可以適用本發(fā)明。
<圖8的結(jié)構(gòu)>
圖3的結(jié)構(gòu)與圖1的結(jié)構(gòu)的不同點(diǎn)在于，與漏區(qū)2的與基板1的接合面相對(duì)的主面相連接地形成例如由N型的多晶硅構(gòu)成的異質(zhì)半導(dǎo)體區(qū)域3和由P型的多晶硅構(gòu)成的第二異質(zhì)半導(dǎo)體區(qū)域12。即，漏區(qū)2和異質(zhì)半導(dǎo)體區(qū)域3的接合部以及漏區(qū)2和第二異質(zhì)半導(dǎo)體區(qū)域12的接合部，由帶隙與SiC和多晶硅不同的材料的異質(zhì)結(jié)構(gòu)成，其接合界面存在能量勢(shì)壘。與異質(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2的接合部相連接地形成例如由硅氧化膜構(gòu)成的柵絕緣膜4。另外，在柵絕緣膜4上相連接地形成柵電極5，在與異質(zhì)半導(dǎo)體區(qū)域3以及第二異質(zhì)半導(dǎo)體區(qū)域12的與漏區(qū)2的接合面相對(duì)的對(duì)面相連接地形成源電極6，在基板1上相連接地形成漏電極7。
圖6結(jié)構(gòu)的制造方法在形成異質(zhì)半導(dǎo)體區(qū)域3之后，在異質(zhì)半導(dǎo)體區(qū)域3的規(guī)定部分(第二異質(zhì)半導(dǎo)體區(qū)域12)導(dǎo)入例如與異質(zhì)半導(dǎo)體區(qū)域3的導(dǎo)電型N相反的導(dǎo)電型為P型的雜質(zhì)。可以這樣自由地設(shè)計(jì)異質(zhì)半導(dǎo)體區(qū)域的導(dǎo)電型或雜質(zhì)濃度。
下面，說明本結(jié)構(gòu)的動(dòng)作?；旧吓c圖1的結(jié)構(gòu)相同，但是通過做成這樣的結(jié)構(gòu)，進(jìn)一步提高了斷開性能。即，這是因?yàn)樵诋愘|(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2的異質(zhì)結(jié)界面以及第二異質(zhì)半導(dǎo)體區(qū)域12和漏區(qū)2的異質(zhì)結(jié)界面分別形成有對(duì)于傳導(dǎo)電子的能量勢(shì)壘。此時(shí)，異質(zhì)半導(dǎo)體區(qū)域3以及第二異質(zhì)半導(dǎo)體區(qū)域12都由硅材料構(gòu)成，因此，與由碳化硅構(gòu)成的漏區(qū)2的能量勢(shì)壘差ΔEc大致相同。但是，在N型的異質(zhì)半導(dǎo)體區(qū)域3和P型的第二異質(zhì)半導(dǎo)體區(qū)域12中，從傳導(dǎo)帶到費(fèi)米能級(jí)的用能量表示的費(fèi)米能有差別，因此延伸到漏區(qū)2的接合界面的耗盡層的寬度不同。即，從第二異質(zhì)半導(dǎo)體區(qū)域12與漏區(qū)2的接合界面延伸的耗盡層寬度比從異質(zhì)半導(dǎo)體區(qū)域3與漏區(qū)2的接合界面延伸的耗盡層寬度大，因此具有更高的斷開性、即可以減少漏電流。此外，例如將第二異質(zhì)半導(dǎo)體區(qū)域12的雜質(zhì)濃度設(shè)定為比異質(zhì)半導(dǎo)體區(qū)域3的雜質(zhì)濃度高時(shí)，由第二異質(zhì)半導(dǎo)體區(qū)域12和異質(zhì)半導(dǎo)體區(qū)域3構(gòu)成的PN結(jié)二極管的內(nèi)裝電場(chǎng)產(chǎn)生的耗盡層延伸到異質(zhì)半導(dǎo)體區(qū)域3側(cè)，由此可以進(jìn)一步減少異質(zhì)半導(dǎo)體區(qū)域3和漏區(qū)的異質(zhì)結(jié)部中的漏電流。
此外在本結(jié)構(gòu)中，將異質(zhì)半導(dǎo)體區(qū)域3的寬度設(shè)計(jì)為從柵電極5柵電場(chǎng)所達(dá)到的程度時(shí)，例如使柵電極5為負(fù)電位，例如若在異質(zhì)半導(dǎo)體區(qū)域3的整個(gè)區(qū)域形成翻轉(zhuǎn)區(qū)域，則可以進(jìn)一步提高作為半導(dǎo)體裝置的斷開性。
<圖7的結(jié)構(gòu)>
圖7的結(jié)構(gòu)是在圖1的結(jié)構(gòu)中，在柵絕緣膜4和漏區(qū)2之間的規(guī)定部分上，形成有比漏區(qū)2濃度高的N+型的導(dǎo)通區(qū)域13。下面，說明制造方法的一例。
例如，在圖2D所示的狀態(tài)中，例如在POCl3氣氛中以更高的溫度進(jìn)行磷摻雜時(shí)，則磷被導(dǎo)入到碳化硅表面，形成N+型的導(dǎo)通區(qū)域13。此外，雜質(zhì)的導(dǎo)入既可以使用通過固相擴(kuò)散進(jìn)行的雜質(zhì)導(dǎo)入，或者也可以使用例如離子注入等的雜質(zhì)導(dǎo)入方法。
通過采用這種結(jié)構(gòu)，在導(dǎo)通狀態(tài)中，緩和異質(zhì)半導(dǎo)體區(qū)域3和導(dǎo)通區(qū)域13的異質(zhì)結(jié)的能量勢(shì)壘，容易從異質(zhì)半導(dǎo)體區(qū)域3通過導(dǎo)通區(qū)域13向漏區(qū)2流過許多載流子，可以得到更高的導(dǎo)通特性，且減少導(dǎo)通電阻。
<圖8的結(jié)構(gòu)>
圖8的結(jié)構(gòu)是在圖1的結(jié)構(gòu)上，在從柵電極5和異質(zhì)半導(dǎo)體區(qū)域3相對(duì)的部分離開規(guī)定距離的位置，與異質(zhì)半導(dǎo)體區(qū)域3相連接地在漏區(qū)2的表面形成電場(chǎng)緩和區(qū)域14。下面，說明制造方法的一例。
在圖1的結(jié)構(gòu)的圖2A中，例如在形成異質(zhì)半導(dǎo)體層30之前，將具有規(guī)定開口的掩模層作為掩模，離子注入鋁離子或者硼離子，形成P型的電場(chǎng)緩和區(qū)域14。此外，也可以通過固相擴(kuò)散形成。此后的工序與圖1的結(jié)構(gòu)相同。
通過采用這樣的結(jié)構(gòu)，在導(dǎo)通狀態(tài)中，緩和異質(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2的異質(zhì)結(jié)的能量勢(shì)壘，可以得到更高的導(dǎo)通特性。即，導(dǎo)通電阻進(jìn)一步變小，提高導(dǎo)通性能。
另外，在斷開狀態(tài)中，在電場(chǎng)緩和區(qū)域14和漏區(qū)2之間擴(kuò)大對(duì)應(yīng)于漏電位的耗盡層。即，施加在異質(zhì)半導(dǎo)體區(qū)域3和漏區(qū)2的異質(zhì)結(jié)界面的漏電場(chǎng)通過電場(chǎng)緩和區(qū)域14被緩和，因此進(jìn)一步減少漏電流，進(jìn)一步提高斷開性能。
<圖9的結(jié)構(gòu)>
圖9的結(jié)構(gòu)是圖1的結(jié)構(gòu)的變形例，在圖2A中，在形成防氧化膜8之前，在漏區(qū)2上形成溝槽17，然后，形成異質(zhì)半導(dǎo)體層30。后面的工序與圖1的結(jié)構(gòu)相同。根據(jù)這樣的結(jié)構(gòu)，比圖1的結(jié)構(gòu)更能減少異質(zhì)半導(dǎo)體區(qū)域3中的漏電流。
如上述說明，利用本發(fā)明的基本工藝，可以形成如圖6～9所示的各種結(jié)構(gòu)。
以上，在本實(shí)施方式的全部結(jié)構(gòu)中，是以將碳化硅用作基板材料的半導(dǎo)體裝置作為例子進(jìn)行說明的，但基板材料也可以是硅、硅化鍺、氮化鉀、金剛石等其他半導(dǎo)體材料。另外，在全部結(jié)構(gòu)中，作為碳化硅的聚合類型使用4H類型進(jìn)行了說明，但也可以是6H、3C等其他聚合類型。另外，在全部結(jié)構(gòu)中，配置成使漏電極7和源電極6夾著漏區(qū)2并相對(duì)、使漏電流在縱方向流動(dòng)的所謂縱型結(jié)構(gòu)的晶體管進(jìn)行了說明，但也可以是例如將漏電極7和源電極6配置在相同主面上、使漏電流在橫方向流動(dòng)的所謂橫型結(jié)構(gòu)的晶體管。
另外，是以將多晶硅用作為異質(zhì)半導(dǎo)體區(qū)域3或第二異質(zhì)半導(dǎo)體區(qū)域12的材料為例進(jìn)行說明的，但只要是與碳化硅形成異質(zhì)結(jié)的材料，任何材料都可以。另外，作為一例子，作為漏區(qū)2使用N型的碳化硅、作為異質(zhì)半導(dǎo)體區(qū)域3使用N型的多晶硅進(jìn)行了說明，但分別進(jìn)行N型的碳化硅和P型的多晶硅、P型的碳化硅和P型的多晶硅、P型的碳化硅和N型的多晶硅的任何組合都可以。
此外，包含不脫離本發(fā)明宗旨的范圍的變形是不用說明的。
此外，權(quán)利要求的范圍中的用于在半導(dǎo)體基體的一個(gè)主面?zhèn)刃纬梢?guī)定的溝槽而使用的掩模層，相當(dāng)于實(shí)施方式中的掩模層9及防氧化膜8。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置具有第一導(dǎo)電型的半導(dǎo)體基體；異質(zhì)半導(dǎo)體區(qū)域，與上述半導(dǎo)體基體的一個(gè)主面相連接，其帶隙與該半導(dǎo)體基體不同；柵電極，隔著柵絕緣膜形成在上述異質(zhì)半導(dǎo)體區(qū)域和上述半導(dǎo)體基體的接合部；源電極，與上述異質(zhì)半導(dǎo)體區(qū)域相連接；漏電極，與上述半導(dǎo)體基體歐姆連接；其特征在于，半導(dǎo)體裝置的制造方法包含使用具有規(guī)定開口的掩模層，在上述半導(dǎo)體基體的一個(gè)主面?zhèn)刃纬梢?guī)定的溝槽的第一工序；至少與上述溝槽的側(cè)壁相連接，且從該溝槽露出地形成埋入?yún)^(qū)域的第二工序；與上述半導(dǎo)體基體以及上述埋入?yún)^(qū)域相連接地形成異質(zhì)半導(dǎo)體層的第三工序；對(duì)上述異質(zhì)半導(dǎo)體層進(jìn)行圖案形成，形成上述異質(zhì)半導(dǎo)體區(qū)域的第四工序。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述第四工序中，通過對(duì)上述異質(zhì)半導(dǎo)體層進(jìn)行反刻而形成上述異質(zhì)半導(dǎo)體區(qū)域。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述第四工序中，通過對(duì)上述異質(zhì)半導(dǎo)體層進(jìn)行化學(xué)機(jī)械研磨而形成上述異質(zhì)半導(dǎo)體區(qū)域。
4.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，上述埋入?yún)^(qū)域由可在上述第三工序之后去除的材料構(gòu)成。
5.根據(jù)權(quán)利要求1～4中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述第四工序之后，具有與上述異質(zhì)半導(dǎo)體區(qū)域和上述半導(dǎo)體基體的異質(zhì)結(jié)界面相連接地形成上述柵絕緣膜的工序。
6.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置具有第一導(dǎo)電型的半導(dǎo)體基體；異質(zhì)半導(dǎo)體區(qū)域，與上述半導(dǎo)體基體的一個(gè)主面相連接，其帶隙與該半導(dǎo)體基體不同；柵電極，隔著柵絕緣膜形成在上述異質(zhì)半導(dǎo)體區(qū)域和上述半導(dǎo)體基體的接合部；源電極，與上述異質(zhì)半導(dǎo)體區(qū)域相連接；漏電極，與上述半導(dǎo)體基體歐姆連接；其特征在于，該半導(dǎo)體裝置的制造方法至少包含使用具有規(guī)定開口的掩模層，在上述半導(dǎo)體基體的一個(gè)主面?zhèn)刃纬梢?guī)定的溝槽的第一工序；至少與上述溝槽的側(cè)壁相連接地形成上述柵絕緣膜的第二工序；與上述柵絕緣膜相連接地形成上述柵電極的第三工序；在上述半導(dǎo)體基體上、以及隔著層間絕緣膜在上述柵電極上形成異質(zhì)半導(dǎo)體層的第四工序；對(duì)上述異質(zhì)半導(dǎo)體層進(jìn)行圖案形成，形成上述異質(zhì)半導(dǎo)體區(qū)域的第五工序。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于，上述柵絕緣膜至少包含由熱氧化形成的熱氧化膜。
8.根據(jù)權(quán)利要求1～7中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述第一工序和上述第二工序之間具有犧牲氧化工序。
9.根據(jù)權(quán)利要求1～8中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，上述半導(dǎo)體基體由碳化硅構(gòu)成。
10.根據(jù)權(quán)利要求1～9中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，上述異質(zhì)半導(dǎo)體區(qū)域由單晶硅、多晶硅或者非晶體硅中的至少一種構(gòu)成。
11.根據(jù)權(quán)利要求9或10所述的半導(dǎo)體裝置的制造方法，其特征在于，上述掩模層由具有與碳化硅的熱氧化速率接近的值的材料構(gòu)成。
全文摘要
一種半導(dǎo)體裝置的制造方法，可提高導(dǎo)通時(shí)的驅(qū)動(dòng)力，包含使用具有規(guī)定開口的掩模層，在由基板(1)和漏區(qū)(2)構(gòu)成的半導(dǎo)體基體的一個(gè)主面?zhèn)刃纬梢?guī)定的溝槽(15)的工序；至少與溝槽(15)的側(cè)壁相連接，且從該溝槽(15)露出地形成埋入?yún)^(qū)域(11)的工序；與半導(dǎo)體基體以及埋入?yún)^(qū)域(11)相連接地形成異質(zhì)半導(dǎo)體層(30)的工序；對(duì)異質(zhì)半導(dǎo)體層(30)進(jìn)行圖案形成，形成異質(zhì)半導(dǎo)體區(qū)域(3)的工序。
文檔編號(hào)H01L21/336GK101038878SQ20061005981
公開日2007年9月19日 申請(qǐng)日期2006年3月15日 優(yōu)先權(quán)日2006年3月15日
發(fā)明者林哲也, 星正勝, 下井田良雄, 田中秀明 申請(qǐng)人:日產(chǎn)自動(dòng)車株式會(huì)社