專利名稱：射頻dmos功率器件的制作方法
技術(shù)領(lǐng)域：
射頻DMOS(DMOS雙擴(kuò)散金屬氧化物半導(dǎo)體)功率器件，屬于半導(dǎo)體功率器件技術(shù)以及射頻集成電路技術(shù)領(lǐng)域。
背景技術(shù)：
射頻DMOS功率器件廣泛應(yīng)用于窄帶和高增益無線通訊技術(shù)中，具有如下優(yōu)點(diǎn)一、在大電流范圍內(nèi)的跨導(dǎo)保持較大并為常數(shù)，故線性放大的動態(tài)范圍較大，并在較大輸出功率時(shí)能有較大的線性增益；二、交叉調(diào)制失真較低；三、能夠耐高壓，從而提高了器件的輸出功率。
一般的LDMOS功率器件，其漏極、源極和柵極都在芯片的表面。由于源極處于芯片的表面，必須用外引線引出，而源極的外引線具有一定的電阻和電感，電感的存在會有一個(gè)能量存儲的過程，使得器件的頻率特性受到很大的影響，其散熱特性也不是很好?，F(xiàn)有的LDMOS功率器件通常做成具有如圖1所示的結(jié)構(gòu)，其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，9是將源區(qū)8與槽區(qū)7短接的金屬，10是柵極，11是柵氧化層，12是漏極。n+(或p+)源區(qū)通過金屬和p+(或n+)槽直接與p+(或n+)襯底相通，從而把襯底當(dāng)作接地的源極，這樣就可以消除源極的外延線電感，也使得源極串聯(lián)電阻大幅度減小，同時(shí)提供了良好的導(dǎo)熱通道。但是，這種結(jié)構(gòu)的寄生電容較大，嚴(yán)重影響器件的功能特性。尤其是當(dāng)器件工作在微波段時(shí)，為了保證有較大的輸出功率，必須盡量地減小其寄生效應(yīng)。
通常，射頻DMOS功率器件傳至負(fù)載RL的輸出功率可以表示為Pout=Vin2gm2RL2(1+ω2Coss2RL2)]]>式中Vin為輸入電壓，gm為器件跨導(dǎo)，ω為工作頻率，Coss為器件的輸出電容(其表達(dá)式為Coss＝Cgd+Cds，其中Cgd為柵至漏電容，Cds為漏至襯底電容)。從式中可看出隨著Coss的增加，輸出功率Pout減小，隨著頻率的增加，這種關(guān)系更為明顯。在Cgd與Cds比較中，Cds的影響要大于Cgd的影響，因此Cds決定著器件的功能特性。
為了提高器件的輸出特性，減小器件的寄生Cds，人們提出了各種解決措施。文獻(xiàn)(1)，J.G.Fiorenza，J.A.del Alamo，D.A.Antoniadis，“A RF Power LDMOS Device on SOI”(一種采用SOI襯底材料制備的射頻功率LDMOS)，SOI Conference，1999.Proceedings.1999 IEEEInternational，199996-97，采用了在絕緣襯底制備LDMOS器件，如圖2所示，其中16是氧化絕緣層(或叫埋氧層)。與常規(guī)結(jié)構(gòu)相比，該結(jié)構(gòu)由于氧化絕緣層16的存在，使得SOI電路寄生電容較小，有利于提高其輸出功率，并易于實(shí)現(xiàn)全介質(zhì)隔離，器件耐壓有所提高，泄漏電流有所減小。但同時(shí)，氧化絕緣層的存在阻斷了n+(或p+)源區(qū)與p+(或n+)襯底的聯(lián)系，使得源極必需用外引線引出，所以這種結(jié)構(gòu)具有自熱效應(yīng)和源極外引線電感，從而使得器件的散熱性能大大下降和頻率特性降低。
文獻(xiàn)(2)，Changhong Ren，Yung C.Liang，Shuming Xu，“New RF LDMOS structure withimproved power added efficiency for 2 GHz power amplifiers”(適用于2GHz功率放大器、具有良好附加功率效率的新型射頻LDMOS結(jié)構(gòu))TENCON 2000.Proceedings，2000，329-34，結(jié)構(gòu)如圖3所示。該結(jié)構(gòu)在n+(或p+)漏區(qū)與p-(或n-)外延層之間加入部分氧化絕緣層13，稱為部分SOI射頻功率DMOS器件。該器件利用二氧化硅相對低的介電常數(shù)，降低器件的寄生電容，提高了輸出功率，改善了擊穿特性。同時(shí)，該部分氧化層沒有阻斷n+(或p+)源區(qū)與p+(或n+)襯底的聯(lián)系，緩解了器件的自熱效應(yīng)，改善了輸出特性。但是，根據(jù)高斯定理，埋氧層的電場是硅中的3倍，由此縱向電壓大部分降于埋氧層，使得埋氧層下面的結(jié)電壓減小，導(dǎo)致其下的耗盡層寬度減小，從而使得埋氧層下面的耗盡區(qū)電容增加。因此，其功能特性(包括功率增益、附加功率效率等)仍沒有得到充分的改善。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供具有良好輸出特性和耐高壓的射頻DMOS功率器件。與現(xiàn)有的射頻DMOS功率器件相比，相同工作頻率下具有更高的輸出功率，更高的耐壓性能，同時(shí)具有良好的散熱性能和頻率響應(yīng)特性。
本發(fā)明技術(shù)方案如下射頻DMOS功率器件，如圖4所示，包括漏區(qū)1、外延層2、漂移區(qū)3、源極4、溝道區(qū)5、襯底6、槽區(qū)7、源區(qū)8、短接金屬9、柵極10和漏極12，以及位于漏區(qū)1下方的部分氧化絕緣層13，所述器件通過短接金屬9和槽區(qū)7實(shí)現(xiàn)源區(qū)8和襯底6的相連，從而提供導(dǎo)電、導(dǎo)熱通道并降低了器件的寄生效應(yīng)；其特征是，其緊靠部分氧化絕緣層13的下方還具有一個(gè)埋層14，所述埋層為一低摻雜的n(或p)埋層，其摻雜濃度應(yīng)盡量地小，但必須大于外延層2的摻雜濃度。需要說明的是，該方案所述的射頻L-DMOS功率器件與現(xiàn)有技術(shù)中的部分SOI射頻DMOS功率器件相比，增加了低摻雜的n(或p)埋層，該方案所述器件可以稱之為具有埋層的部分SOI射頻DMOS功率器件。
所述部分氧化絕緣層13和低摻雜的n(或p)埋層14的形狀可以是矩形、三角形、梯形、橢圓形等形狀；所述部分氧化絕緣層13可用二氧化硅或氮化硅等材料制作；部分氧化絕緣層13和低摻雜的n(或p)埋層14之間可以相連，也可不相連。
所述部分氧化絕緣層13和低摻雜的n(或p)埋層14的寬度應(yīng)大于漏區(qū)1的寬度，但不超出漏區(qū)1的寬度和漂移區(qū)3的寬度之和。
所述部分氧化絕緣層13和低摻雜的n(或p)埋層14的厚度在漏區(qū)1與襯底6之間的距離范圍內(nèi)可調(diào)，只要二者的厚度之和不超過漏區(qū)1與襯底6之間的距離。
所述部分氧化絕緣層13和低摻雜的n(或p)埋層14也可以做成相互間隔的多層三明治結(jié)構(gòu)，如圖10所示。
以上所述部分氧化絕緣層13也可以用部分空隙絕緣層15替代，所述部分空隙絕緣層15是具有真空介電常數(shù)的空隙，從而形成具有埋層的部分SON射頻DMOS功率器件。
以上所述部分氧化絕緣層13用部分空隙絕緣層15替代，同時(shí)不加入低摻雜的n(或p)埋層14，從而形成部分SON射頻DMOS功率器件，如圖6所示。
所述部分空隙絕緣層15的形狀可以是矩形、三角形、梯形，橢圓形等形狀。
所述部分空隙絕緣層15的寬度應(yīng)大于漏區(qū)1的寬度，但不超出漏區(qū)1的寬度和漂移區(qū)3的寬度之和。
所述部分空隙絕緣層15的厚度在漏區(qū)1和襯底6之間的距離范圍內(nèi)可調(diào)。
本發(fā)明的工作原理一.具有埋層的部分SOI射頻DMOS功率器件本發(fā)明提供的具有n(或p)埋層的部分SOI射頻DMOS功率器件，可以克服部分SOI射頻功率DMOS器件由于部分氧化絕緣層的存在導(dǎo)致部分氧化絕緣層底下的耗盡區(qū)寬度降低而電容增加的缺點(diǎn)，進(jìn)一步減少輸出電容，從而提高輸出功率。這里以n埋層的部分SOI射頻DMOS功率器件為例(如圖4)，說明本發(fā)明中這一結(jié)構(gòu)的工作原理。
常規(guī)結(jié)構(gòu)射頻DMOS功率器件(如圖7所示)的漏至襯底電容Cds由Cjsw、Cb、Ce和Cj組成，其中Cjsw為側(cè)壁結(jié)電容，為便于分析，將與漏區(qū)/外延層結(jié)相關(guān)的下極板結(jié)電容劃分為Cb、Ce和Cj。對于部分SOI結(jié)構(gòu)(如圖8所示)和具有n(或p)埋層部分SOI結(jié)構(gòu)(如圖9所示)，其漏至襯底電容Cds由Cjsw、Cb、Ci和Cj組成，Ci為部分氧化絕緣層的電容。
為便于分析，假設(shè)圖7和圖8中在外延層中的Lb(對應(yīng)于Cb的橫向距離)不變，部分氧化絕緣層簡單取代了原來在該處的耗盡層(即Ci取代了Ce)，由于SiO2的相對介電常數(shù)小于Si的相對介電常數(shù)，所以Ci小于Ce?？芍糠諷OI射頻DMOS功率器件的輸出電容小于常規(guī)射頻DMOS功率器件的輸出電容。實(shí)際上由于I層的存在致使電場方向發(fā)生了改變，圖8中的Cb對應(yīng)的Lb減小，所以Cb也相應(yīng)減小。因此，部分氧化絕緣層的存在減小了Cds。借助高斯定理，I層的電場是硅中的3倍，由此縱向電壓大部分降于I層，I層下的結(jié)電壓減小，其所對應(yīng)的耗盡層寬度減小，電容Cj有所增加，造成器件的輸出特性沒有得到充分改善。為了克服部分SOI射頻DMOS功率器件結(jié)構(gòu)的這一不足之處，在部分氧化絕緣層的下邊埋置了n層，利用PN結(jié)原理，該n層能夠增加Cj對應(yīng)的耗盡層寬度，減小漏至襯底電容。當(dāng)n埋層沒有全部覆蓋部分氧化絕緣層至襯底之間的區(qū)域時(shí)，利用n埋層/p-外延結(jié)的耗盡寬度來使Cds減小；當(dāng)n埋層全部覆蓋部分氧化絕緣層至襯底之間的區(qū)域時(shí)，則利用n埋層/p+襯底結(jié)的耗盡寬度來使Cds減小。為了最大程度地減小Cds，n埋層濃度應(yīng)盡可能小，以使位于n埋層中的結(jié)的耗盡寬度盡可能大。通過MEDICI仿真，根據(jù)本發(fā)明提供的埋層部分SOI射頻DMOS功率器件，輸出電容比常規(guī)射頻DMOS功率器件降低了28％，比部分SOI DMOS結(jié)構(gòu)降低了17％。
本發(fā)明除了大幅降低器件輸出電容外，還具有的優(yōu)點(diǎn)是具有較高的擊穿電壓。本發(fā)明的具有埋層的部分SOI射頻DMOS功率器件的擊穿電壓比常規(guī)射頻DMOS功率器件提高了15％，同時(shí)具有與部分SOI射頻DMOS功率器件相同的擊穿特性。
n埋層的存在不影響器件的橫向電場分布也即不影響柵至漏電容值(Cgd)，器件的縱向電壓主要由埋氧層承擔(dān)，所以，本發(fā)明提供的結(jié)構(gòu)在引入低摻雜的n(或p)埋層后，在提高耐壓的同時(shí)，進(jìn)一步減小輸出電容，使器件的輸出特性得到改善。
二.具有埋層的部分SON射頻DMOS功率器件具有n(或p)埋層的部分SON射頻DMOS功率器件，其工作原理與n(或p)埋層的部分SOI射頻DMOS功率器件相同。
通過MEDICI仿真，本發(fā)明提供的具有埋層的部分SON射頻DMOS功率器件，其輸出電容比常規(guī)射頻DMOS功率器件降低了52％，比部分SOI射頻DMOS功率器件降低了45％；擊穿電壓比常規(guī)射頻DMOS功率器件提高了34％，比部分SOI射頻DMOS功率器件提高了17％。
三.部分SON射頻DMOS功率器件部分SON射頻DMOS功率器件與具有n(或p)埋層的部分SON射頻DMOS功率器件相比，其優(yōu)點(diǎn)是減少工藝步驟、降低了生產(chǎn)成本。利用空隙的介電常數(shù)比二氧化硅等其它絕緣介質(zhì)的介電常數(shù)小，使Ci減小，從而減小Cds；并且提高器件的擊穿電壓。
通過MEDICI仿真，本發(fā)明提供的部分SON射頻DMOS功率器件，其輸出電容比常規(guī)射頻DMOS功率器件降低了48％，比部分SOI射頻DMOS功率器件降低了41％；其擊穿電壓比常規(guī)射頻DMOS功率器件提高了34％，比部分SOI射頻DMOS功率器件提高了17％。
綜上所述，本發(fā)明提供的具有n(或p)埋層的部分SOI/SON射頻DMOS功率器件、部分SON射頻DMOS功率器件，通過引入低摻雜的n(或p)埋層和將部分氧化層替換成部分空隙層，降低器件的漏至襯底電容，提高器件擊穿電壓，以下是通過MEDICI仿真器仿真的結(jié)果(1)本發(fā)明提供的具有埋層的部分SOI射頻DMOS功率器件，其輸出電容比常規(guī)射頻DMOS功率器件降低了28％，比部分SOI射頻DMOS功率器件降低了17％；其擊穿電壓比射頻DMOS功率器件提高了15％，同時(shí)具有與部分SOI射頻DMOS功率器件相同的擊穿特性。
(2)本發(fā)明提供的埋層部分SON射頻DMOS功率器件，其輸出電容比常規(guī)射頻DMOS功率器件降低了52％，比部分SOI射頻DMOS功率器件降低了45％；其擊穿電壓比常規(guī)射頻DMOS功率器件提高了34％，比部分SOI射頻DMOS功率器件提高了17％。
(3)本發(fā)明提供的部分SON射頻DMOS功率器件，其輸出電容比常規(guī)射頻DMOS功率器件降低了48％，比部分SOI射頻DMOS功率器件降低了41％；其擊穿電壓比常規(guī)射頻DMOS功率器件提高了34％，比部分SOI射頻DMOS功率器件提高了17％。
因此，采用本發(fā)明可以制作各種性能優(yōu)良的射頻DMOS功率器件。


圖1是現(xiàn)有的常規(guī)射頻DMOS功率器件結(jié)構(gòu)示意圖其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，9是將源區(qū)與槽短接的金屬，10是柵極，11是柵氧化層，12是漏極。
圖2是現(xiàn)有的SOI射頻DMOS功率器件結(jié)構(gòu)示意圖其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，10是柵極，11是柵氧化層，12是漏極，16是氧化絕緣層。
圖3是現(xiàn)有的部分SOI射頻DMO S功率器件結(jié)構(gòu)示意圖其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，9是將源區(qū)與槽短接的金屬，10是柵極，11是柵氧化層，12是漏極，13是部分氧化絕緣層。
圖4是本發(fā)明的具有n(或p)埋層的部分SOI射頻DMOS功率器件結(jié)構(gòu)示意圖其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，9是將源區(qū)與槽短接的金屬，10是柵極，11是柵氧化層，12是漏極，13是部分氧化絕緣層，14是n(或p)埋層。
圖5是本發(fā)明的具有n(或p)埋層的部分SON射頻DMOS功率器件結(jié)構(gòu)示意圖其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，9是將源區(qū)與槽短接的金屬，10是柵極，11是柵氧化層，12是漏極，14是n(或p)埋層，15是部分空隙絕緣層。
圖6是本發(fā)明的部分SON射頻DMOS功率器件結(jié)構(gòu)示意圖其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，9是將源區(qū)與槽短接的金屬，10是柵極，11是柵氧化層，12是漏極，15是部分空隙絕緣層。
圖7至圖9分別是常規(guī)射頻DMOS功率器件、部分SOI/SON射頻DMOS功率器件和具有n(或p)埋層的部分SOI/SON射頻DMOS功率器件(以n埋層為例)的二維結(jié)構(gòu)示意及寄生輸出電容分布圖。
圖10是本發(fā)明的具有三明治結(jié)構(gòu)的部分SOI射頻DMOS功率器件結(jié)構(gòu)示意圖其中，1是n+(或p+)漏區(qū)，2是p-(或n-)外延層，3是n-(或p-)漂移區(qū)，4是源極，5是p(或n)溝道區(qū)，6是p+(或n+)襯底，7是p+(或n+)槽區(qū)，8是n+(或p+)源區(qū)，9是將源區(qū)與槽短接的金屬，10是柵極，11是柵氧化層，12是漏極，13是氧化絕緣層，14是n(或p)埋層。
圖11表示了在Vgs＝0V，f＝1MHz條件下，5種不同結(jié)構(gòu)器件的輸出電容(Coss)與源漏電壓(Vds)的關(guān)系曲線示意圖。其中，曲線1表示常規(guī)射頻DOMS功率器件的輸出電容(Coss)與源漏電壓(Vds)的關(guān)系；曲線2表示部分SOI射頻DOMS功率器件的輸出電容(Coss)與源漏電壓(Vds)的關(guān)系；曲線3表示具有埋層的部分SOI射頻DOMS功率器件的輸出電容(Coss)與源漏電壓(Vds)的關(guān)系；曲線4表示部分SON射頻DOMS功率器件的輸出電容(Coss)與源漏電壓(Vds)的關(guān)系；曲線5表示具有埋層的部分SON射頻DOMS功率器件的輸出電容(Coss)與源漏電壓(Vds)的關(guān)系。
由圖可知，在Vds＝28V時(shí)，具有埋層的部分SOI射頻DMOS功率器件、具有埋層的部分SON射頻DMOS功率器件、部分SON射頻DMOS功率器件的輸出電容分別為5.49×10-17F·μm-1、3.63×10-17F·μm-1、3.93×10-17F·μm-1，比常規(guī)射頻DMOS功率器件的7.62×10-17F·μm-1分別降低了28％、52％、48％，比部分SOI射頻DMOS功率器件的6.64×10-16F·μm-1分別降低了17％、45％、41％；具體實(shí)施方式
本發(fā)明的具有n(或p)埋層的部分SOI/SON射頻DMOS功率器件，其輸出電容小，輸出特性好，耐壓高。且該類結(jié)構(gòu)與射頻功率集成電路兼容的特點(diǎn)。
具體實(shí)施時(shí)，對具有埋層的部分SOI射頻DMOS功率器件，可以先在襯底上淀積n(或p)埋層，然后生長外延層，最后采用晶片鍵合技術(shù)先把一塊硅片部分氧化后，再將它與另一硅片鍵合在一起。也可采用注入預(yù)氧技術(shù)，對硅片的部分區(qū)域進(jìn)行氧注入，以形成部分氧化絕緣層；對具有埋層的部分SON射頻DMOS功率器件，同樣先在襯底上淀積n(或p)埋層，然后生長外延層，最后采用晶片鍵合技術(shù)即先把一塊硅片部分刻蝕后，再將它與另一硅片鍵合在一起。
對部分SON射頻DMOS功率器件，同樣采用晶片鍵合技術(shù)即先把一塊硅片部分刻蝕后，再將它與另一硅片鍵合在一起。
在實(shí)施過程中，可以根據(jù)具體情況，在基本結(jié)構(gòu)不變的情況下，可以進(jìn)行一定的變通設(shè)計(jì)，例如圖4中的部分氧化絕緣層13與n(或p)埋層14的寬度不一定相同，其形狀可為矩形，也可為三角形、梯形等形狀。
圖5中的部分空隙絕緣層15與n(或p)埋層14的長度不一定相同，其形狀可為矩形，也可為三角形、梯形等形狀。
圖6中的部分空隙絕緣層15可以是矩形，也可是三角形、梯形等形狀。
還可以用氮化硅等絕緣材料代替二氧化硅，形成部分氧化絕緣層13。
還可以將部分氧化絕緣層和n(或p)埋層制備成如圖10所示的三明治結(jié)構(gòu)。
權(quán)利要求
1.射頻DMOS功率器件，包括漏區(qū)(1)、外延層(2)、漂移區(qū)(3)、源極(4)、溝道區(qū)(5)、襯底(6)、槽區(qū)(7)、源區(qū)(8)、短接金屬(9)、柵極(10)和漏極(12)，以及位于漏區(qū)(1)下方的部分氧化絕緣層(13)，所述器件通過短接金屬(9)和槽區(qū)(7)實(shí)現(xiàn)源區(qū)(8)和襯底(6)的相連，從而提供導(dǎo)電、導(dǎo)熱通道并降低了器件的寄生效應(yīng)；其特征是，其緊靠部分氧化絕緣層(13)的下方還具有一個(gè)埋層(14)，所述埋層為一低摻雜的n(或p)埋層，其摻雜濃度應(yīng)盡量地小，但必須大于外延層(2)的摻雜濃度。
2.根據(jù)權(quán)利要求1所述的射頻DMOS功率器件，其特征是，所述部分氧化絕緣層(13)和低摻雜的n(或p)埋層(14)的形狀可以是矩形、三角形、梯形、橢圓形等形狀；所述部分氧化絕緣層(13)可用二氧化硅或氮化硅等材料制作；部分氧化絕緣層(13)和低摻雜的n(或p)埋層(14)之間可以相連，也可不相連。
3.根據(jù)權(quán)利要求1所述的射頻DMOS功率器件，其特征是，所述部分氧化絕緣層(13)和低摻雜的n(或p)埋層(14)的寬度應(yīng)大于漏區(qū)(1)的寬度，但不超出漏區(qū)(1)的寬度和漂移區(qū)(3的寬度之和。
4.根據(jù)權(quán)利要求1所述的射頻DMOS功率器件，其特征是，所述部分氧化絕緣層(13)和低摻雜的n(或p)埋層(14)的厚度在漏區(qū)(1)與襯底(6)之間的距離范圍內(nèi)可調(diào)，只要二者的厚度之和不超過漏區(qū)(1)與襯底(6)之間的距離。
5.根據(jù)權(quán)利要求1所述的射頻DMOS功率器件，其特征是，所述部分氧化絕緣層(13)和低摻雜的n(或p)埋層(14)也可以做成相互間隔的多層三明治結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的射頻DMOS功率器件，其特征是，所述部分氧化絕緣層(13)用部分空隙絕緣層(15)替代，所述部分空隙絕緣層(15)是具有真空介電常數(shù)的空隙，從而形成具有埋層的部分SON射頻DMOS功率器件。
7.根據(jù)權(quán)利要求6所述的射頻DMOS功率器件，其特征是，所述部分氧化絕緣層(13)用部分空隙絕緣層(15)替代，同時(shí)不加入低摻雜的n(或p)埋層(14)，從而形成部分SON射頻DMOS功率器件。
8.根據(jù)權(quán)利要求6、7所述的射頻DMOS功率器件，其特征是，所述部分空隙絕緣層(15)的形狀可以是矩形、三角形、梯形，橢圓形等形狀。
9.根據(jù)權(quán)利要求6、7所述的射頻DMOS功率器件，其特征是，所述部分空隙絕緣層(15)的寬度應(yīng)大于漏區(qū)(1)的寬度，但不超出漏區(qū)(1)的寬度和漂移區(qū)(3)的寬度之和。
10.根據(jù)權(quán)利要求6、7所述的射頻DMOS功率器件，其特征是，所述部分空隙絕緣層(15)的厚度在漏區(qū)(1)和襯底(6)之間的距離范圍內(nèi)可調(diào)。
全文摘要
射頻DMOS功率器件，屬于半導(dǎo)體功率器件技術(shù)以及射頻集成電路技術(shù)領(lǐng)域。在現(xiàn)有部分SOI射頻DMOS功率器件中，在部分氧化絕緣層下方加入低摻雜的n(或p)埋層，做成具有埋層的部分SOI射頻DMOS器件，利用PN結(jié)原理增加漏區(qū)/外延層結(jié)的下極板結(jié)電容對應(yīng)的耗盡寬度，以此來降低輸出電容，從而提高器件的輸出功率；用部分空隙絕緣層代替部分氧化絕緣層，也可做成部分SON射頻DMOS器件，利用空隙相對介電常數(shù)為1的性質(zhì)來減小器件的輸出電容并提高器件的輸出功率；利用部分空隙絕緣層和低摻雜的n(或p)埋層還可做成具有埋層的部分SON射頻DMOS器件，能夠更好的降低器件輸出電容和提高輸出功率。本發(fā)明所述器件工作在微波段頻率下，同時(shí)耐壓性能更高，散熱性能和頻響性能也能夠得到保證。
文檔編號H01L29/36GK1828942SQ20061002017
公開日2006年9月6日 申請日期2006年1月19日 優(yōu)先權(quán)日2006年1月19日
發(fā)明者李澤宏, 王小松, 張波, 李肇基, 王一鳴, 王卓, 楊艦 申請人:電子科技大學(xué)