專利名稱：非易失內(nèi)存單元及制造方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于電子可寫(xiě)入及可消除非易失閃存領(lǐng)域，其包括較佳 為以虛擬接地邏輯或非(NOR)陣列排列的氮化物只讀存儲(chǔ)器(Nitride Read-Only Memory, NROM)-形式內(nèi)存單元。
背景技術(shù)：
非常小的非易失內(nèi)存單元對(duì)在多媒體應(yīng)用的非常大型的集成密度 是必要的。然而，盡管最小特性尺寸，其由微影所決定，持續(xù)減少， 但其它參數(shù)無(wú)法據(jù)以按比例增減。
NROM-形式內(nèi)存單元被敘述于B. Eitan等，，NROM:新穎局部陷 阱，2-位非易失內(nèi)存單元，，，IEEE Electronic Device Letter 11， 543-545 (2000)，目前，NROM單元系制造為使用三層氧化物-氮化物-氧化物 的平面型金屬氧化半導(dǎo)體(Metal Oxide Semiconductor, MOS)晶體 管，二個(gè)氧化層皆做為柵界電體及做為內(nèi)存或程序?qū)?，中間氮化物層
被用作儲(chǔ)存層以捕獲電荷載體，較佳為電子。因所使用材料的特定性 質(zhì)，在程序及消除操作期間，4伏特至5伏特的典型源極/漏漏極電壓
為必須的。
在這些相當(dāng)高的電壓下，貫穿發(fā)生，其會(huì)阻礙晶體管溝道長(zhǎng)度的 進(jìn)一步尺寸縮小至低于200納米的值。貫穿被認(rèn)為是在穿過(guò)低于溝道 區(qū)域的半導(dǎo)體材料的源極/漏極的11+-接合間發(fā)生。在半導(dǎo)體裝置的物 理之近期研究證實(shí)當(dāng)溝道由距柵電極某一距離的埋藏氧化層所限制于 下，可得到優(yōu)異的貫穿行為及短溝道性質(zhì)的改良。
在絕緣體上硅芯片(Silicon-On-Insulator， SOI)基材的MOSFETs
被敘述于Jean-Pierre Colinge的書(shū)"絕緣體上晶硅技術(shù)VLSI材料"， 第2版，Kluwer Academic Publishers, Dordrecht 1997，第5章"SOI MOSFET"。 SOIMOSFETs溝道區(qū)域的垂直延伸受限于SOI基材的絕 緣層。該溝道被部份或完全消耗系依據(jù)溝道區(qū)域的厚度而定，其還決
彼此相鄰。該SOIMOSFET對(duì)整體基材為完全電絕緣的，除非有提供 通過(guò)該絕緣層的通孔，以使整體基材可由上方表面被電接觸。
在硅的最終整合的笫三次歐洲工作站(ULIS 2002 ) , Munich 2002， Thomas Skotnicki提出一種具16納米柵長(zhǎng)度的NANO互補(bǔ)金屬 氧化半導(dǎo)體(Complementary Metal-Oxide Semiconductor, CMOS)。此
型式的晶體管架構(gòu)提供一種背面溝道隔離，其基本上限制于該溝道區(qū) 域及藉由移除約15納米厚晶體成長(zhǎng)的SiGe層及以電絕緣材料取代而 形成。未摻雜及完全摻雜的溝道之垂直尺寸可與該SOI MOSFETs技 藝相比.該高度摻雜的源極及漏極區(qū)域延伸至低于該絕緣層位準(zhǔn)且以 具LDD (輕摻雜漏極)區(qū)域提供做為溝道接點(diǎn)，該溝道架構(gòu)被稱為 SON, silicon on nothing。

發(fā)明內(nèi)容
本發(fā)明目的為提供一種珪氧化氮氧化珪(silicon-oxide-nitride-oxide-silicon, SONOS)-型式晶體管內(nèi)存單元，其具活動(dòng)溝道的最小截 面積，同時(shí)允許該溝道區(qū)域的至少部份消耗，及提供一種制造此種內(nèi) 存單元及內(nèi)存單元陣列的方法。
本發(fā)明進(jìn)一步目的為揭示一種如何制造NROM內(nèi)存單元而不需 使用SOI基材的方法。
進(jìn)一步目的為提供一種內(nèi)存單元的絕緣，其可自行對(duì)準(zhǔn)于字符線 路及合適用于內(nèi)存單元陣列，
本發(fā)明進(jìn)一步目的為提供一種經(jīng)絕緣的溝道晶體管內(nèi)存單元，其 可以虛擬接地陣列的方式被放置，及一種制造此種內(nèi)存單元及內(nèi)存單 元陣列的方法。
根據(jù)本發(fā)明的NROM單元被置于半導(dǎo)體本體或半導(dǎo)體層的表 面，其具有關(guān)于此表面垂直延伸直線向下進(jìn)入位線路間的及在相對(duì)應(yīng) 字符線路(被提供用于定地址該內(nèi)存單元)兩側(cè)上的該半導(dǎo)體本體或 半導(dǎo)體層的電絕緣區(qū)域，該電絕緣區(qū)域被放置自行對(duì)準(zhǔn)于該字符線路 及亦可能自行對(duì)準(zhǔn)于該位線路及至少延伸至該源極區(qū)域及漏極區(qū)域的 較低邊界位準(zhǔn)。該電絕緣區(qū)域較佳為包括一種在該溝道區(qū)域(其位于 源極區(qū)域及漏極區(qū)域間)下方的底切區(qū)域或埋藏層，該晶體管的貫穿 被避免或至少藉由該電絕緣區(qū)域而受阻礙。
該架構(gòu)由在字符線路劃定至少至源極/漏極區(qū)域的較低接合的位 準(zhǔn)后在字符線路及位線路間的不等向性蝕刻而產(chǎn)生且較佳為由晶體管 的溝道區(qū)域的等向性底蝕刻而產(chǎn)生，此蝕刻方法自字符線路的兩側(cè)發(fā) 生且被執(zhí)行自行對(duì)準(zhǔn)于字符線路，該蝕刻孔洞及最后該底切以一種電 絕緣材料填充。該柵極再氧化步驟可被使用以在該晶體管本體周圍成 長(zhǎng)熱氧化物及以保護(hù)該半導(dǎo)體表面。此外，硼摻雜劑或另一p-摻雜劑 對(duì)象可被植入以改良在填充該底切的該電絕緣材料下方的電絕緣。
較佳具體實(shí)施例包括化學(xué)氣相沉積(CVD)的氧化物與具小的相對(duì) 介電常數(shù)值的介電材料進(jìn)入在相鄰字符線路的空間之沉積。
該方法可應(yīng)用于關(guān)于具約卯納米或更少的字符線路半間距的微 影產(chǎn)生之其它內(nèi)存裝置。
制造非易失內(nèi)存單元的本發(fā)明方法包括下列步驟， 一種儲(chǔ)存層被 供應(yīng)于該半導(dǎo)體本體或半導(dǎo)體層的表面，且被提供用做柵電極的層被 施用于此儲(chǔ)存層。在提供用做該位線路的區(qū)域，開(kāi)孔在該柵電極層被 蝕刻及被使用以植入摻雜劑以形成包括源極及漏極的埋藏位線路。位線路堆棧被施用于經(jīng)埋藏的位線路以減少該位線路間的電阻及以電絕緣材料覆蓋。橫越該位線路及電連接至該柵電極的字符線路被施用于 且與該柵電極一起被結(jié)構(gòu)化以形成字符線路堆棧。平行放置的數(shù)個(gè)位裝置的整個(gè)單元陣列。
該字符線路堆棧被用做屏蔽以蝕刻在該字符線路兩側(cè)的半導(dǎo)體材料，先以不等向性蝕刻及，在一種較佳具體實(shí)施例，接著為等向性蝕 刻以加寬蝕刻孔洞及在柵電極下方及距離該儲(chǔ)存層一段距離形成該被 底切。該底切以電絕緣材料，特別是氧化物，填充以形成最大厚度的 絕緣埋藏層，亦即在與溝道區(qū)域下方的該半導(dǎo)體本體或半導(dǎo)體層的表 面正交的方向的最大尺寸，此尺寸至少20納米，在某些具體實(shí)施例超 過(guò)100納米。
該源極/漏極區(qū)域較佳為n-型式導(dǎo)電率，然而該溝道為p-型式導(dǎo)電 率，該溝道較佳為于至少1017厘米'3的密度摻雜。在擦掉狀態(tài)時(shí)，該 單元晶體管的恕限值可被設(shè)定于0.5伏特及2.0伏特間的值，及可藉由 裝置參數(shù)的合適選擇被調(diào)整至典型為約1.5伏特。
本發(fā)明方法的完成系提供一種具絕緣溝道的非易失單元晶體管而
不需使用SOI基材.其提供減少該單元裝置的有效溝道長(zhǎng)度之裝置，
特別是具進(jìn)一步縮小裝置尺寸的目的.于在該溝道側(cè)邊或直接在該溝
道下方的源極區(qū)域及漏極區(qū)域間的電絕緣阻礙在此區(qū)域的貫穿。
本發(fā)明的這些及其它目的、特征及優(yōu)點(diǎn)可由下列圖式的簡(jiǎn)略敘
述、詳細(xì)敘述而更明顯.


笫1A及1B圖顯示本發(fā)明方法的兩個(gè)替代具體實(shí)施例的第一加工 步驟后經(jīng)過(guò)該位線路的截面區(qū)段。
笫2圖顯示如第1A及1B圖所示的經(jīng)過(guò)該字符線路的截面區(qū)段。
第3A及3B圖顯示本方法的兩個(gè)替代具體實(shí)施例的底蝕刻形成后 經(jīng)過(guò)該位線路的截面區(qū)段。
第4A及4B圖顯示如第3A及3B圖所示的穿過(guò)該字符線路的截面 區(qū)段。
第5A及5B圖顯示本發(fā)明方法的兩個(gè)替代具體實(shí)施例的后續(xù)步驟 后穿過(guò)根據(jù)第4A及4B圖的該字符線路的截面區(qū)段。
第6圖顯示對(duì)進(jìn)一步具體實(shí)施例根據(jù)第5B圖的穿過(guò)該字符線路 的截面區(qū)段。
具體實(shí)施例方式
下文中，本發(fā)明較佳具體實(shí)施例的關(guān)于制造的較佳方法的步驟之 詳細(xì)敘述被提供，在任何具體實(shí)施例中，該制造方法以根據(jù)本技藝內(nèi) 存單元的制造方法本身已知的步驟開(kāi)始.這些步驟可包括沉積成長(zhǎng)的 墊氧化層及/或墊氮化層在該半導(dǎo)體本體或半導(dǎo)體層(特別是p-摻雜半 導(dǎo)體晶圓)的表面。所有形成經(jīng)氧化物-填充的陰影溝槽隔離的已知步 驟可被添加，包括溝槽訂定微影的施用，及平面化。標(biāo)準(zhǔn)植入可被進(jìn) 行以形成在提供用做CMOS控制集成電路的周圍區(qū)域的井.
接著，該儲(chǔ)存層，較佳為一種ONO-層(氧化物-氮化物-氧化物 層)，在該半導(dǎo)體本體或半導(dǎo)體層的表面成長(zhǎng)。接著可進(jìn)行一種微影 步驟以移除在周圍的該儲(chǔ)存層及以 一或更多不同的柵氧化物取代之， 在該儲(chǔ)存層， 一種電傳導(dǎo)層被沉積，其被提供用做要被制造的柵電極。
第1A及1B圖顯示穿過(guò)攜帶由多晶硅所組成的薄儲(chǔ)存層2與門(mén)電 極層3的該半導(dǎo)體本體1的截面區(qū)段。 一種氮化物層被沉積做為硬屏 蔽層，藉由微影步驟，彼此平行及彼此相距一段距離的字符線路開(kāi)孔
在該柵電極層3上形成，間隔物4在柵電極層3的側(cè)壁于開(kāi)孔內(nèi)形成。 該間隔物4以一般半導(dǎo)體技術(shù)本身已知的方式藉由先以等向性沉積一 種間隔物材料層及接著不等向性回蝕此層直到僅側(cè)壁間隔物被留下而 形成。該間隔物4可由氧化物，較佳為由氮化物，特別是四氮化三硅 形成。而后，摻雜劑的植入被執(zhí)行以形成在所敘述具體實(shí)施例的n+-導(dǎo)電率型式的埋藏位線路5。
減少電阻的位線路導(dǎo)體條帶6被沉積于埋藏的位線路5的表面 上，該位線路導(dǎo)體條帶6可由CoSi及/或多晶硅形成。當(dāng)使用硅化物 時(shí)，該位線路導(dǎo)體條帶6可部份并入該半導(dǎo)體本體1的半導(dǎo)體材料， 如第1B圖所示。位線路覆蓋層7被施用于該位線路導(dǎo)體條帶6，這些 覆蓋層7可藉由沉積TEOS (原硅酸四乙酯)或藉由于該位線路導(dǎo)體 條帶6的頂部生成二氧化硅而形成，若該位線路導(dǎo)體條帶6由多晶硅 形成。該覆蓋層7被平面化，且氮化物的硬屏蔽層被移除。
一種層序列被沉積，其包括至少一被提供用做字符線路的字符線 路層，在第1A及1B圖的實(shí)例中，分別顯示第一字符線路層8，例如 多晶硅，第二字符線路層9，例如包括一種金屬，及由一種電絕緣材 料形成的硬屏蔽層10。在笫1A及1B圖在兩個(gè)位線路間的位置所顯示 的截面區(qū)段被示于第2圖。
第2圖顯示在該字符線路堆棧形成后，穿過(guò)該字符線路在笫1A 及1B圖所顯示的截面區(qū)段，該第一字符線路層8、該第二字符線路層 9、該硬屏蔽層10、及該柵電極層3已被建構(gòu)以形成字符線路堆棧的 條帶。在第1A及1B圖所顯示的截面區(qū)段之位置由斷線表示于第2 圖。該微影步驟可被分為兩個(gè)步驟以先蝕刻該字符線路，且周邊裝置 仍由該硬屏蔽層保護(hù)。
如第3A及3B圖的截面區(qū)段所示，在柵電極層的開(kāi)孔被使用以執(zhí) 行一種蝕刻步驟以自行對(duì)準(zhǔn)于至少字符線路的方式形成孔洞，且在此 實(shí)例中亦自行對(duì)準(zhǔn)于位線路。在此步驟，RIE (反應(yīng)式離子蝕刻)可 被使用以不等向性地經(jīng)由該儲(chǔ)存層2蝕刻且直接向下進(jìn)入該半導(dǎo)體材 料，此以向下指的垂直指向箭頭示于笫3A圖。孔洞被至少向下蝕刻 至源極/漏極區(qū)域及埋藏位線路5的較低邊界的位準(zhǔn)，亦即至在源極/ 漏極/埋藏位線路區(qū)域及主要半導(dǎo)體本體或?qū)娱g的較低pn-接合之位 準(zhǔn)。藉由此，該半導(dǎo)體本體或半導(dǎo)體層在相鄰于該晶體管溝道的區(qū)域電絕緣且垂直向下延伸至該源極/漏極區(qū)域。
在此不等向性蝕刻后，該位線路堆棧及該字符線路堆棧的側(cè)壁可 由薄氮化物層覆蓋ll覆蓋，或者覆蓋11可為得自字符線路再氧化步 驟的薄氧化物層.該覆蓋11至少在經(jīng)蝕刻孔洞的底部自該半導(dǎo)體本體 1的表面被移除。在一較佳具體實(shí)施例中，該蝕刻方法藉由使用干蝕
刻劑例如SF6或是在第3B圖的具體實(shí)施例中，使用濕蝕刻劑，等向性 地持續(xù)。在第3B圖的具體實(shí)施例中，該側(cè)壁由該覆蓋ll保護(hù)，以使 該蝕刻孔洞12的經(jīng)底蝕刻部份被限制于相當(dāng)較小的垂直延伸。由向同 性蝕刻方法所達(dá)到的蝕刻孔洞12之底蝕刻可被進(jìn)一步持續(xù)直到自該 字符線路兩側(cè)向前的該蝕刻孔洞相遇及形成在該單元晶體管的溝道區(qū) 域下方的一連續(xù)開(kāi)孔。
第4A及4B圖顯示穿過(guò)第3A及3B圖所示的該字符線路的截面區(qū) 段。在第4A圖的實(shí)例中，該蝕刻方法被持續(xù)直到連續(xù)開(kāi)孔已在低于 其余半導(dǎo)體溝道區(qū)域17處形成。在第4B圖所示的實(shí)例中，該蝕刻方 法在自該字符線路兩側(cè)產(chǎn)生的該蝕刻孔洞占據(jù)在溝道區(qū)域17下方的 整個(gè)區(qū)域前停止。在根據(jù)第4B圖的具體實(shí)施例中，該溝道區(qū)域未完 全與該半導(dǎo)體本體分開(kāi)，在該溝道區(qū)域17的半導(dǎo)體材料及該半導(dǎo)體本 體1 (例如硅)間的其余連接可提供在該溝道區(qū)域及該半導(dǎo)體本體間 的足夠分隔，因該半導(dǎo)體材料消耗電荷載體。然而，較佳具體實(shí)施例 藉由經(jīng)由橫越該字符線路的總寬度的完全蝕刻提供一種在該溝道區(qū)域 下方的完全分隔，在此較佳具體實(shí)施例中，僅在該溝道區(qū)域及該源極/ 漏極區(qū)域間及在該源極/漏極/埋藏位線路區(qū)域及在這些區(qū)域下方的半 導(dǎo)體材料間及/或面向該溝道遠(yuǎn)離的側(cè)邊有pn-接合，但沒(méi)有pn-接合與 低于該溝道區(qū)域的溝道方向的該源極/漏極區(qū)域側(cè)邊地相鄰。
最大厚度19,亦即，在與該半導(dǎo)體本體或半導(dǎo)體層的表面正交的 方向的底切最大尺寸一般出現(xiàn)在該字符線路堆棧的周邊平面的延伸， 如各圖中所示。
在第4B圖中該覆蓋11的面積上限顯示該位線路堆棧的上表面之 位置。該覆蓋11可被蝕刻以露出表面進(jìn)行熱氧化物成長(zhǎng)以提供鈍化。
第5A及5B圖分別顯示根據(jù)第4A及4B圖在熱氧化物覆蓋13的 生長(zhǎng)后穿過(guò)該字符線路的截面區(qū)段。 一種電絕緣材料被沉積做為填充 物l5以填充該蝕刻孔洞及在該字符線路間的區(qū)域至該硬屏蔽層10的位準(zhǔn)。填充物15的材料較佳為被選擇以具小的相對(duì)介電常數(shù)值。
在第5A圖所示的具體實(shí)施例中，在溝道區(qū)域17下方的底切的絕 緣層以至少100納米的最大厚度19形成。在第5B圖所示的具體實(shí)施 例中，該覆蓋11 (第4B圖)已使得該蝕刻孔洞12的經(jīng)底蝕刻部份被 限制于具至少20納米的最大厚度19之相當(dāng)較小的垂直延伸。
第5B圖顯示選擇的額外特征井14，藉由植入硼或其它摻雜劑 而形成以提供p-導(dǎo)電率區(qū)域以改良在溝道區(qū)域U下方的分隔；一種氮 化物鈍化層18，其被施用于所示基材的上方表面；及在此情況下，藉 由熱氧化(氧化物覆蓋13 )所形成的介電材料所進(jìn)行的該溝道區(qū)域17 與該半導(dǎo)體本體1的完全分隔。
笫6圖顯示根據(jù)第5B圖的進(jìn)一步具體實(shí)施例的截面區(qū)段，在此 進(jìn)一步具體實(shí)施例中，其中熱氧化物覆蓋的生長(zhǎng)被限制于該蝕刻孔洞 的表面，然而該氮化物層16被施用于該字符線路堆棧的所有表面。此 氮化物層16對(duì)應(yīng)于在第5B圖的上方氮化物鈍化層l8，此種氮化物層 可被使用以封包該字符線路，如此，該位線路的自行對(duì)準(zhǔn)接觸機(jī)制可 被施用。
所揭示方法的示例具體實(shí)施例因經(jīng)制造內(nèi)存裝置的特殊要求之偏 差位于本發(fā)明范圍內(nèi)。
權(quán)利要求
1.一種制造具一半導(dǎo)體本體或半導(dǎo)體層的非易失內(nèi)存單元之方法，其中該非易失內(nèi)存單元具有以下結(jié)構(gòu)經(jīng)埋藏線路，其置于該半導(dǎo)體本體或半導(dǎo)體層表面，一源極區(qū)域及一漏極區(qū)域，各由該位線路之一連接，施用于至少在該源極區(qū)域及該漏極區(qū)域間的該表面之柵介電體，一柵電極被放置于該柵介電體，及一字符線路電連接至該柵電極，該字符線路橫越該位線路及與該位線路電絕緣，該方法包括下列步驟在第一步驟提供一具至少一半導(dǎo)體層的半導(dǎo)體本體或基材，在第二步驟沉積一包括提供用以捕獲電荷載體的儲(chǔ)存層之柵介電體，在第三步驟沉積一提供用做該柵電極的層，在第四步驟形成在該層的開(kāi)孔及形成在該開(kāi)孔內(nèi)的側(cè)壁的間隔物，在第五步驟經(jīng)由該開(kāi)孔植入摻雜劑以形成該經(jīng)埋藏位線路，在第六步驟施用至少一電連接至該柵電極的字符線路層，及施用一硬屏蔽層于該至少一字符線路層的頂部，該硬屏蔽層被使用以架構(gòu)該柵電極及該至少一字符線路層以形成字符線路堆棧，在第七步驟在該位線路間該字符線路堆棧的兩側(cè)不等向性地向下蝕刻進(jìn)入該半導(dǎo)體本體或半導(dǎo)體層至低于該源極區(qū)域及該漏極區(qū)域的位準(zhǔn)以形成自行對(duì)準(zhǔn)于該字符線路堆棧的蝕刻孔洞，及在第八步驟以電絕緣材料填充該蝕刻孔洞。
2. 根據(jù)權(quán)利要求1的方法，另外包括在不等向性蝕刻以形成該蝕刻孔洞后，接著為等向性蝕刻進(jìn)入該 蝕刻孔洞以在該柵電極下方延伸及距離該柵電極一段距離形成底切。
3. 根據(jù)權(quán)利要求2的方法，另外包括執(zhí)行等向性蝕刻以使該底切形成橫越該字符線路延伸的連續(xù)開(kāi)孔。
4. 根據(jù)權(quán)利要求2或3的方法，另外包括在不等向性蝕刻以形成該蝕刻孔洞后，施用一覆蓋至該字符線路堆棧的側(cè)邊及該蝕刻孔洞，以當(dāng)?shù)认蛐晕g刻時(shí)保護(hù)該側(cè)壁。
5. 根據(jù)權(quán)利要求1至3中任一的方法，其中該儲(chǔ)存層以三層氧化 物-氮化物-氧化物層被施用。
6. —種制造非易失內(nèi)存單元之方法，其包括步驟 提供一半導(dǎo)體本體或半導(dǎo)體層，施用 一介電體材料的儲(chǔ)存層于該半導(dǎo)體本體或半導(dǎo)體層的表面， 施用一被提供用做柵電極的層于該儲(chǔ)存層上， 形成開(kāi)孔于該層內(nèi)及經(jīng)由該開(kāi)孔植入摻雜劑以形成被提供用做經(jīng) 埋藏位線路及用做源極及漏極的經(jīng)摻雜區(qū)域， 施用位線路堆棧于該經(jīng)埋藏位線路，形成一橫越該位線路的字符線路，該字符線路電連接至該柵電極 及與該位線路電絕緣，且結(jié)構(gòu)化該柵電極，藉由使用該字符線路為屏蔽，執(zhí)行一不等向性蝕刻方法進(jìn)入在該 字符線路兩側(cè)的該位線路間的該半導(dǎo)體本體或半導(dǎo)體層，由此蝕刻孔 洞形成，及沉積一電絕緣材料做為該蝕刻孔洞的填充物。
7. 根據(jù)權(quán)利要求第6項(xiàng)的方法，另外包括在該不等向性蝕刻方法后，執(zhí)行后續(xù)的等向性蝕刻方法進(jìn)入該蝕 刻孔洞，由此一底切以在提供用做溝道區(qū)域的半導(dǎo)體區(qū)域下方延伸的 方式被形成，及沉積一電絕緣材料做為該底切及該蝕刻孔洞的填充物。
8. 根據(jù)權(quán)利要求6的方法，另外包括執(zhí)行等向性蝕刻以使該底切形成橫越該字符線路延伸的連續(xù)開(kāi)孔。
9. 根據(jù)權(quán)利要求6的方法，另外包括在不等向性蝕刻以形成該蝕刻孔洞后，施用一覆蓋至該字符線路 堆棧的側(cè)邊及該蝕刻孔洞，以當(dāng)?shù)认蛐晕g刻時(shí)保護(hù)該側(cè)壁。
10. 根據(jù)權(quán)利要求6的方法，其中該儲(chǔ)存層以三層氧化物-氮化物-氧化物層被施用.
11. 一種非易失內(nèi)存單元，其包括 一半導(dǎo)體本體或半導(dǎo)體層，置于該半導(dǎo)體本體或半導(dǎo)體層表面的埋藏位線路，一源極區(qū)域及一漏極區(qū)域，各由該位線路之一連接， 一至少在該源極區(qū)域及該漏極區(qū)域間的該表面之柵介電體，該柵 電極包括被提供用以捕獲電荷載體的儲(chǔ)存層， 一柵電極被放置于該柵介電體，及一字符線路被電連接至該柵電極，該字符線路橫越該位線路及與 該位線路電絕緣，及在該位線路間及該字符線路的兩側(cè)延伸進(jìn)入該半導(dǎo)體本體或半導(dǎo) 體層的電絕緣區(qū)域，該電絕緣區(qū)域自行對(duì)準(zhǔn)于該字符線路及至少延伸 至該源極區(qū)域及該漏極區(qū)域的較低邊界位準(zhǔn)。
12. —種根據(jù)權(quán)利要求ll的非易失內(nèi)存單元，另外包括 該電絕緣區(qū)域包括一在距離該柵介電體一段距離在該字符線路下方及在該源極區(qū)域及該漏極區(qū)域間被提供的該溝道區(qū)域下方的底切區(qū) 域，該電絕緣底切區(qū)域至少將該溝道區(qū)域與該溝道區(qū)域下方的半導(dǎo)體材料部份分開(kāi)及至少部份分開(kāi)該源極區(qū)域與該漏極區(qū)域。
13. 根據(jù)權(quán)利要求12的非易失內(nèi)存單元，另外包括該電絕緣底切區(qū)域橫越該字符線路連續(xù)延伸。
14. 根據(jù)權(quán)利要求12或13的非易失內(nèi)存單元，另外包括該電絕緣底切區(qū)域在與該半導(dǎo)體本體或半導(dǎo)體層表面正交的方向 的具至少20納米的最大厚度。
15. 根據(jù)權(quán)利要求12或13的非易失內(nèi)存單元，另外包括該電絕緣底切區(qū)域在與該半導(dǎo)體本體或半導(dǎo)體層的該表面正交的 方向具至少I(mǎi)OO納米的最大厚度。
16. 根據(jù)權(quán)利要求11至13中任一的非易失內(nèi)存單元，另外包括 一溝道區(qū)域在該源極區(qū)域與該漏極區(qū)域間被提供，其具至少1017厘米'3的摻雜密度。
全文摘要
具背面溝道隔離的內(nèi)存單元晶體管被制造而不需使用SOI基材。藉由以該字符線路堆棧做為屏蔽，該半導(dǎo)體材料在該字符線路兩側(cè)被蝕刻，先以不等向性蝕刻及接著為等向性蝕刻以加寬蝕刻孔洞及在柵電極下方及距離形成該柵介電體的該ONO儲(chǔ)存層一段距離形成一種底切。該底切被填充，由此一種至少20納米最大厚度的埋藏氧化物層在溝道區(qū)域下方形成，此溝道區(qū)域?yàn)橛谥辽?0¹⁷厘米^-3的密度下被p-摻雜。
文檔編號(hào)H01L21/70GK101197326SQ20061000689
公開(kāi)日2008年6月11日 申請(qǐng)日期2003年7月22日 優(yōu)先權(quán)日2002年7月22日
發(fā)明者A·科爾哈塞, C·魯?shù)峦? F·霍夫曼恩, J·威勒 申請(qǐng)人:因芬尼昂技術(shù)股份公司;因芬尼昂技術(shù)弗拉斯有限責(zé)任兩合公司