專利名稱：具有減小的寄生電容和短啟動(dòng)時(shí)間的半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包含在半導(dǎo)體襯底表面上形成的電路元件的半導(dǎo)體集成電路，且更為具體地，涉及具有在元件與襯底之間的減小的寄生電容和短啟動(dòng)時(shí)間的半導(dǎo)體集成電路。
有些類型的半導(dǎo)體集成電路，除包括形成于半導(dǎo)體襯底表面上的諸如晶體管的有源元件之外，還包括形成在同一襯底上的諸如電容器元件、感應(yīng)器元件和電阻器元件的無(wú)源電路元件。
圖3示出壓控振蕩電路100的電路布圖的示意性說(shuō)明，以作為包括這種無(wú)源元件的半導(dǎo)體集成電路的一個(gè)例子。圖3中的振蕩電路包括倒相器114、石英振蕩器116、反饋電阻器Rf、固定電容器C1、C2、可變電容器CV1、CV2和電阻器Rc1、Rc2。相互并聯(lián)的反饋電阻器Rf和石英振蕩器116連接于倒相器114的輸入端子與輸出端子之間。固定電容器C1和可變電容器CV1在倒相器114的輸入端子與接地端(GND)之間按照該順序串聯(lián)連接。固定電容器C2和可變電容器CV2按照該順序串聯(lián)于倒相器114的輸出端子與GND之間。
通過(guò)電阻器Rc1和Rc2分別向可變電容器CV1和CV2施加控制電壓Vc，來(lái)控制可變電容器的電容值。結(jié)果，振蕩電路100的振蕩頻率改變。因此，為了獲得寬的頻率范圍，需要使用由電壓Vc控制的具有大寬度電容值變化的可變電容器CV1和CV2。
然而，實(shí)際上，在各元件與襯底之間存在寄生電容器，因?yàn)槌⒄袷幤?16之外，圖3的電路布圖中所示出的所有元件形成在同一半導(dǎo)體襯底上。特別地，在襯底與需要大面積的固定電容器C1、C2之間存在大的寄生電容器。
襯底與固定電容器C1、C2之間的寄生電容器Cp1和Cp2分別與可變電容器CV1和CV2并聯(lián)，如圖3中的虛線所示。寄生電容Cp1和Cp2使可變電容器CV1和CV2的電容值變化的有效寬度變窄。結(jié)果，振蕩電路100的頻率變化范圍變窄。因此，需要減小寄生電容Cp1和Cp2以便于擴(kuò)寬振蕩電路100的頻率變化范圍。
例如，在參考文獻(xiàn)1(JP57-194562)中公開(kāi)了在形成于N型半導(dǎo)體襯底表面中的P阱層上的厚氧化膜上形成電容器元件。形成P阱層減小了寄生電容的影響。該參考文獻(xiàn)沒(méi)有公開(kāi)P阱層的電勢(shì)控制。
在參考文獻(xiàn)2(JP61-84048)中公開(kāi)了在電容器元件與襯底之間設(shè)置不施加電勢(shì)的區(qū)域。特別地，例如，公開(kāi)了在P型半導(dǎo)體襯底表面中形成不施加電勢(shì)的N型區(qū)域。結(jié)果，公開(kāi)了可以獲得具有小寄生電容的電容器元件。
圖4示出半導(dǎo)體集成電路120的實(shí)例的局部橫截面圖，其中應(yīng)用了在參考文獻(xiàn)1或2中公開(kāi)的技術(shù)。在該附圖中，半導(dǎo)體集成電路120具有形成在P型半導(dǎo)體襯底122上、由半導(dǎo)體襯底上的場(chǎng)隔離膜126絕緣的電容器元件130。電容器元件130具有通過(guò)電容絕緣膜134疊置的下電極132和上電極136。且在電容器元件130下方的半導(dǎo)體襯底122的表面中，形成相應(yīng)于在參考文獻(xiàn)1中公開(kāi)的P阱層或在參考文獻(xiàn)2中公開(kāi)的N型區(qū)域的N阱124。
當(dāng)沒(méi)有形成阱124時(shí)，場(chǎng)隔離膜的電容器Cf直接連接在電容器元件130與襯底122之間。即，圖3中示出的寄生電容Cp1或Cp2等于Cf。另一方面，如果在電容器元件130下方形成阱124，則結(jié)電容Cw串聯(lián)在阱124與襯底之間。且寄生電容Cp1或Cp2等于Cf和Cw的串聯(lián)電容。結(jié)果，可以減小電容器元件130與襯底122之間的寄生電容。
然而，顯示出當(dāng)如參考文獻(xiàn)2所示不向阱124施加電勢(shì)時(shí)需要長(zhǎng)時(shí)間來(lái)啟動(dòng)振蕩電路100。即，顯示出需要長(zhǎng)時(shí)間來(lái)穩(wěn)定振蕩頻率。
在振蕩開(kāi)始之后，將振蕩頻率的電信號(hào)施加到電容器元件130的電極。阱124的電勢(shì)受該信號(hào)的影響并且也被改變。然而，因?yàn)閮H通過(guò)阱124與襯底122之間的結(jié)向阱124供給小的漏電流，所以需要長(zhǎng)時(shí)間到達(dá)靜態(tài)。阱124與襯底122之間的電勢(shì)差在阱電勢(shì)改變的時(shí)段期間也連續(xù)改變。
阱124與襯底122之間的電容Cw也在該時(shí)段期間改變，因?yàn)楹谋M層的伸展區(qū)隨著阱與襯底之間的電勢(shì)差的改變而改變。結(jié)果，寄生電容Cp(圖3的Cp1和Cp2)也改變。因此，在利用圖4中所示出的電容器元件130的振蕩電路中，在振蕩開(kāi)始之后，振蕩頻率的改變持續(xù)很長(zhǎng)時(shí)間。
通過(guò)向阱124施加例如電源電壓Vdd的固定電壓并固定阱124的電勢(shì)可以防止寄生電容改變。然而，在振蕩頻率下，電源具有低阻抗。因此，當(dāng)阱124直接連接于Vdd時(shí)，阱124通過(guò)電源的低阻抗連接于GND。換句話說(shuō)，阱124與襯底122之間的電容Cw在振蕩頻率下短路。因此，便失去了通過(guò)形成阱124來(lái)減小寄生電容的效果。

發(fā)明內(nèi)容
本發(fā)明的示例性目的是解決上述問(wèn)題。即，本發(fā)明旨在提供一種半導(dǎo)體集成電路，其包含寄生電容減小并具有短啟動(dòng)時(shí)間的電路元件。
為了解決上述問(wèn)題，本發(fā)明的示例性目的是提供一種半導(dǎo)體集成電路，其包括構(gòu)成所述半導(dǎo)體集成電路的電路的電路元件，該元件形成于第一導(dǎo)電類型的半導(dǎo)體襯底的表面上并且與襯底絕緣；和在所述元件下方的半導(dǎo)體襯底表面的區(qū)域中形成的與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型的阱；其中，通過(guò)電阻器向該阱施加將阱與半導(dǎo)體襯底之間的結(jié)反向偏置的固定電壓，在電路操作期間，在向該元件所施加的信號(hào)的頻率下，該電阻器的阻抗高于阱與襯底之間的反向偏置的結(jié)的電容的阻抗。
為了解決上述問(wèn)題，本發(fā)明的示例性目的是提供一種振蕩電路，其包括形成在第一導(dǎo)電類型的半導(dǎo)體襯底表面上的電容器元件，該電容器元件與襯底絕緣；和形成在該電容器元件下方的半導(dǎo)體襯底表面區(qū)域中的與第一導(dǎo)電類型不同的第二導(dǎo)電類型的阱，其中，通過(guò)電阻器向該阱施加將阱與半導(dǎo)體襯底之間的結(jié)反向偏置的固定電壓，在該振蕩電路的振蕩頻率下，該電阻器的阻抗高于阱與襯底之間的反向偏置的結(jié)的阻抗。
為了解決上述問(wèn)題，本發(fā)明的示例性目的是提供一種操作半導(dǎo)體集成電路的方法，其包括在第一導(dǎo)電類型的半導(dǎo)體襯底表面上提供構(gòu)成半導(dǎo)體集成電路的電路的電路元件，該元件與襯底絕緣；向該元件施加具有頻率的信號(hào)；通過(guò)在該元件下方的半導(dǎo)體襯底表面的區(qū)域中形成與第一導(dǎo)電類型不同的第二導(dǎo)電類型的阱，來(lái)減小該元件與半導(dǎo)體襯底之間的寄生電容；通過(guò)電阻器向該阱施加將阱與半導(dǎo)體襯底之間的結(jié)反向偏置的固定電壓，來(lái)縮短電路的啟動(dòng)時(shí)間，在該信號(hào)的頻率下，該電阻器的阻抗高于阱與襯底之間的反向偏置的結(jié)的電容的阻抗。
通過(guò)在該元件下方形成阱并通過(guò)其阻抗高于阱與半導(dǎo)體襯底之間的電容器的阻抗的電阻器來(lái)施加反向偏壓，可以減小寄生電容。同樣，通過(guò)施加反向偏壓來(lái)固定阱的電勢(shì)，可以減小電路的啟動(dòng)時(shí)間。
上述元件通常為電容器元件，而上述電路通常為在上述頻率下振蕩的振蕩電路。
期望上述第二導(dǎo)電類型的第二阱形成在上述半導(dǎo)體襯底的表面上。在第二阱上，除上述阱之外，形成構(gòu)成上述電路的晶體管。期望上述阱具有比上述第二阱高的電阻率。
結(jié)果，可以進(jìn)一步減小寄生電容。此外，在上述頻率下，期望上述電阻值是上述阱與襯底之間的被反向偏置的電容器的阻抗的三倍或以上。


圖1是根據(jù)本發(fā)明的半導(dǎo)體集成電路中所包含的振蕩電路的一個(gè)實(shí)例的電路圖；圖2是根據(jù)本發(fā)明的示例性半導(dǎo)體集成電路的一部分的橫截面圖；圖3是常規(guī)半導(dǎo)體集成電路中所包含的振蕩電路的一個(gè)實(shí)例的電路圖；圖4是常規(guī)半導(dǎo)體集成電路的一部分的橫截面圖。
具體實(shí)施例方式
在本發(fā)明的半導(dǎo)體集成電路中，可以減小襯底與電路之間的寄生電容，并且可以有效地減小包含電路元件的電路的啟動(dòng)時(shí)間。
圖1示出根據(jù)本發(fā)明的示例性半導(dǎo)體集成電路中所包含的電路的電路圖的一個(gè)實(shí)例。
圖1中所示的電路為由電容器元件C1和C2構(gòu)成的壓控振蕩電路10。組件與圖3中所示的常規(guī)振蕩電路100基本相同。即，反饋電阻Rf和石英振蕩器16并聯(lián)連接在倒相器14的輸入端子和輸出端子之間。且固定電容器C1和可變電容器CV1在倒相器14的輸入端子與接地端(GND)之間按照該順序串聯(lián)連接，而固定電容器C2和可變電容器CV2按照該順序串聯(lián)連接于倒相器14的輸出端子與GND之間。
然而，在圖1中，將在圖3中被共同示為Cp(Cp1、Cp2)的寄生電容劃分成兩個(gè)部件。即，電容Cp(Cp1、Cp2)示為場(chǎng)隔離膜的電容Cf(Cf1、Cf2)和阱與襯底之間的結(jié)的電容Cw1或Cw2的串聯(lián)電容。本發(fā)明的壓控振蕩電路10與圖3的振蕩電路100不同，因?yàn)閷⒐潭妷焊鼮榫唧w地將電源電壓Vdd通過(guò)電阻器Rw1和Rw2施加到場(chǎng)隔離膜的Cf1、Cf2電容和阱與襯底之間的結(jié)的Cw1、Cw2電容之間的中間點(diǎn)。
圖2是包含圖1中示出的電路10的半導(dǎo)體集成電路20的局部橫截面圖。特別地，圖2是其中形成了構(gòu)成電容器C1或C2的電容器元件30的橫截面圖。此外，在圖2中顯示出形成于該結(jié)構(gòu)中的電容和電阻。例如，C相應(yīng)于圖1中示出的C1或C2。相似地，Cf和Cw分別相應(yīng)于圖1中的Cf1或Cf2和Cw1或Cw2。
在半導(dǎo)體襯底22表面上形成的場(chǎng)隔離膜26上通過(guò)電容器絕緣膜34疊置下電極32和上電極36形成電容器元件30。下電極和上電極由多晶硅膜形成。以與在半導(dǎo)體集成電路20的其它部分上形成用于隔離其它電路元件如晶體管的場(chǎng)隔離膜的相同工藝形成場(chǎng)隔離膜26。可以利用公知的LOCOS(硅的局部氧化)方法來(lái)形成場(chǎng)隔離膜。例如，通過(guò)利用CVD方法沉積氧化硅膜來(lái)形成電容器絕緣膜34。
在上電極36上，形成在層38之間的層間絕緣膜以覆蓋其上形成了電容器元件30的半導(dǎo)體襯底22的整個(gè)表面。將接觸孔42開(kāi)在層間絕緣膜38和電容器絕緣膜34的必要位置處。電容器元件30連接于接觸孔42處的布線44。
在半導(dǎo)體襯底22的表面中，將與襯底22導(dǎo)電類型不同的阱24形成在電容器元件30的下方區(qū)域中。在圖2中示出的實(shí)例中，在P型半導(dǎo)體襯底22的表面中形成N阱。襯底22通過(guò)未在附圖中示出的接觸孔連接于GND。因此，通過(guò)向N阱24施加Vdd電壓，N阱24與襯底22之間的結(jié)被反向偏置。
在電容器元件30的下電極32與阱24之間連接場(chǎng)隔離膜26的電容，其是通過(guò)場(chǎng)隔離膜26相對(duì)放置的下電極32與阱24之間的電容。且將阱24與襯底22之間的PN結(jié)的電容Cw連接在阱24與襯底22之間。也就是如圖2所示，電容器元件30的電容器C通過(guò)寄生電容連接于GND，該寄生電容通過(guò)串聯(lián)連接場(chǎng)隔離膜的電容Cf和阱24與襯底22之間的結(jié)的電容Cw而形成。
此外，在圖2所示的本發(fā)明的半導(dǎo)體器件20的N阱24中，電容器元件30下方的N阱24伸到場(chǎng)隔離膜26外側(cè)的位置，且在N阱24的延伸部分上形成接觸孔46。并將N阱24通過(guò)接觸孔46、布線48和接觸孔52連接于電阻器元件50。電阻器元件50通過(guò)接觸孔54和布線56連接于電源Vdd。
因此，如圖2所示，Cf和Cw之間的中間點(diǎn)通過(guò)電阻器元件50的電阻Rw有效連接于固定電壓(Vdd)，電阻Rw相應(yīng)于圖1中的Rw1或Rw2。這里，在振蕩電路10的振蕩頻率下，電阻器Rw的阻抗高于阱24與襯底22之間的電容Cw的阻抗。特別地，期望在振蕩頻率下電阻器Rw的阻抗是Cw的十倍或以上。
在半導(dǎo)體襯底22的表面中，除形成于電容器元件30下方的N阱24之外，還在圖2中未示出的區(qū)域中形成N阱。在這些N阱中形成諸如P型晶體管的其它電路元件?？梢杂迷陔娙萜髟?0下方形成N阱24的相同工藝來(lái)形成這些其它N阱。然而，P型晶體管形成于其中的N阱被直接連接于Vdd。因此，為了通過(guò)電阻器Rw施加電壓，將電容器元件30下方的N阱24與這些其它N阱分離形成。
此外，N阱24分別形成在構(gòu)成圖1中示出的壓控振蕩電路10的固定電容器C1和C2的兩個(gè)電容器元件30下方。且將Vdd電壓通過(guò)由圖1中示出的各電阻器Rw形成的分離電阻器元件50施加于兩個(gè)N阱。
如果形成共用于電容器C1和C2的N阱24，或通過(guò)圖1中示出的振蕩電路10中的公共電阻器Rw向電容器C1和C2施加電壓，由C1、C2和場(chǎng)隔離膜26的Cf串聯(lián)形成的電容器則連接在晶體振蕩器16的端子之間。結(jié)果，振蕩會(huì)不穩(wěn)定。
期望形成在元件30下方的阱24延伸到該元件下方的整個(gè)區(qū)域或進(jìn)一步延伸到如圖2中所示的寬區(qū)域。結(jié)果可以有效減小寄生電容。
將參考示例性實(shí)施例進(jìn)一步闡述根據(jù)本發(fā)明的半導(dǎo)體集成電路。
按照下述工藝形成具有圖2中所示的橫截面結(jié)構(gòu)的包含圖1中所示的壓控振蕩電路10的示例性半導(dǎo)體集成電路。
使用包含電阻率為10Ωcm的P型外延層的硅襯底作為半導(dǎo)體襯底22。在襯底表面中，按照下述工藝在將要形成電容器元件30的區(qū)域下方的位置處形成N阱24。同時(shí)，形成用于形成P型MOS晶體管的N阱。采用LOCOS方法形成500nm厚的場(chǎng)隔離膜26。在半導(dǎo)體襯底22的表面上形成用于半導(dǎo)體集成電路20的彼此通過(guò)場(chǎng)隔離膜26隔離的其它必要元件如N型MOS晶體管、P型MOS晶體管和可變電容器等(未在圖2中示出)。
在形成這些晶體管的柵電極的同時(shí)，利用第一多晶硅膜在形成于N阱24上的場(chǎng)隔離膜26上形成電容器元件30的下電極。然后，通過(guò)CVD方法形成35nm厚的電容器絕緣膜34并利用第二多晶硅膜形成上電極36。由此形成電容器元件30。此外，利用第二多晶硅膜形成電阻器元件50。
電容器元件30的下電極32和上電極36的面積為大約0.06mm2。電阻器元件50的電阻大約為100kΩ。形成上電極36和電阻器元件50的第二多晶硅膜的區(qū)域分別用不同的雜質(zhì)濃度摻雜。因此，各區(qū)域具有其適當(dāng)?shù)钠娮琛?br> 此外，通過(guò)CVD方法在上面形成有這些元件的半導(dǎo)體襯底22的整個(gè)表面上形成層間絕緣膜38。且在需要的位置處形成接觸孔42、46、52和54，并形成布線44、48和56。
在上述半導(dǎo)體集成電路20中，被測(cè)量以作為電容器元件30的下電極32與N阱24之間的電容的場(chǎng)隔離膜的電容Cf為大約3.5pF。此外，通過(guò)將襯底22連接至GND并將N阱24連接至Vdd即3.3V，在N阱24與襯底22之間施加反向偏壓。在該情形下，N阱24與襯底22之間的結(jié)的電容Cw為大約7pF。因此，在襯底22與電容器元件30之間的寄生電容等于Cf和Cw串聯(lián)連接形成的電容。其為大約2.3pF。
另一方面，如果在電容器元件30下方的區(qū)域中沒(méi)有形成N阱24，則認(rèn)為作為場(chǎng)隔離膜的電容的電容器元件30與襯底22之間的寄生電容近似等于下電極32與N阱24之間的電容。因此，通過(guò)形成N阱24可以將電容器元件30的寄生電容減小30％或更多。
接著，測(cè)量通過(guò)上述方法形成的振蕩電路10的啟動(dòng)時(shí)間。具體地，安裝將振蕩電路10的倒相器14的輸入連接到GND的開(kāi)關(guān)，其在圖1中未示出。在開(kāi)關(guān)閉合以停止振蕩之后，打開(kāi)開(kāi)關(guān)。測(cè)量間隔一直到振蕩頻率穩(wěn)定在靜態(tài)值即大約27MHz的±0.5ppm之內(nèi)。
顯示出本發(fā)明的振蕩電路10的啟動(dòng)時(shí)間在室溫下為1.4ms或更小。
在例如震蕩電路10被用作產(chǎn)生便攜式電話的參考頻率的TCXO(溫度補(bǔ)償晶體振蕩器)的要求下，期望啟動(dòng)時(shí)間在大約2ms之內(nèi)。此外，在例如用于產(chǎn)生DVD器件的MPEG解碼器的參考頻率時(shí)，要求振蕩電路10的啟動(dòng)時(shí)間在大約幾ms之內(nèi)。所測(cè)量的本發(fā)明的振蕩電路10的啟動(dòng)時(shí)間短并且滿足這些要求。
為了比較，以電阻器Rw沒(méi)有連接到任何地方的狀態(tài)測(cè)量相同的壓控振蕩電路10的啟動(dòng)時(shí)間。結(jié)果，顯示出該啟動(dòng)時(shí)間為幾秒。即，在振蕩開(kāi)始之后，觀察到振蕩頻率波動(dòng)了幾秒鐘。
從上述比較中，證實(shí)了通過(guò)電阻器Rw向阱24施加將電容器元件30下方的阱24與襯底22之間的結(jié)反向偏置的電壓固定了N阱24的電勢(shì)并大大縮短了啟動(dòng)時(shí)間。
這里，假設(shè)阱24與襯底22之間的電容Cw在3-7pF的范圍內(nèi)，并且振蕩頻率在10-100MHz的范圍內(nèi)。當(dāng)電容為范圍中的最小值而頻率為范圍內(nèi)的最低值時(shí)，Cw的阻抗最高為大約5kΩ。在該示例性的實(shí)例中，電阻器Rw的阻抗即100kΩ足夠高。即電阻器Rw的阻抗大約是Cw的最高阻抗的20倍以上。因此，即使阱24通過(guò)電阻器Rw連接到Vdd，寄生電容的效果也基本上與阱24沒(méi)有連接到Vdd時(shí)的情況相同。
此外，證實(shí)了向阱24施加Vdd電壓擴(kuò)大了振蕩電路10的振蕩頻率的可變范圍。具體地，通過(guò)向阱24施加Vdd電壓，可以將通過(guò)在0-3.3V的范圍內(nèi)改變控制電壓Vc的振蕩頻率的可變范圍擴(kuò)大大約12％。原因被認(rèn)為是通過(guò)將阱24的電勢(shì)固定到Vdd，阱24與襯底22之間的耗盡層進(jìn)一步延伸。即，與阱24沒(méi)有連接到任何地方的情況相比較，其中阱24的電勢(shì)取決于漏電流，將阱24的電勢(shì)固定到Vdd電壓進(jìn)一步延伸了耗盡層并減小了阱24與襯底22之間的電容Cw。
在振蕩電路10的振蕩頻率下，向阱24供給固定電壓的電阻器Rw的值通常至少比阱24與襯底22之間的電容器的阻抗高三倍或以上，期望地高十倍或以上。
在可以獲得必要的啟動(dòng)時(shí)間的范圍內(nèi)，可以進(jìn)一步增加電阻Rw。
在上述實(shí)例中，由電阻Rw(100kΩ)的值和電容Cw(7pF)的值確定的RC時(shí)間常數(shù)為1μs(微秒)或更小。該時(shí)間常數(shù)遠(yuǎn)遠(yuǎn)短于所測(cè)量的大約為1.4ms(毫秒)的啟動(dòng)時(shí)間。認(rèn)為啟動(dòng)時(shí)間由其他因素確定。因此，認(rèn)為即使進(jìn)一步增加電阻Rw且時(shí)間常數(shù)至少在該時(shí)間常數(shù)遠(yuǎn)遠(yuǎn)短于所需啟動(dòng)時(shí)間的范圍內(nèi)增加，啟動(dòng)時(shí)間也不會(huì)顯著變長(zhǎng)。
例如，可以將由電阻Rw和電容Cw確定的RC時(shí)間常數(shù)設(shè)定為所需的啟動(dòng)時(shí)間的大約1/10或更小。例如，如果所需的啟動(dòng)時(shí)間為大約1ms或更小，則RC時(shí)間常數(shù)優(yōu)選地應(yīng)當(dāng)為大約100μs或更小。
然而，不期望使用比所需值更大的電阻器，因?yàn)闉榱诵纬蛇@種高電阻電容器而浪費(fèi)了面積。至多，通常將電阻器Rw的電阻設(shè)定在振蕩頻率下電阻器Rw的阻抗為阱24與襯底22之間的電容器的阻抗的大約100倍的范圍內(nèi)。
迄今，參考示例性實(shí)施例闡述了示例性的半導(dǎo)體集成電路。然而，不用說(shuō)本發(fā)明不限于上述示例性實(shí)施例。例如，本發(fā)明不限于振蕩電路，其可以應(yīng)用到包含各類電路的半導(dǎo)體集成電路。具體地，本發(fā)明可以有利地應(yīng)用于這樣的包含電容器元件的半導(dǎo)體集成電路，其中在電容器元件與襯底之間的寄生電路影響了電路的特性。此外，當(dāng)本發(fā)明應(yīng)用于包含振蕩電路的集成電路時(shí)，電路結(jié)構(gòu)不限于圖1中示出的實(shí)例。
在圖1所示的振蕩電路10中，在操作期間，將振蕩頻率的信號(hào)施加到電容器C1和C2。因此，考慮到在振蕩頻率下阱與襯底之間的電容的阻抗來(lái)設(shè)定通過(guò)其向阱施加電壓的電阻器的值。為了減小除振蕩電路之外的電路中的電路元件的寄生電容，或除電容器元件之外的元件的寄生電容，可以考慮到在施加給該元件的振蕩頻率下阱與襯底之間的電容的阻抗來(lái)設(shè)定電阻器的值。
形成于元件下方的阱并不限于P型半導(dǎo)體襯底表面中的N阱，也可以在N型半導(dǎo)體襯底的表面中形成P阱。在這種情況下，可以通過(guò)合適的值的電阻器將阱連接到GND，同時(shí)將襯底連接到Vdd。
對(duì)于本發(fā)明，并不一定向阱提供Vdd或GND電壓。根據(jù)各電路中的需要，在阱與襯底之間的結(jié)被反向偏置的范圍內(nèi)可以提供各種電壓。此外，還能夠提供來(lái)自調(diào)壓器的高穩(wěn)定性的電壓。由此，可以降低由電源電壓的不穩(wěn)定性導(dǎo)致的不穩(wěn)定性。
對(duì)于本發(fā)明，不必要在電容器元件下方形成阱的同時(shí)，形成用于形成半導(dǎo)體集成電路20中的其它元件的阱。減小雜質(zhì)濃度或增加阱的電阻率會(huì)增加阱與襯底之間的結(jié)的耗盡區(qū)的寬度并降低結(jié)的電容。因此，通過(guò)增加電容器元件下方的阱的電阻率可以提高減小寄生電容的效果。然而，通常優(yōu)化形成晶體管的阱的電阻率以改善晶體管的特性。因此，優(yōu)選地使電路元件下方的阱的電阻率高于用于形成晶體管的阱的電阻率。
在上述示例性實(shí)施例中，使用由多晶硅膜形成的電阻器向阱供給電壓。然而，也可以使用不同類型的電阻器。例如，通過(guò)使阱的一部分的形狀變長(zhǎng)和變窄在阱中形成電阻器元件。
在上述示例性實(shí)施例中，通過(guò)電阻器向形成在電容器元件下方的阱供給固定電壓，來(lái)減小電容器元件的寄生電容并縮短電路的啟動(dòng)時(shí)間。對(duì)于其它電路元件，也可以獲得減小寄生電容和縮短啟動(dòng)時(shí)間的相同效果。因此，本發(fā)明可以應(yīng)用到包含諸如電阻器元件或感應(yīng)器元件的各種其它無(wú)源電路元件的各種其它半導(dǎo)體集成電路。具體地，當(dāng)通過(guò)減小電路元件的寄生電容來(lái)相似地改善電路的特性時(shí)，應(yīng)用本發(fā)明特別有利。
此外，還可以應(yīng)用本發(fā)明以減小有源元件的寄生電容和縮短啟動(dòng)時(shí)間。例如，可以在形成于絕緣半導(dǎo)體(SOI)層中的晶體管下方形成阱，并且將固定電壓供給該阱，以便阱與襯底之間的結(jié)被反向偏置。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括構(gòu)成所述半導(dǎo)體集成電路的電路的電路元件，所述元件形成在第一導(dǎo)電類型的半導(dǎo)體襯底的表面上并且與襯底絕緣；和在所述元件下方的半導(dǎo)體襯底表面的區(qū)域中形成的與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型的阱；其中，通過(guò)電阻器向所述阱施加將阱與半導(dǎo)體襯底之間的結(jié)反向偏置的固定電壓，在電路操作期間，在施加給所述元件的信號(hào)的頻率下，所述電阻器的阻抗高于阱與襯底之間的反向偏置的結(jié)的電容的阻抗。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中所述元件為電容器元件。
3.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中所述電路為在所述頻率下振蕩的振蕩電路。
4.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，還包括所述第二導(dǎo)電類型的第二阱，在所述第二阱中，構(gòu)成所述電路的晶體管形成于所述半導(dǎo)體襯底的表面中，其中所述阱的電阻率高于所述第二阱的電阻率。
5.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，其中所述電阻器的阻抗至少比阱與襯底之間的電容器的阻抗的高三倍。
6.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路，還包括提供固定電壓的調(diào)壓器。
7.一種振蕩電路，包括形成在第一導(dǎo)電類型的半導(dǎo)體襯底的表面上的電容器元件，所述電容器元件與襯底絕緣；和形成在所述電容器元件下方的半導(dǎo)體襯底表面區(qū)域中的與第一導(dǎo)電類型不同的第二導(dǎo)電類型的阱，其中，通過(guò)電阻器向所述阱施加將阱與半導(dǎo)體襯底之間的結(jié)反向偏置的固定電壓，在所述振蕩電路的振蕩頻率下所述電阻器的阻抗高于阱與襯底之間的反向偏置的結(jié)的阻抗。
8.根據(jù)權(quán)利要求7的振蕩電路，還包括在形成于半導(dǎo)體襯底表面中的第二導(dǎo)電類型的第二阱中形成的晶體管，其中所述阱的電阻率高于所述第二阱的電阻率。
9.根據(jù)權(quán)利要求7的振蕩電路，其中所述電阻器的阻抗至少比阱與襯底之間的電容器的阻抗高三倍。
10.一種操作半導(dǎo)體集成電路的方法，包括在第一導(dǎo)電類型的半導(dǎo)體襯底表面上提供構(gòu)成半導(dǎo)體集成電路的電路的電路元件，所述元件與襯底絕緣；向所述元件施加具有頻率的信號(hào)；通過(guò)在所述元件下方的半導(dǎo)體襯底表面的區(qū)域中形成與第一導(dǎo)電類型不同的第二導(dǎo)電類型的阱來(lái)減小在所述元件與半導(dǎo)體襯底之間的寄生電容；以及通過(guò)電阻器向所述阱施加將阱與半導(dǎo)體襯底之間的結(jié)反向偏置的固定電壓來(lái)縮短電路的啟動(dòng)時(shí)間，在所述信號(hào)的頻率下，所述電阻器的阻抗高于阱與襯底之間的反向偏置的結(jié)的電容的阻抗。
11.根據(jù)權(quán)利要求10的方法，其中所述元件為電容器元件。
12.根據(jù)權(quán)利要求10的方法，其中所述電路為在所述頻率下振蕩的振蕩電路。
13.根據(jù)權(quán)利要求10的方法，其中所述電路還包括構(gòu)成在形成于半導(dǎo)體襯底表面中的第二導(dǎo)電類型的第二阱中所形成的電路的晶體管，并且所述減小還包括使所述阱的電阻率高于所述第二阱的電阻率。
14.根據(jù)權(quán)利要求10的方法，其中所述縮短包括使電阻器的阻抗至少比阱與襯底之間的電容器的阻抗高三倍。
全文摘要
公開(kāi)了一種由具有減小的寄生電容的電路元件構(gòu)成并且具有短啟動(dòng)時(shí)間的半導(dǎo)體集成電路。在電路元件下方的半導(dǎo)體襯底表面的區(qū)域中形成與襯底具有不同導(dǎo)電類型的阱。通過(guò)電阻器向該阱施加將阱與半導(dǎo)體襯底之間的結(jié)反向偏置的固定電壓，在向該元件施加的信號(hào)的頻率下，該電阻器的阻抗高于阱與襯底之間的反向偏置的結(jié)的電容的阻抗。
文檔編號(hào)H01L21/70GK1815738SQ20061000497
公開(kāi)日2006年8月9日 申請(qǐng)日期2006年1月18日 優(yōu)先權(quán)日2005年1月18日
發(fā)明者國(guó)友大裕, 二村智昭, 久野勇, 有吉龍司 申請(qǐng)人:川崎微電子股份有限公司