專利名稱：：半導體器件及其制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及具有包含薄膜晶體管(此后稱之為TFT)的電路的半導體器件。例如，涉及可以具體化為液晶顯示器件或EL顯示器件和使用半導體電路以及本發(fā)明的電光器件或半導體電路的電子設備的電光器件結(jié)構(gòu)。由該說明書可知，半導體器件通常指代利用半導體性質(zhì)完成一定功能的器件，電光器件、半導體電路和電子設備都是半導體器件。薄膜晶體管(此后稱之為TFT)能制作在透明襯底上，由此有源矩陣型液晶顯示器件(此后稱之為AM-LCD)的應用取得快速的進展。利用晶態(tài)半導體膜(通常為多晶硅)可以在TFT中獲得高遷移率，由此可以實現(xiàn)將功能電路集成在同一襯底上的高分辨率圖像顯示器。在AM-LCD中，顯示圖像的像素單元(稱之為像素矩陣電路)、驅(qū)動像素單元中的每個像素的TFT的柵驅(qū)動電路、和向每個TFT發(fā)送圖像信號的源驅(qū)動電路或數(shù)據(jù)驅(qū)動電路基本上都制作在同一襯底上。在近些年，除了像素單元和驅(qū)動電路之外，還提出了單板系統(tǒng)(system-on-panel)，在該系統(tǒng)中，信號處理電路，例如信號分離電路、γ補償電路等，都制作在同一襯底上。然而，難以滿足具有相同結(jié)構(gòu)TFT的所有電路的技術(shù)要求，因為電路要求的性能是隨著像素單元和驅(qū)動電路變化的。換句話說，現(xiàn)在，還沒有建立一種能夠同時滿足所有驅(qū)動電路和像素單元的TFT結(jié)構(gòu)，其中滿足驅(qū)動電路強調(diào)的是高速工作，滿足像素單元是強調(diào)高壓阻抗特性。本發(fā)明的申請人已經(jīng)提交了一種結(jié)構(gòu)，其中柵絕緣膜厚度對于形成驅(qū)動電路的TFT(此后稱之為驅(qū)動TFT)和像素TFT是不同的(見日本專利申請Hei10-056184和相應的美國專利申請08/862895)。具體地講，驅(qū)動電路TFT的柵絕緣膜比像素TFT的柵絕緣膜薄。本發(fā)明根據(jù)上述出版物描述的結(jié)構(gòu)，進一步改進了像素單元。具體地講，本發(fā)明提供了一種用于形成存儲電容的結(jié)構(gòu)，其中存儲電容可以在小區(qū)域內(nèi)獲得大電容。本發(fā)明的目的是提供一種電光器件，通常是AM-LCD，它具有高度可靠性、并由針對電光器件的每個電路功能而恰當配置的TFT制作。本發(fā)明的另一個目的是提高將這種類型的電光器件作為顯示單元的半導體器件(電子設備)的可靠性。根據(jù)說明書中公開的本發(fā)明結(jié)構(gòu)的一個方面，提供了一種在同一襯底上具有驅(qū)動電路單元和像素單元的半導體器件，其特征在于驅(qū)動電路單元的驅(qū)動TFT和像素單元的像素TFT，具有膜厚度相互不同的柵絕緣膜；和制作在像素單元中的存儲電容的介質(zhì)膜厚度與驅(qū)動TFT的柵絕緣膜厚度相同。具體地講，提供了一種在同一襯底上具有驅(qū)動電路單元和像素單元的半導體器件，其特征在于驅(qū)動電路單元的驅(qū)動TFT的柵絕緣膜的厚度比像素單元的像素TFT的柵絕緣膜的厚度薄；和像素單元中制作的存儲電容的介質(zhì)膜厚度與驅(qū)動TFT的柵絕緣膜厚度相同。另外，本發(fā)明方案的另一方面的特征包括第一步驟，在襯底上制作非晶半導體膜；第二步驟，通過利用鎳、鈷、鈀、鍺、鉑、鐵和銅中選出的一種元素進行的固相生長、由非晶半導體膜制作晶態(tài)半導體膜；第三步驟，對晶態(tài)半導體膜進行構(gòu)圖，制作有源層；第四步驟，在有源層表面上制作絕緣膜；第五步驟，在第四步驟之后利用熱氧化工藝氧化有源層；第六步驟，將元素周期表中的15族元素或元素周期表中的13族元素摻雜到已經(jīng)通過第五步驟處理的有源層中；和第七步驟，在第六步驟之后，在750至1150℃的溫度下進行熱處理。另外，根據(jù)本發(fā)明方案的另一個方面，提供了一種制作在同一襯底上具有驅(qū)動TFT和像素TFT的半導體器件的方法，包括第一步驟，在襯底上制作非晶半導體膜；第二步驟，通過利用鎳、鈷、鈀、鍺、鉑、鐵和銅中選出的一種元素進行的固相生長、由非晶半導體膜制作晶態(tài)半導體膜；第三步驟，對晶態(tài)半導體膜進行構(gòu)圖，制作驅(qū)動TFT和像素TFT的有源層；第四步驟，在驅(qū)動TFT和像素TFT的有源層上制作第一絕緣膜；第五步驟，刻蝕第一絕緣膜，暴露出驅(qū)動TFT的整個有源層和像素TFT的部分有源層；第六步驟，利用熱氧化工藝在第五步驟中暴露出來的有源層表面上制作第二絕緣層；第七步驟，在第一絕緣層和第二絕緣層上制作布線；第八步驟，利用布線作為掩膜，將元素周期表中的15族元素或元素周期表中的13族元素摻雜到有源層中；和第九步驟，在第八步驟之后，在750至1150℃的溫度下進行熱處理。另外，本發(fā)明方案的另一個方面的特征包括第一步驟，在襯底上制作非晶半導體膜；第二步驟，通過利用鎳、鈷、鈀、鍺、鉑、鐵和銅中選出的一種元素進行的固相生長、由非晶半導體膜制作晶態(tài)半導體膜；第三步驟，將元素周期表中的15族元素摻雜到晶態(tài)半導體膜中；第四步驟，在第三步驟之后，在500至650℃之間的溫度下對晶態(tài)半導體膜進行熱處理；第五步驟，對經(jīng)過第四步驟處理的晶態(tài)半導體膜進行構(gòu)圖，制作有源層；第六步驟，在有源層表面上制作絕緣膜；第七步驟，在第六步驟之后，利用熱氧化工藝氧化有源層；第八步驟，在經(jīng)過第七步驟處理之后，將元素周期表中的15族元素或元素周期表中的13族元素摻雜到有源層中；和第九步驟，在第八步驟之后，在750至1150℃的溫度下進行熱處理。另外，根據(jù)本發(fā)明方案的另一個方面，提供了一種制作在同一襯底上具有驅(qū)動TFT和像素TFT的半導體器件的方法，包括第一步驟，在襯底上制作非晶半導體膜；第二步驟，通過利用鎳、鈷、鈀、鍺、鉑、鐵和銅中選出的一種元素進行的固相生長、由非晶半導體膜制作晶態(tài)半導體膜；第三步驟，將元素周期表中的15族元素摻雜到晶態(tài)半導體膜中；第四步驟，在第三步驟之后，在500至650℃之間的溫度下對晶態(tài)半導體膜進行熱處理；第五步驟，對經(jīng)過第四步驟處理的晶態(tài)半導體膜進行構(gòu)圖，制作驅(qū)動TFT和像素TFT的有源層；第六步驟，在驅(qū)動TFT和像素TFT的有源層表面上制作第一絕緣膜；第七步驟，刻蝕第一絕緣膜，暴露出驅(qū)動TFT的整個有源層和像素TFT的部分有源層；第八步驟，利用熱氧化工藝在第七步驟中暴露出來的有源層表面上制作第二絕緣層；第九步驟，在第一絕緣層和第二絕緣層上制作布線；第十步驟，利用布線作為掩膜，將元素周期表中的15族元素或元素周期表中的13族元素摻雜到有源層中；和第十一步驟，在第十步驟之后，在750至1150℃的溫度下進行熱處理。另外，根據(jù)本發(fā)明方案的另一個方面，提供了一種制作在同一襯底上具有驅(qū)動電路單元和像素單元的半導體器件的方法，包括第一步驟，利用鎳、鈷、鈀、鍺、鉑、鐵和銅中選出的一種元素在襯底上制作半導體膜；第二步驟，在半導體膜上制作柵絕緣膜；第三步驟，去除部分柵絕緣膜，暴露出部分有源層；第四步驟，執(zhí)行熱處理工藝，以便在第三步驟中暴露出來的部分有源層中制作氧化膜；第五步驟，在柵絕緣膜和氧化膜上制作柵布線；第六步驟，在柵布線側(cè)面制作側(cè)壁；第七步驟，利用柵布線和側(cè)壁作為掩膜，將元素周期表中的15族元素摻雜到有源層中；第八步驟，去除側(cè)壁；第九步驟，利用柵布線作為掩膜，將元素周期表中的15族元素摻雜到有源層中；第十步驟，在以后將成為NTFT的區(qū)域上制作光刻膠掩膜，然后摻雜元素周期表的13族元素；和第十一步驟，在等同于第四步驟的溫度或更高的溫度下進行熱處理，將催化元素移入在第七步驟中摻雜了15族元素的區(qū)域。另外，根據(jù)本發(fā)明方案的另一個方面，提供了一種制作在同一襯底上具有驅(qū)動電路單元和像素單元的半導體器件的方法，包括第一步驟，利用鎳、鈷、鈀、鍺、鉑、鐵和銅中選出的一種元素在襯底上制作半導體膜；第二步驟，有選擇地將元素周期表中的15族元素摻雜到半導體膜中；第三步驟，進行熱處理，以便將催化元素移入摻雜了15族元素的區(qū)域；第四步驟，在半導體膜上制作柵絕緣膜；第五步驟，去除部分柵絕緣膜，暴露出部分有源層；第六步驟，執(zhí)行熱氧化工藝，以便在第五步驟中暴露出來的部分有源層中制作氧化膜；第七步驟，在柵絕緣膜和氧化膜上制作柵布線；第八步驟，在柵布線側(cè)面制作側(cè)壁；第九步驟，利用柵布線和側(cè)壁作為掩膜，將元素周期表中的15族元素摻雜到有源層中；第十步驟，去除側(cè)壁；第十一步驟，利用柵布線作為掩膜，將元素周期表中的15族元素摻雜到有源層中；第十二步驟，在以后將成為NTFT的區(qū)域上制作光刻膠掩膜，然后摻雜元素周期表的13族元素。圖1是示出AM-LCD剖面結(jié)構(gòu)的簡圖；圖2A-2D是示出AM-LCD制作工藝的簡圖；圖3A-3C是示出AM-LCD制作工藝的簡圖；圖4A-4D是示出AM-LCD的框圖和電路結(jié)構(gòu)的簡圖；圖5是示出驅(qū)動TFT(CMOS電路)的結(jié)構(gòu)的簡圖；圖6A和6B是示出AM-LCD剖面結(jié)構(gòu)的簡圖；圖7A-7C是示出AM-LCD制作工藝的簡圖8是示出AM-LCD剖面結(jié)構(gòu)的簡圖；圖9是示出AM-LCD的外視圖的簡圖；圖10A-10C是示出AM-LCD制作工藝的簡圖；圖11A-11C是示出AM-LCD制作工藝的簡圖；圖12A-12C是示出AM-LCD制作工藝的簡圖；圖13A-13C是示出AM-LCD制作工藝的簡圖；圖14A-14C是示出AM-LCD制作工藝的簡圖；圖15是示出在摻雜雜質(zhì)元素時濃度分布關(guān)系的簡圖；圖16A-16C是示出AM-LCD制作工藝的簡圖；圖17A和17B是示出AM-LCD制作工藝的簡圖；圖18A和18B是示出EL顯示器件的頂面結(jié)構(gòu)和剖面結(jié)構(gòu)的簡圖；圖19A-19C是示出EL顯示器件的像素單元結(jié)構(gòu)的簡圖；圖20是示出液晶光學響應特性的簡圖；圖21A-21F是示出電子設備實例的簡圖；圖22A-22D是示出電子設備實例的簡圖；圖23A和23B是示出光學引摯組合的簡圖。利用圖1解釋本發(fā)明的優(yōu)選實施方案。圖1是AM-LCD的剖面簡圖，其中驅(qū)動電路單元和像素單元作為一個單位制作在同一襯底上。注意，CMOS電路作為構(gòu)成驅(qū)動電路的基本電路，雙柵結(jié)構(gòu)TFT作為像素TFT。當然，這并不是限制于雙柵結(jié)構(gòu)，也可以使用三柵結(jié)構(gòu)、單柵結(jié)構(gòu)等。圖1中的參考號101表示具有熱阻的襯底，可以使用石英襯底、硅襯底、陶瓷襯底或金屬襯底(通常為不銹鋼襯底)。無論使用什么襯底，都可以在需要時制作基膜(優(yōu)選的是以硅為主要成份的絕緣膜)。參考號102表示作為基膜的氧化硅膜，由基膜上的半導體膜可以制作驅(qū)動TFT的有源層、像素TFT的有源層和存儲電容的下電極。注意，在整個說明書中，“電極”是指“布線”的一部分，并指示與另一布線進行電氣連接的位置，或指示半導體膜之間的互連。因此，為了方便，“布線”和“電極”在使用上的差異是詞“布線”通常包括“電極”。圖1中的驅(qū)動TFT的有源層由以下部分構(gòu)成源區(qū)103、漏區(qū)104、LDD(輕摻雜漏)區(qū)、和溝道形成區(qū)106、所有的n溝道TFT(此后稱之為NTFT)、源區(qū)107、漏區(qū)108、和溝道形成區(qū)109、所有的p溝道TFT(此后稱之為PTFT)。另外，像素TFT(在此使用NTFT)的有源層由以下部分構(gòu)成源區(qū)110、漏區(qū)111、LDD區(qū)112a和112b、溝道形成區(qū)113a和113b。另外由漏區(qū)111開始延伸的半導體膜用作存儲電容的下電極114。然后制作柵絕緣膜，覆蓋有源層和存儲電容的下電極，但在本發(fā)明中，驅(qū)動TFT的柵絕緣膜115(NTFT側(cè))和116(PTFT側(cè))比像素TFT的柵絕緣膜117薄。通常，柵絕緣膜115和116的厚度在5和50nm之間(優(yōu)選地在10和30nm之間)，而柵絕緣膜117的厚度在50和200nm之間(優(yōu)選地在100和150nm之間)。注意驅(qū)動TFT的柵絕緣膜不必具有單一的膜厚。換句話說，驅(qū)動TFT可以在驅(qū)動電路中具有厚度不同的絕緣膜。在這種情況下，位于襯底上的TFT至少具有三種不同的柵絕緣膜厚度。此外，驅(qū)動TFT柵絕緣膜和存儲電容介質(zhì)的厚度可以不同，這兩個厚度也可以與像素TFT柵絕緣膜的厚度不同。例如，在一些情況下，驅(qū)動TFT的柵絕緣膜厚度為5至10nm(特別是在需要高速工作的電路中)，像素TFT的厚度為100至150nm，而存儲電容介質(zhì)的厚度在30和50nm之間。本發(fā)明的進一步特點是存儲電容介質(zhì)118由和驅(qū)動TFT的柵絕緣膜115和116同時制作的絕緣膜制作。即，在結(jié)構(gòu)中驅(qū)動TFT柵絕緣膜和存儲電容介質(zhì)由同一絕緣膜制作，具有相同的膜厚。減小存儲電容介質(zhì)的厚度，可以在不增加制作電容的面積的條件下增加電容量。上述已公開的日本專利申請Hei10-156184沒有公開這種存儲電容結(jié)構(gòu)。另外，還可以獲得的優(yōu)點是沒有增加TFT的制作步驟。然后，驅(qū)動TFT的柵布線119和120、和像素TFT的柵布線121制作在柵絕緣膜115、116和117上。另外，存儲電容的上電極122同時制作在存儲電容介質(zhì)118上?？梢猿惺?00至1500℃高溫(優(yōu)選地是在900至1100℃之間)的熱阻導電膜用作制作柵布線119-121和存儲電容的上電極122的材料。通常，可以采用具有導電性的硅膜(例如摻磷硅膜，摻硼硅膜等)和金屬膜(例如鎢膜、鉭膜、鉬膜、鈦膜等)。還可以采用上述金屬膜中的一種的硅化膜和氮化膜(例如氮化鉭膜、氮化鎢膜、氮化鈦膜等)。另外，這些膜還可以自由組合成迭層膜。此外，當使用金屬膜時，期望與硅膜形成迭層結(jié)構(gòu)，以便防止金屬膜的氧化。另外，其中的金屬膜由氮化硅膜覆蓋的結(jié)構(gòu)對于防止氧化是有效的。制作圖1中的氮化硅膜123，防止柵布線氧化。然后，參考號124表示第一內(nèi)層絕緣膜，由包含硅(單層或迭層)的絕緣膜制作。氧化硅膜、氮化硅膜、氧化的氮化硅膜(其中氮含量高于氧含量)、和氮化的氧化硅膜(其中氧含量高于氮含量)可以用作包含硅的絕緣膜。然后，在第一內(nèi)層絕緣膜124中制作接觸孔，并制作源布線125和126、漏布線127、所有的驅(qū)動TFT、源布線128、漏布線129、兩個像素TFT。鈍化膜130和第二內(nèi)層絕緣膜131制作在布線上，然后在其上制作黑掩膜(擋光膜)132。另外，第三內(nèi)層絕緣膜133制作在黑掩膜132上，并在制作接觸孔之后制作像素電極134。期望使用介電常數(shù)小的樹脂膜制作第二內(nèi)層絕緣膜131和第三內(nèi)層絕緣膜133。聚酰亞胺膜、聚丙烯膜、聚酰胺膜、BCB(苯并環(huán)丁烷)膜等可以用作樹脂膜。另外，如果制作透射型AM-LCD，那么就將透明導電膜、通常為ITO膜，用作像素電極134。如果制作反射型AM-LCD，就將具有高反射率的金屬膜，通常為鋁膜，用作像素電極134。注意像素電極134通過圖1中的漏電極129電連接到像素TFT的漏區(qū)111，但是也可以使用在像素電極134和漏區(qū)111之間具有直接連接的結(jié)構(gòu)。具有上述結(jié)構(gòu)的AM-LCD的特征是驅(qū)動TFT柵絕緣膜比像素TFT柵絕緣膜薄，存儲電容介質(zhì)和驅(qū)動TFT柵絕緣膜同時由具有相同膜厚的絕緣膜制作。這樣，可以提供最佳地與電路性能相符的TFT，可以實現(xiàn)在小區(qū)域中就能獲得大電容量的存儲電容。本發(fā)明及上述結(jié)構(gòu)將根據(jù)下述實施方案進行詳細地解釋。實施方案1實現(xiàn)圖1所示結(jié)構(gòu)的制作方法，其中的結(jié)構(gòu)將在本發(fā)明優(yōu)選實施方案的詳細描述中解釋，將在實施方案1中進行解釋。圖2A至2C用于解釋。首先，準備石英襯底201作為襯底，并在不釋放到大氣中的條件下，在其頂部連續(xù)地制作20nm的氧化硅膜202和非晶硅膜(未示出)。這樣，將可以防止大氣中的雜質(zhì)，例如硼，被非晶硅膜的下表面吸收。注意，非晶硅膜用在實施方案1中，但也可以使用其它半導體膜。可以采用微晶硅膜，以及非晶鍺硅膜。然后，晶化非晶硅膜。在實施方案1中，利用已公開日本專利申請Hei9-312260描述的技術(shù)作為晶化方法。利用上述出版物描述的技術(shù)，非晶硅膜的晶化是利用從鎳、鈷、鈀、鍺、鉑、鐵和銅中選擇的一種元素作為提高晶化速度的催化元素、通過固相生長實現(xiàn)的。在實施方案1中，鎳用作催化元素，包含鎳的層制作在非晶硅膜上，晶化通過在550℃下熱處理14小時來完成。然后，對制作的晶態(tài)硅(多晶硅)膜進行構(gòu)圖，制作驅(qū)動TFT的有源層(半導體膜)203和像素TFT的有源層(半導體膜)204。注意，雜質(zhì)元素(磷或硼)可以在制作驅(qū)動TFT和像素TFT有源層之前或之后摻雜到晶態(tài)硅膜中，以便控制TFT的閾值電壓。該步驟可以針對NTFT、或者針對PTFT、或者針對兩者執(zhí)行。然后，利用等離子體CVD或濺射制作柵絕緣膜(第一絕緣膜)205。柵絕緣膜205是用作像素TFT的柵絕緣膜的絕緣膜，其厚度在50至200nm之間。在實施方案1中使用100nm厚的氧化硅膜。另外，可以使用在其中不僅可以制作氧化硅膜而且可以在氧化硅膜上制作氮化硅膜的迭層結(jié)構(gòu)，還可以使用氧化的氮化硅膜，其中氮摻雜到氧化硅膜中。在制作柵絕緣膜205之后，制作光刻膠掩膜(未示出)，并選擇性地去除柵絕緣膜205。此時，柵絕緣膜205保留在像素TFT上，并從將成為驅(qū)動TFT和存儲電容的區(qū)域上去除。由此獲得圖2A的狀態(tài)。在800至1150℃(優(yōu)選的是900至1100℃)度的氧化氣氛中進行15分鐘至8小時(優(yōu)選的是30分鐘至2小時)熱處理。在實施方案1中，在950℃度的氧氣氛中進行30分鐘的熱氧化處理。注意，干氧氣氛和濕氧氣氛均可以用作氧化氣氛，但干氧氣氛合適于降低半導體膜中的晶體缺陷。另外，還可以使用包含鹵族元素的氧氣氛。在包含鹵族元素的氣氛進行的熱氧化處理十分有效，因為可以得到鎳去除效應。利用熱氧化處理，在將成為驅(qū)動TFT和存儲電容的區(qū)域內(nèi)，氧化硅膜(也稱為氧化膜)206和207制作在暴露出的半導體膜表面上，其厚度在5至50nm(優(yōu)選的是在10至30nm之間)之間。最后，氧化硅膜206用作驅(qū)動TFT的柵絕緣膜(第二絕緣膜)，氧化硅膜207用作存儲電容介質(zhì)。另外，氧化反應在由剩余在像素TFT中的氧化硅膜制作的柵絕緣膜205和下面的半導體膜204之間的界面上進行。因此，像素TFT柵絕緣膜205的最終厚度在50和200nm之間(優(yōu)選的是在100至150nm之間)。完成熱氧化處理之后，制作驅(qū)動TFT的柵布線209(NTFT側(cè))和210(PTFT側(cè))、像素TFT的柵布線211、和存儲電容的上布線(也稱為上電極)212。注意，柵布線211是雙柵結(jié)構(gòu)，所以畫出了兩個上布線。然而，在實際中它們是相同的布線。另外，在實施方案1中，從底層開始，由硅膜(給定導電率)/氮化鎢膜/和鎢膜(或由底層開始，硅膜/和硅化鎢膜)組成的迭層膜用作柵布線209和211、以及存儲電容上布線212。當然，可以使用在本發(fā)明優(yōu)選實施方案的詳細描述中解釋的其它導電膜。此外，在實施方案1中，每個柵布線的厚度都是250nm。注意，在實施方案1中，最下層硅膜是用低壓CVD制作的。驅(qū)動電路柵絕緣膜的厚度在5至50nm之間，這樣在使用濺射或等離子體CVD時，根據(jù)條件的不同，將擔心對半導體膜(有源層)造成損傷。因此，期望使用能通過化學汽相反應淀積膜的熱CVD。然后，制作25nm厚的氮化硅膜213，覆蓋柵布線209至211和存儲電容的上布線212。氮化硅膜213防止柵布線209至211和存儲電容的上布線212氧化，同時在后面去除硅膜側(cè)壁的過程中用作刻蝕停止層。此時，利用包含氫的氣體(在實施方案1中使用氨氣)進行等離子體處理作為制作氮化硅膜213的預處理是有效的。氫，在該預處理中由等離子體激活(激發(fā))，鎖定在有源層(半導體膜)中，由此有效地實現(xiàn)氫吸收。此外，如果將包含亞硝酸氧化物的氣體添加到包含氫的氣體中，那么待處理的物體表面將由所產(chǎn)生的水清洗，可以有效地防止特別是硼等引起的空氣沾染。由此，可以獲得圖2B的狀態(tài)。然后，制作非晶硅膜(未示出)，再利用氯氣進行各向異性刻蝕，形成側(cè)壁214至218。在制作側(cè)壁214至218之后，利用元素周期表中的15族元素對有源層203和204進行摻雜(在實施方案1中使用磷)。此時，柵布線209至211、存儲電容的上電極212和側(cè)壁214至218成為掩膜，并以自對準方式制作雜質(zhì)區(qū)219至223。將摻雜到雜質(zhì)區(qū)219至223中的磷濃度調(diào)節(jié)到5×1019至1×1021原子/cm3之間。在整個說明書中，該處的磷濃度用n+表示(見圖2C)。該工藝分別在柵絕緣膜具有薄的膜厚并成為驅(qū)動TFT及存儲電容的區(qū)域和柵絕緣膜具有厚的膜厚并成為像素TFT的區(qū)域之間，或者同時在這兩個區(qū)域上進行。另外，進行質(zhì)量分離(massseperation)的離子植入和不進行質(zhì)量分離的等離子體摻雜可以用于磷摻雜工藝。此外，操作員可以將一些條件設定為最優(yōu)值，例如加速電壓和劑量等。在得到圖2C的狀態(tài)之后，除去側(cè)壁214至218，并再次執(zhí)行磷摻雜工藝。由此，低濃度雜質(zhì)區(qū)制作在將側(cè)壁214至218用作掩膜且在前一摻雜工藝中沒有摻雜磷的區(qū)域中。將摻雜到低濃度雜質(zhì)區(qū)中的磷濃度調(diào)節(jié)到5×1017至5×1018原子/cm3之間。在整個說明書中，該處的磷濃度用n-表示(見圖2D)。當然，該工藝還可以分別在柵絕緣膜具有薄的膜厚并成為驅(qū)動TFT及存儲電容的區(qū)域和柵絕緣膜具有厚的膜厚并成為像素TFT的區(qū)域之間，或者同時在這兩個區(qū)域上進行。另外，進行質(zhì)量分離(massseperation)的離子植入和不進行質(zhì)量分離的等離子體摻雜可以用于磷摻雜工藝。此外，操作員可以將一些條件設定為最優(yōu)值，例如加速電壓和劑量等。然而，低濃度雜質(zhì)區(qū)用作LDD區(qū)，這樣有必要仔細地控制磷濃度。在實施方案1中使用等離子體摻雜，摻雜磷的濃度分布(濃度曲線)示于圖15。驅(qū)動電路側(cè)的柵絕緣膜83和像素單元側(cè)的柵絕緣膜84在圖15中具有不同的膜厚。因此，摻雜磷在深度方向的濃度分布是不同的。在實施方案1中調(diào)節(jié)磷摻雜條件(加速電壓等)以便在驅(qū)動電路側(cè)獲得參考號85示出的濃度分布、在像素單元側(cè)獲得參考號86示出的濃度分布。在這種情況下，濃度分布在深度方向上是不同的，但制作的低濃度雜質(zhì)區(qū)87和88具有幾乎相同的磷濃度。注意，圖15所示的工藝可以用于該說明書中所描述的所有雜質(zhì)摻雜工藝。源區(qū)224、LDD區(qū)225、和溝道形成區(qū)226、制作CMOS電路的所有NTFT都由該工藝劃分開。另外，源區(qū)227、漏區(qū)228、LDD區(qū)229a和229b、和溝道形成區(qū)230a和230b、所有的像素TFT也都劃分開。存儲電容的下電極也劃分開。對于實施方案1的情況，存儲電容的下電極231由組份與溝道形成區(qū)230a和230b相同的半導體制作，或者是本征的，或者是基本本征的。另外，還在成為CMOS電路PTFT的區(qū)域中制作類似于NTFT的低濃度雜質(zhì)區(qū)的低濃度雜質(zhì)區(qū)232。然后，除成為CMOS電路PTFT的區(qū)域之外，所有的區(qū)域都覆蓋光刻膠掩膜233和234，并執(zhí)行摻雜元素周期表中的13族元素的工藝(在實施方案1中使用硼)。該工藝的劑量將可以制作濃度比已摻雜的磷濃度高的雜質(zhì)區(qū)。具體地講，對劑量進行調(diào)節(jié)，以便摻雜1×1020至3×1021原子/cm3的硼。在整個說明書中，該處的硼濃度用p++表示。結(jié)果，在顯示出n-型導電的雜質(zhì)區(qū)中導電性完全由硼反轉(zhuǎn)，其制作在成為PTFT以及顯示出p-型導電的雜質(zhì)區(qū)的區(qū)域中(圖3A)。當然，進行質(zhì)量分離的離子植入和不進行質(zhì)量分離的等離子體摻雜可以用于摻雜工藝。另外，操作員可以將一些條件設定為最優(yōu)值，例如加速電壓和劑量等。源區(qū)235、漏區(qū)236、溝道形成區(qū)237、和制作CMOS電路的所有PTFT都由該工藝劃分開。另外，CMOS電路NTFT的漏區(qū)238也劃分開。在制作所有的雜質(zhì)區(qū)之后，除去光刻膠掩膜233和234。然后在750至1150℃的溫度范圍內(nèi)進行20分鐘至12小時的熱處理工藝。在實施方案1中，熱處理在950℃的惰性氣氛中進行2小時(見圖3B)。在利用該工藝將摻雜到每個雜質(zhì)區(qū)中的磷或硼激活的同時，還進行另一工藝，在該工藝中，剩余在溝道形成區(qū)中的鎳(在晶化過程中用作催化元素)通過磷的吸收作用將從源區(qū)和漏區(qū)移走(吸收)。處理溫度高的原因是，如果溫度沒有達到半導體膜在由晶化工藝到吸收工藝的熱歷程中所接收的最高溫度±50℃，那么磷吸收作用將不是很有效。熱歷程通過950℃是為了在實施方案1中形成柵絕緣膜，以便有效地在900和1000℃之間進行熱處理。鎳由該工藝驅(qū)動沿圖3B中的箭頭方向移動，并由包含在源區(qū)或漏區(qū)中的磷吸收(捕獲)。由此，包含在溝道形成區(qū)238至241和存儲電容的下電極242中的鎳濃度將下降到2×1017原子/cm3到或更低(優(yōu)選的是1×1016原子/cm3或更低)。因此，對TFT的工作毫無影響。與此相反，鎳在源區(qū)243至245和漏區(qū)246至248進一步聚集，其濃度為1×1019原子/cm3或更高(通常為3×1019原子/cm3至1×1021原子/cm3)。在獲得圖3B的狀態(tài)之后，制作第一內(nèi)層絕緣膜249。在實施方案1中，使用等離子體CVD制作的1μm厚的氧化硅膜。然后，在制作接觸孔之后，制作源布線250至252、和漏布線253和254。這些布線由在其間夾入主要成份為鋁的導電膜的鈦迭層膜制作。在此，漏布線253用作由制作CMOS電路的NTFT和PTFT共享的布線。另外，如前所述，高濃度的鎳包含在源區(qū)和漏區(qū)中，這樣可以實現(xiàn)與源布線和漏布線的良好歐姆接觸。然后制作鈍化膜255。氮化硅膜、氧化的氮化硅膜、氮化的氧化硅膜或這些絕緣膜與氧化硅膜的迭層膜均可以用作鈍化膜255。在實施方案1中，300nm厚的氮化硅膜用作鈍化膜。注意，在實施方案1中利用氨氣進行等離子體處理，作為制作氮化硅膜的預處理，然后制作鈍化膜255。在該預處理中，由等離子體激活(激發(fā))的氫鎖定在鈍化膜255中，這樣有可能促進TFT有源層(半導體膜)中的氫吸收。此外，如果將包含氧化亞氮的氣體添加到包含氫的氣體中，就可以利用產(chǎn)生的水清潔待處理的物體表面，可以有效地防止特別是來自于硼的大氣沾染。在制作鈍化膜255之后，制作作為第二內(nèi)層絕緣膜256的0.5μm厚的氧化硅膜、0.2μm厚的氮化氧化硅膜和0.5μm厚的聚丙烯膜。然后，在其上面制作200nm厚的鈦膜，并對其進行構(gòu)圖，制作黑掩膜257。再次制作作為第三內(nèi)層絕緣膜258的1μm厚的聚丙烯膜，并制作接觸孔。然后由ITO膜制作像素電極259。由此完成具有圖3C所示結(jié)構(gòu)的AM-LCD。在實施方案1中，驅(qū)動電路(或信號處理電路)和像素單元制作在同一襯底上，并在AM-LCD中具有不同的柵絕緣膜厚度。通常，驅(qū)動電路中使用的驅(qū)動TFT的柵絕緣膜厚度比像素單元中使用的像素TFT的薄。另外，有一個特點，驅(qū)動TFT柵絕緣膜和制作在像素單元中的存儲電容介質(zhì)是同時制作的，具有相同的膜厚。由此，本發(fā)明的特點是將制作薄驅(qū)動TFT柵絕緣體的工藝和制作薄存儲電容介質(zhì)的工藝結(jié)合在一起。利用這種結(jié)構(gòu)，有可能在不擴展其面積的條件下提高存儲電容的電容量。另外，按照實施方案1的制作工藝，最終的TFT有源層(半導體膜)由具有保持晶格連續(xù)性的單一晶體結(jié)構(gòu)的晶態(tài)硅膜制作。這一特點將在下面解釋。微觀地觀察，根據(jù)上述制作工藝制作的有源層具有在其中聚集和排列多個針形或圓柱形晶體(此后稱之為圓柱形晶體)的晶體結(jié)構(gòu)。利用TEM(透射電子顯微鏡)可以容易地證實這一點。另外，利用電子束衍射和x-射線衍射已經(jīng)證實，盡管在有源層表面(溝道形成部分)上存在某些晶軸偏差，但是主晶向仍是{110}。作為詳細觀察觀測斑點直徑為1.5μm的電子束衍射照片的結(jié)果，本發(fā)明申請人發(fā)現(xiàn)盡管對應于晶向{110}出現(xiàn)清晰的衍射斑，但是每個衍射斑都具有同心分布。此外，本發(fā)明申請人還利用HR-TEM(高分辨率透射電子顯微鏡)觀察到由每個接觸圓柱形晶體形成的晶粒邊界，并證實晶粒邊界中的晶格具有連續(xù)性。通過在晶粒邊界中觀測晶格帶的連續(xù)地連接可以很容易地證實這一點。注意，在晶粒邊界中晶格的連續(xù)性源于這樣的事實，即晶粒邊界是稱為“平面邊界”的晶粒邊界。在該說明書中，平面邊界定義為“CharacterizationofHigh-EfficiencyCast-SiSolarCellWafersbyMBICMeasurement”，RyuichiShimokawaandYutakaHayashi，JapaneseJournalofAppliedPhysicsvol.27，No.5，pp.751-8，1988描述的“平面邊界”。根據(jù)上述文章，平面邊界包括雙晶粒邊界、特定的層積缺陷、特定的扭曲晶粒邊界等。平面邊界的特點是它不是電激活的。即，晶粒邊界可以基本上視為不存在的，因為它們不會起阻礙載流子運動的陷井的功能。對于晶軸(垂直于晶面的軸)為<110>軸的情況，{211}雙晶粒邊界可以稱為對應于∑3的晶粒邊界?！浦凳且粋€指示與相應晶粒邊界匹配程度的參數(shù)，已知較小的∑值表示較好的晶粒邊界匹配。利用TEM，本發(fā)明申請人詳細地觀測了通過本發(fā)明的實施方案獲得的多晶硅膜，并確定絕大多數(shù)晶粒邊界(高于90％，通常高于95％)具有對應于∑3的晶粒邊界。換句話說，是{211}雙晶粒邊界。對于兩個晶體具有{110}晶向的情況，如果與每個晶粒的{111}面對應的晶格帶具有角度θ，θ＝70.5°，那么晶粒邊界對應于∑3。在實施方案1中使用的多晶硅膜晶粒邊界中的相鄰晶粒晶格帶大約恰好在70.5°是連續(xù)的。由此可以得出結(jié)論，晶粒邊界是{211}雙晶粒邊界。注意，當θ＝38.9°時，晶粒邊界對應于∑9，還存在與此類似的其它晶粒邊界。該類型的對應晶粒邊界只形成在晶面取向相同的晶粒之間。換句話說，實施方案1獲得的多晶硅膜具有粗略地與{110}匹配的晶面取向，因此，這種對應晶粒邊界可以在大面積上制作。該種晶體結(jié)構(gòu)(字面上講是晶粒邊界結(jié)構(gòu))示出兩種不同的晶粒在晶粒邊界上非常匹配地結(jié)合在一起。即，晶格在晶粒邊界上具有連續(xù)性、并難于產(chǎn)生由晶體缺陷造成的俘獲能級等的晶體結(jié)構(gòu)。因此，有可能將具有該種晶體結(jié)構(gòu)的半導體薄膜當作不存在晶粒邊界的晶體結(jié)構(gòu)。另外，利用TEM已經(jīng)證實，通過在700至1150℃的高溫下進行的熱處理(熱氧化工藝或該實施方案中的吸收工藝)，晶粒邊界中的缺陷幾乎完全消失。顯然，在該熱處理工藝之前和之后，缺陷數(shù)目將顯著下降。缺陷數(shù)目的不同表現(xiàn)為由電子自旋共振(ESR)引起的自旋密度的不同?，F(xiàn)在，由實施方案1的工藝制作的多晶硅膜具有的自旋密度至少為5×1017自旋/cm3或更低(優(yōu)選的是3×1017自旋/cm3或更低)。然而，該測量值已接近已有測量儀器的的檢測極限，可以預測實際自旋密度會更低。由上可知，實施方案1獲得多晶硅膜基本上沒有內(nèi)部晶?；蚓Я＿吔?，由此可以將其視為單晶硅膜或基本上視為單晶硅膜。與TFT電學特性相關(guān)的知識實施方案1制作的TFT示出與MOSFET等效的電學特性。下列數(shù)據(jù)是從TFT獲得的(注意，有源層的膜厚是30nm，柵絕緣膜的厚度是100nm)，是本發(fā)明申請人所作的測試1.亞閾值系數(shù)通常較小，它是開關(guān)性能(打開/關(guān)斷的速度)的指標，對于n-溝道TFT和p-溝道TFT，在60和100mV/進制(decade)(通常從60至85mV/進制)之間。2.電場效應遷移率(uFE)較大，它是TFT工作速度的指標，對于n-溝道TFT在200和650cm2/伏特之間(通常在300和500cm2/伏特之間)，對于p-溝道TFT在100和300cm2/伏特之間(通常在150和300cm2/伏特之間)。3.閾值電壓(Vth)較小，它是TFT的驅(qū)動電壓的指標，對于n-溝道TFT在-0.5和1.5伏特之間，對于p-溝道TFT，在-1.5和0.5伏特之間上述特性證實，有可能實現(xiàn)非常優(yōu)異的開關(guān)特性和高速工作特性。與電路特性相關(guān)的知識下面示出利用實施方案1制作的TFT制成的振蕩環(huán)的頻率特性。振蕩環(huán)是其中的CMOS結(jié)構(gòu)反相器電路連接成具有奇數(shù)個級的狀態(tài)環(huán)的電路，并用于在反相器電路的每個級中獲得一定的延遲時間。用于實驗的振蕩環(huán)包括以下部分。#級9TFT柵絕緣膜厚度30nm和50nmTFT柵長(溝道長度)0.6μm研究振蕩環(huán)的振蕩頻率，可獲得的最大振蕩頻率是1GHz。此外，還可以制作一種實際的LST電路TEG、移位寄存器，并驗證其工作頻率。結(jié)果，利用30nm厚的柵絕緣膜、0.6μm的柵長、5V的電源電壓和50個級的移位寄存器電路獲得了100MHz的輸出脈沖工作頻率。振蕩環(huán)和移位寄存器獲得的上述驚人數(shù)據(jù)表明實施方案1的TFT具有等效于或超過MOSFET的性能(電學特性)。實施方案2圖4A至4D在實施方案2中用于具體說明哪種類型的TFT結(jié)構(gòu)放置在哪種類型的電路中。AM-LCD所需的最小工作電壓(電源電壓)決定于具體電路。例如，考慮提供給液晶的電壓和驅(qū)動像素單元中的像素TFT的電壓，工作電壓從14至20伏特。因此，必需使用可以承受這種過高電壓的TFT。另外，用在源驅(qū)動電路或柵驅(qū)動電路中的移位寄存器電路等大約在5至10伏特就足以工作。與外部信號更好地兼容是有利的，功率損耗越少，工作電壓越低也更有利。然而，替換成耐壓特性好的性質(zhì)將損害上述高耐壓型TFT的工作速度，因此不適用于需要高速工作的電路，例如移位寄存器電路。這樣，根據(jù)其用途，將制作在襯底上的電路劃分為要求TFT強調(diào)耐壓特性的電路和要求TFT強調(diào)工作速度的電路。實施方案2的構(gòu)成具體地示例在圖4A至4D中。圖4A示出由上表面觀察的AM-LCD框圖。參考號401表示用作圖像顯示單元的像素單元。另外，參考號402a表示移位寄存器電路，402b表示電平轉(zhuǎn)移電路，402c表示緩沖器電路?？傮w來說，柵驅(qū)動電路由這些電路構(gòu)成。注意，制作圖4A所示的AM-LCD中的柵驅(qū)動電路，夾住像素單元，每個均共享同一柵布線。換句話說，AM-LCD具有魯棒性，這樣即使任一柵驅(qū)動器中出現(xiàn)缺陷，電壓仍可以提供給柵布線。另外，參考號403a表示移位寄存器電路，403b表示電平轉(zhuǎn)移電路，403c表示緩沖器電路，403d表示取樣電路，總體來講，源驅(qū)動電路由這些電路構(gòu)成。預充電電路404制作在源驅(qū)動電路的另一側(cè)，夾住像素單元。在具有這種結(jié)構(gòu)的AM-LCD中，移位寄存器電路402a和403a是需要高速工作的電路，其工作電壓較低，在3.3至10伏特之間(通常從3.3至5伏特)，并不特別需要高耐壓特性。因此，減薄柵絕緣膜的厚度是有利的，膜厚在5和50nm之間(優(yōu)選的是從10至30nm)。圖4B示出的是在需要高速工作的主移位寄存器電路和其它信號處理電路中必需使用的CMOS電路的簡圖。注意，在圖4B中，參考號405a表示NTFT柵絕緣膜，405b表示PTFT柵絕緣膜，膜厚在5和50nm之間(優(yōu)選的是在10和30nm之間)。然后，將圖4C所示的CMOS電路提供給電平轉(zhuǎn)移電路402b和403b、緩沖器電路402c和403c、取樣電路403d、和預充電電路404。充電電流必需流入這些電路，這樣工作電壓較高，在14和16伏特之間。根據(jù)具體情況，還存在在柵驅(qū)動側(cè)需要19伏特工作電壓的情況。因此，需要耐壓特性極好(高耐壓特性)的TFT。此時，NTFT柵絕緣膜406a和PTFT柵絕緣膜406b在圖4C示出的CMOS電路中的膜厚設計為從50至200nm(優(yōu)選的是在100和150nm之間)。在需要高耐壓特性的電路中，則期望使柵絕緣膜的厚度比圖4B示出的移位寄存器電路中TFT的厚。然后，在圖4D中示出像素單元401的簡圖。考慮施加給液晶的電壓，對于像素TFT，需要在14和16伏特之間的工作電壓。另外，液晶和存儲電容中的累積電荷必需保持1幀，這樣關(guān)斷電流必需盡可能地小。因此，在實施方案2中是采用NTFT的雙柵結(jié)構(gòu)，柵絕緣膜407的厚度設定在50和200nm之間(優(yōu)選的是從100至150nm)。膜厚可以與圖4C所示的CMOS電路的膜厚相同，或者也可以具有不同的膜厚。此外，存儲電容介質(zhì)408的膜厚與圖4B所示的CMOS電路的柵絕緣膜厚度相同，因此也處于5和50nm之間(優(yōu)選的是從10至30nm)。對于上述的AM-LCD實例，存在多個制作在同一襯底上的電路。所需的工作電壓(電源電壓)也隨著電路的不同而不同。在這種情況下，需要配置具有不同柵絕緣膜厚度的TFT以便適應各種用途，正如本發(fā)明所作的。實施方案3在實施方案1中選擇性去除柵絕緣膜205的工藝過程中，期望在成為驅(qū)動TFT和存儲電容的區(qū)域內(nèi)進行去除，如圖5所示。在圖5中，參考號501表示有源層、502表示柵絕緣膜205的端截面、503和504表示柵布線。期望在有源層501的端截面、以及柵布線疊蓋有源層的區(qū)域505中保留柵絕緣膜205，如圖5所示。在進行后續(xù)熱氧化工藝時，在有源層501的端部會發(fā)生稱為邊緣變薄的現(xiàn)象。這是一種氧化反應在有源層端部的下面進行挖掘的現(xiàn)象，端部變薄同時升起。因此，如果發(fā)生邊緣變薄現(xiàn)象，那么在柵布線疊蓋時，將會發(fā)生柵布線易于切斷的問題。然而，如果除去柵絕緣膜205，如圖5所示的結(jié)構(gòu)，那么在發(fā)生柵布線疊蓋的區(qū)域505中可以防止邊緣變薄現(xiàn)象。因此，有可能防止柵布線切斷這種問題發(fā)生。實施方案4圖6A和6B在實施方案4中用于解釋在圖1所示AM-LCD結(jié)構(gòu)中的TFT下方制作光掩蔽膜的結(jié)構(gòu)。圖6A所示的結(jié)構(gòu)基本上與圖1的結(jié)構(gòu)相同，其差別在于光掩蔽膜601至604制作在各個TFT的下方。另外，圖6B是光掩蔽膜605還制作在存儲電容下方的結(jié)構(gòu)。用于柵布線的同種材料還可以用于光掩蔽膜601至605。250nm厚的鉭膜在實施方案4中用于獲得楔狀外形，并且在制作光掩蔽膜之后，它們覆以氮化硅膜(未示出)作為防止氧化的措施。當然，也可以使用用于柵布線的同種材料。例如，可以使用n-型多晶硅膜和硅化鎢膜構(gòu)成的迭層結(jié)構(gòu)。另外，對于圖6B結(jié)構(gòu)的情況，有可能使用光掩蔽膜605作為存儲電容電極。在這種情況下，存儲電容的上電極606和光掩蔽膜605可以具有固定的電位。二者也可以具有相同的固定電位。此外，制作在圖6A和6B中的像素TFT下方的光掩蔽膜603和604可以保持浮置狀態(tài)，或保持在固定電位。期望固定電位至少要設定為比視頻信號的最低電位還低的電位，優(yōu)選地設定為制作在襯底上的所有電路的最低電源電位的電位，或更低的電位。例如，存在多條為AM-LCD制作的電源線，例如用于驅(qū)動電路和其它信號處理電路和像素單元的電源線，預定的電位提供給各個電路。換句話說，存在某個標準最低電位，多個電壓都是以它為標準形成的。最低電源電位指明在所有電路中成為標準的最低電位。通過設定制作在像素TFT下方、且或者浮置或者具有固定電位的光掩蔽膜603和604，可以獲得時TFT的工作不會產(chǎn)生影響(幾乎沒有形成寄生電容)的光掩蔽膜。此外，在驅(qū)動電路中為NTFT和PTFT制作光掩蔽膜601和602。注意，有可能利用沒有為NTFT、PTFT、或二者制作光掩蔽膜的結(jié)構(gòu)。如果這樣，那么期望將光掩蔽膜601和602或者設定為浮置狀態(tài)，或者具有固定電位(優(yōu)選的是最低電源電位)，類似于上述的光掩蔽膜603和604。即，期望為了簡單的光掩蔽膜而使用它們。由此，利用實施方案4的結(jié)構(gòu)，如上所述，可以防止產(chǎn)生由來自襯底的雜散光引起的光泄漏電流。注意，實施方案4的結(jié)構(gòu)可以結(jié)合實施方案3的結(jié)構(gòu)。實施方案5圖7A至8在實施方案5中用于解釋利用不同于實施方案1的工藝制作AM-LCD。首先，接著實施方案1的制作工藝，氧化硅膜(基膜)和非晶硅膜(未示出)連續(xù)地淀積在石英襯底201上。在非晶硅膜晶化之后，由晶態(tài)硅膜制作有源層203和204。在制作有源層之后，光刻膠掩膜701至703制作在有源層上，如圖7A所示，并執(zhí)行摻雜元素周期表中的15族元素的工藝。由此，形成磷摻雜區(qū)704至708。注意，期望在制作光刻膠掩膜701至703之前氧化有源層的表面。通過制作氧化硅膜，可以增強有源層和光刻膠掩膜之間的附著力，并可以防止有源層受有機材料的沾染。光刻膠掩膜701和702制作在驅(qū)動TFT的有源層上，并配置得使后來成為源區(qū)或漏區(qū)的部分(或全部)區(qū)域暴露出來。另外，光刻膠掩膜703配置得使成為像素TFT的源區(qū)或漏區(qū)的部分(或全部)區(qū)域暴露出來。成為存儲電容下電極的區(qū)域在此時完全暴露出來，并成為磷摻雜區(qū)708。另外，期望摻雜磷的濃度在5×1018至1×1020原子/cm3之間(優(yōu)選的是從1×1019至5×1019原子/cm3)。然而，必需摻雜的磷濃度根據(jù)溫度和后續(xù)吸收工藝的時間量以及磷摻雜區(qū)的面積而變化，所以濃度并不限制在該濃度范圍。然后，除去光刻膠掩膜701至703，并利用溫度在500和650℃之間、時間為2至16小時熱處理，在用于晶化硅膜的催化元素上(實施方案5中使用的是鎳)執(zhí)行吸收工藝。如實施方案1所述，為了產(chǎn)生吸收作用，溫度需要保持在熱歷程中的最高溫度±50℃的范圍內(nèi)。在550至600℃之間的溫度下進行晶化熱處理，這樣通過500和650℃之間的熱處理可以產(chǎn)生足夠的吸收作用。通過在實施方案5中600℃、8小時的增加的熱處理，鎳沿箭頭所示方向移動，即向磷摻雜區(qū)704至708移動。這可以表達為鎳在磷摻雜區(qū)704至708中被吸收。由此，形成吸收區(qū)709至713。吸收區(qū)709至712仍作為TFT的源區(qū)和漏區(qū)的部分或全部，而吸收區(qū)713作為存儲電容的下電極(見圖7B)。在經(jīng)圖7B的吸收工藝處理之后，形成柵絕緣膜(未示出)，并進行構(gòu)圖，形成像素TFT的柵絕緣膜205。此外，還可以根據(jù)實施方案1的工藝進行處理，因此，略去了解釋。由此，完成圖8所示的AM-LCD。圖8所示的AM-LCD的剖面結(jié)構(gòu)與圖1所示的AM-LCD的剖面結(jié)構(gòu)相同。實施方案5中的不同點是含鎳區(qū)域801至803存在于驅(qū)動電路的源區(qū)103至107和漏區(qū)104至108中的一部分中。鎳在含鎳區(qū)域801至803中的濃度為1×1029原子/cm3或更高(通常在3×1019至1×1021原子/cm3之間)。然而，因為鎳處于十分穩(wěn)定的狀態(tài)，它不會成為影響TFT特性的不穩(wěn)定材料。此外，NTFT和PTFT的漏布線127和漏區(qū)104和108之間的接觸區(qū)分別成為實施方案5中的含鎳區(qū)域802(圖8)。利用這種結(jié)構(gòu)，由于金屬鎳的存在，可以獲得良好的歐姆接觸。假定這是可能的，因為由于存在鎳而引起的硅化物的形成。另外，源區(qū)103和源布線125(或源區(qū)107和源布線126)可以相互接觸，而不通過含鎳區(qū)域，但是顯然有可能使它們類似于漏布線通過含鎳區(qū)域而相互接觸。上述內(nèi)容對于像素單元的源區(qū)110和漏區(qū)111是類似的。含鎳區(qū)域804和805還在這些區(qū)域中的一部分中存在。實施方案5的又一特點是，在存儲電容的下電極114中，磷的濃度在5×1018至1×1020原子/cm3(優(yōu)選的是在1×1019至5×1019原子/cm3之間)之間，鎳的濃度是1×1019原子/cm3或更高(通常從3×1019至1×1021原子/cm3)。換句話說，即使沒有向存儲電容的上電極122施加電壓，降低AM-LCD的功率損耗也是有效的，因為有可能將上電極122用作電極，正如它所是的。如上所述，將用于吸收工藝的磷摻雜工藝和為存儲電容的下電極提供導電率的磷摻雜工藝結(jié)合在一起的方案可作為實施方案5的制作工藝的一個特點。這樣，有可能降低功率損耗，而不增加制作工藝的數(shù)目。注意，實施方案5的結(jié)構(gòu)可以自由地與實施方案1至4中的任一結(jié)構(gòu)結(jié)合在一起。實施方案6事先制作由像素TFT使用的柵絕緣膜(對應于圖7C中的柵絕緣膜205)，并在實施方案5中的圖7A所示的制作工藝中制作光刻膠掩膜701至703之前，覆蓋有源層。換句話說，圖7A的磷摻雜工藝是貫穿-摻雜、穿過膜厚為50至200nm的柵絕緣膜。然后，在去除光刻膠掩膜701至703之后，在覆蓋了柵絕緣膜的有源層中執(zhí)行吸收工藝。吸收工藝完成之后，對柵絕緣膜進行構(gòu)圖，形成與圖7C相同的結(jié)構(gòu)。實施方案6的優(yōu)點是有源層在吸收工藝中沒有暴露出來。如果有源層暴露出來，那么磷摻雜區(qū)704至708中的磷將根據(jù)一些條件例如處理溫度和處理環(huán)境而擴散到大氣中，并擔心磷會摻雜到后來將成為溝道形成區(qū)的區(qū)域中。然而，如果如實施方案6那樣，用柵絕緣膜進行覆蓋，就不會出現(xiàn)這種問題。注意，實施方案6的結(jié)構(gòu)可以自由地與實施方案1至4中的任一結(jié)構(gòu)組合在一起。此外，制作完成的AM-LCD特性與在實施方案5中由圖8解釋的相同，所以略去了解釋。實施方案7在實施方案7中，解釋帶有利用實施方案1所示的制作工藝在襯底上制作了TFT的實際AM-LCD的制作。在獲得圖3C的狀態(tài)之后，80nm定向膜制作在像素電極259上。然后，準備作為相對襯底的、帶有濾色器、透明電極(相對電極)和制作在襯底上的定向膜的玻璃襯底，在每個定向膜上執(zhí)行拋光工藝，利用密封材料(密封膠)將在其上制作了TFT的襯底和相對襯底粘合在一起。液晶被固定在該空間內(nèi)?？梢允褂萌魏伪娭娜萜鳂?gòu)造方法，所以略去了詳細描述。注意，維持容器間隙的間隔層可以根據(jù)需要制作。因此，對于可以維持容器間隙的情況，就不需要制作間隔層，例如對角線為1英寸或更小的AM-LCD。然后，圖9示出上述制作的AM-LCD的外部視圖。像素單元902、源驅(qū)動電路903、柵驅(qū)動電路904、和信號處理電路(例如信號分離電路、D/A轉(zhuǎn)換電路、γ補償電路、和差分放大電路)905均制作在有源矩陣襯底(表示在其上制作了TFT的襯底)901上，并連接FPC(柔性印刷電路)906。注意，參考號907表示相對襯底。還要注意，有可能自由地將實施方案7的結(jié)構(gòu)與實施方案1至6中的任一結(jié)構(gòu)結(jié)合在一起。實施方案8在實施方案8中解釋在制作實施方案1的晶態(tài)硅膜時采用不同方法的情況。具體地講，已公開的日本專利申請Hei7-130652(對應于美國專利申請08/329,644)的實施方案2中描述的技術(shù)用于晶化非晶硅膜。出版物中描述的技術(shù)是，將促進晶化的催化元素(通常是鎳)選擇性地保留在非晶硅膜表面上，并利用這些部分作為晶核種子進行晶化。在晶體生長過程中可以保持特定的方向性，這樣有可能利用該技術(shù)制作出結(jié)晶良好的晶態(tài)硅膜。注意，有可能自由地將實施方案8的結(jié)構(gòu)與實施方案1至7中的任一結(jié)構(gòu)結(jié)合在一起。實施方案9實施方案9解釋了這樣一個實例，其中摻雜了元素周期表中的13或15族元素，制成源區(qū)和漏區(qū)，但是工藝順序不同于實施方案1。圖10A至10C用于進行解釋。首先，根據(jù)實施方案1的工藝獲得圖2B的狀態(tài)。然后，執(zhí)行磷摻雜工藝，獲得低濃度雜質(zhì)區(qū)11a至11f。此處的摻雜磷濃度是n-，摻雜到低濃度雜質(zhì)區(qū)11a至11f中的磷濃度在5×1017至5×1018原子/cm3(見圖10A)。然后，制作側(cè)壁12a至12e，這與實施方案1相同，再執(zhí)行另一個磷摻雜工藝。此處的摻雜磷濃度是n+。由此，劃分出源區(qū)13、LDD區(qū)14、溝道形成區(qū)15、和所有的驅(qū)動電路NTFT。還劃分出源區(qū)16、漏區(qū)17、LDD區(qū)18a和18b、溝道形成區(qū)19a和19b、所有的像素單元、和存儲電容的下電極20(見圖10B)。然后，制作光刻膠掩膜21a和21b，并執(zhí)行硼摻雜工藝。此時摻雜硼的濃度是p++。由此，劃分出驅(qū)動電路NTFT的漏區(qū)22、源區(qū)23、漏區(qū)24、溝道形成區(qū)25、和所有的驅(qū)動電路NTFT(見圖10C)。其它工藝依據(jù)實施方案1的制作工藝進行。有可能自由地將實施方案9的結(jié)構(gòu)與實施方案1至8中的任一結(jié)構(gòu)結(jié)合在一起。實施方案10實施方案10解釋這樣一種實例，其中摻雜了元素周期表中的13或15族元素，制成源區(qū)和漏區(qū)，但是工藝順序不同于實施方案1。圖11A至11C用于進行解釋。首先，在根據(jù)實施方案1的工藝獲得圖2B的狀態(tài)之后，制作光刻膠掩膜27a和27b。然后，執(zhí)行硼摻雜工藝。此處摻雜硼的濃度是p++。由此，劃分出源區(qū)28、漏區(qū)29、溝道形成區(qū)30、和所有的驅(qū)動電路NTFT。(見圖11A)。然后，去除光刻膠掩膜27a和27b，并類似于實施方案1制作側(cè)壁31a和31b。然后執(zhí)行磷摻雜工藝。此處摻雜磷的濃度是n+。由此制成磷摻雜濃度在5×1019至1×1021原子/cm3之間的雜質(zhì)區(qū)32a和32b(見圖11B)。然后，去除側(cè)壁31a和31b，執(zhí)行另一個磷摻雜工藝。此處摻雜磷的濃度是n-。由此，劃分出源區(qū)33、漏區(qū)34、LDD區(qū)35、溝道形成區(qū)36、和所有的驅(qū)動電路NTFT。還劃分出源區(qū)37、漏區(qū)38、LDD區(qū)39a和39b、溝道形成區(qū)40a和40b、所有的像素單元、和存儲電容的下電極41(見圖11C)。其它工藝依據(jù)實施方案1的制作工藝進行。有可能自由地將實施方案10的結(jié)構(gòu)與實施方案2至8中的任一結(jié)構(gòu)結(jié)合在一起。實施方案11實施方案11解釋這樣一種實例，其中摻雜了元素周期表中的13或15族元素，制成源區(qū)和漏區(qū)，但是工藝順序不同于實施方案1。圖12A至12C用于進行解釋。首先，在根據(jù)實施方案1的工藝獲得圖2B的狀態(tài)之后，制作光刻膠掩膜27a和27b。然后，執(zhí)行硼摻雜工藝。此處摻雜硼的濃度是p++。由此，劃分出源區(qū)28、漏區(qū)29、溝道形成區(qū)30、和所有的驅(qū)動電路PTFT。到此為止，是與實施方案10相同的(見圖12A)。然后，去除光刻膠掩膜27a和27b，執(zhí)行磷摻雜工藝。此處摻雜磷的濃度是n-。由此制成磷摻雜濃度在5×1017至5×1018原子/cm3之間的低濃度雜質(zhì)區(qū)43a至43e(見圖12B)。類似于實施方案1制作側(cè)壁44a至44e。然后，執(zhí)行另一個磷摻雜工藝。此處摻雜磷的濃度是n+。由此，劃分出源區(qū)45、漏區(qū)46、LDD區(qū)47、溝道形成區(qū)48、和所有的驅(qū)動電路NTFT。還劃分出源區(qū)49、漏區(qū)50、LDD區(qū)51a和51b、溝道形成區(qū)52a和52b、所有的像素單元、和存儲電容的下電極53(見圖12C)。其它工藝依據(jù)實施方案1的制作工藝進行。有可能自由地將實施方案11的結(jié)構(gòu)與實施方案2至8中的任一結(jié)構(gòu)結(jié)合在一起。實施方案12實施方案12解釋這樣一種實例，其中摻雜了元素周期表中的13或15族元素，制成源區(qū)和漏區(qū)，但是工藝順序不同于實施方案1。圖13A至13C用于進行解釋。首先，根據(jù)實施方案1的工藝獲得圖2C的狀態(tài)。該狀態(tài)示于圖13A。然后，在去除側(cè)壁214至216之后，制作光刻膠掩膜55a和55b。然后，執(zhí)行硼摻雜工藝。此處摻雜硼的濃度是p++。由此，劃分出源區(qū)56、漏區(qū)57、溝道形成區(qū)58、和所有的驅(qū)動電路PTFT。(見圖13B)。然后，去除光刻膠掩膜55a和55b，并執(zhí)行另一磷摻雜工藝。此處摻雜磷的濃度是n-。由此，劃分出源區(qū)59、漏區(qū)60、LDD區(qū)61、溝道形成區(qū)62、和所有的驅(qū)動電路NTFT。還劃分出源區(qū)63、漏區(qū)64、LDD區(qū)65a和65b、溝道形成區(qū)66a和66b、所有的像素單元、和存儲電容的下電極67(見圖13C)。其它工藝依據(jù)實施方案1的制作工藝進行。有可能自由地將實施方案12的結(jié)構(gòu)與實施方案2至8中的任一結(jié)構(gòu)結(jié)合在一起。實施方案13實施方案13解釋這樣一種實例，其中摻雜了元素周期表中的13或15族元素，制成源區(qū)和漏區(qū)，但是工藝順序不同于實施方案1。圖14A至14C用于進行解釋。首先，根據(jù)實施方案1的工藝獲得圖2B的狀態(tài)。然后，執(zhí)行磷摻雜工藝，獲得低濃度雜質(zhì)區(qū)11a至11f。此處摻雜磷的濃度是n-。摻雜到低濃度雜質(zhì)區(qū)11a至11f中的磷濃度在5×1017至5×1018原子/cm3之間(見圖14A)。然后，制作光刻膠掩膜68a和68b，并執(zhí)行硼摻雜工藝。此處摻雜硼的濃度是p++。由此，劃分出源區(qū)69、漏區(qū)70、溝道形成區(qū)71、和所有的驅(qū)動電路PTFT(見圖14B)。然后，制作側(cè)壁72a至72e，類似于實施方案1，并執(zhí)行另一個磷摻雜工藝。此處摻雜磷的濃度是n+。由此劃分出源區(qū)73、漏區(qū)74、LDD區(qū)75、溝道形成區(qū)76、和所有的驅(qū)動電路NTFT。還劃分出源區(qū)77、漏區(qū)78、LDD區(qū)79a和79b、溝道形成區(qū)80a和80b、所有的像素單元、和存儲電容的下電極81(見圖14C)。其它工藝依據(jù)實施方案1的制作工藝進行。有可能自由地將實施方案13的結(jié)構(gòu)與實施方案2至8中的任一結(jié)構(gòu)結(jié)合在一起。實施方案14在實施方案1、5、6、和8至13所示的制作工藝中側(cè)壁用于制作LDD區(qū)，但是也有可能利用普通的光刻膠掩膜和構(gòu)圖技術(shù)制作LDD區(qū)。在這種情況下，與利用側(cè)壁的情況相比，可以自由地設計LDD區(qū)的寬度(長度)。因此，可以說在LDD區(qū)的寬度等于0.1μm或更寬的情況下，這是一種有效的方法。實施方案15在實施方案15中，利用圖16A至16C解釋利用不同于實施方案4的工藝制作AM-LCD的實例。注意，在解釋過程中，相同的參考號指代與實施方案4相同的部分。根據(jù)實施方案1的制作工藝，首先在石英襯底201上淀積非晶硅膜(未示出)，并在晶化非晶硅膜之后，由晶態(tài)硅膜制作有源層。在制作有源層之后，利用氧化硅膜在有源層上制作掩膜1601a至1601c，如圖16A所示，并執(zhí)行摻雜元素周期表中的15族元素(在實施方案15中使用的是磷)的工藝。對于元素周期表中的15族元素的摻雜濃度可以參考實施方案4(見圖16A)。由此，制作磷摻雜區(qū)704至708。注意，上述摻雜元素周期表中的15族元素的工藝可以利用剩余的光刻膠掩膜(未示出)進行，用于制作掩膜1601a和1601b。掩膜1601a和1601b制作在驅(qū)動TFT的有源層上，并配置得部分或全部地暴露出后來將成為源區(qū)或漏區(qū)的區(qū)域。另外，掩膜1601c配置得部分地暴露出像素TFT的源區(qū)或漏區(qū)。此時還部分地暴露出將成為存儲電容下電極的區(qū)域。然后，利用所剩余的掩膜1601a至1601c，通過在500和650℃之間、長達2至16小時的熱處理執(zhí)行鎳吸收工藝。在實施方案15中，通過溫度為600℃、時間為12小時的熱處理，使鎳沿著箭頭方向移動，即移入磷摻雜區(qū)704至708。由此形成吸收區(qū)709至713(見圖16B)。在完成圖16B的吸收工藝之后，利用掩膜1601a至1601c作為掩膜將吸收區(qū)709至713除去。對于該工藝，可以執(zhí)行使用氣體氟的干法刻蝕。由此形成晶態(tài)硅膜1602至1604，其中的鎳或者減少、或者去除(見圖16C)。通過構(gòu)圖，晶態(tài)硅膜1602和1603成為驅(qū)動TFT的有源層，晶態(tài)硅膜1604成為像素TFT的有源層和存儲電容的下電極。在圖7B之后的后續(xù)步驟與實施方案4的工藝一致。注意，有可能自由地將實施方案15的結(jié)構(gòu)與實施方案1至14中的任一結(jié)構(gòu)結(jié)合在一起。實施方案16在實施方案16中，解釋利用不同于實施方案1的工藝制作第一內(nèi)層絕緣膜的實例。利用圖17A至17B進行解釋。首先，根據(jù)實施方案1的制作工藝，完成到達圖3B所示的吸收工藝的各種工藝。制作厚度在50和100nm之間(在實施方案16中是70nm)氮化氧化硅膜A1701，并在頂部制作厚度在600nm和1μm之間(在實施方案16中是800nm)的氮化氧化硅膜B1702。另外，光刻膠掩膜1703制作在其頂部(見圖17A)。注意，氮化氧化硅膜A1701和氮化氧化硅膜B1702所包含的氮、氧、氫和硅的組份比例是不同的。氮化氧化硅膜A1701是氮7％、氧59％、氫2％、硅32％，而氮化氧化硅膜B1702是氮33％、氧15％、氫23％、硅29％。當然，組份比例并不限于此。另外，光刻膠掩膜1703的膜厚較大，這樣可以使氮化氧化硅膜B1702表面上的起伏完全消除。然后，利用四氟化碳和氧的混合氣進行干法刻蝕，刻蝕掉光刻膠掩膜1703和氮化氧化硅膜B1702。對于實施方案16的情況，利用四氟化碳和氧的混合氣進行干法刻蝕的刻蝕速率對于氮化氧化硅膜B1702和光刻膠掩膜1703幾乎是相同的。利用該刻蝕工藝完全除去光刻膠掩膜1703，并刻蝕掉部分氮化氧化硅膜B1702(在實施方案16中，由表面刻蝕的深度是300nm)，如圖17B所示。結(jié)果，光刻膠掩膜1703的表面平坦度反映在氮化氧化硅膜B1702的表面平坦度中，它是按照原樣刻蝕的。由此，可以獲得非常平坦的第一內(nèi)層絕緣膜1704。在實施方案16中，第一內(nèi)層絕緣膜1704的膜厚是500nm。實施方案1的制作工藝可以用作后續(xù)工藝的參考。注意，有可能自由地將實施方案15的結(jié)構(gòu)與實施方案1至15中的任一結(jié)構(gòu)結(jié)合在一起。實施方案17在實施方案17中，解釋了利用本發(fā)明工藝制作EL(電致發(fā)光)顯示器件的實例。注意，圖18A是本發(fā)明EL顯示器件的頂面視圖，圖18B是剖面視圖。在圖18A中，參考號3001表示襯底、3002表示像素單元、3003表示源側(cè)驅(qū)動電路、3004表示柵側(cè)驅(qū)動電路。兩個驅(qū)動電路都通過布線3005連接到FPC3006，由此連接到外部裝置。制作第一密封材料3101、護膜3102、填料3103、和第二密封材料3104，以便在此時環(huán)繞像素單元3002、源側(cè)驅(qū)動電路3003、和柵側(cè)驅(qū)動電路3004。另外，圖18B對應于沿圖18A中的切開線A-A’得到的剖面圖。包含在源側(cè)驅(qū)動電路3003中的驅(qū)動TFT3201(然而，在此示出了n溝道TFT和p溝道TFT)和包含在像素單元3002中的像素TFT3202(然而，在此示出了控制EL器件的電流的TFT)制作在襯底3001上。在實施方案17中，與圖1驅(qū)動電路的TFT結(jié)構(gòu)相同的TFT用于驅(qū)動TFT3201。另外，與圖1像素單元的TFT結(jié)構(gòu)相同的TFT用于像素TFT3202。由樹脂材料制作的內(nèi)層絕緣膜3301(平坦膜)制作在驅(qū)動TFT3201和像素TFT3202上，然后電氣連接到像素TFT3202的漏的像素電極(陰極)3302制作在頂部。具有光掩蔽特性的導電膜(通常，導電膜的主要成份是鋁、銅、或銀，或由這些膜和其它導電膜構(gòu)成的迭層膜)可以用作像素電極3302。在實施方案17中，鋁合金用作像素電極。絕緣膜3303制作在像素電極3302上，開孔制作在像素電極3302上的絕緣膜3303中。EL(電致發(fā)光)層3304制作在像素電極3302上的開孔中。眾知的有機EL材料或無機EL材料可以用作EL層3304。此外，在有機EL材料中，存在低分子材料(單分子體)和高分子材料(聚合物)，兩種材料均可以使用。眾知的技術(shù)可以用作制作EL層3304的方法。此外，對于EL層的結(jié)構(gòu)，可以自由地在迭層結(jié)構(gòu)或單層結(jié)構(gòu)中組合和使用空穴注入層、空穴輸運層、照明層、電子輸運層、或電子注入層。陽極3305由EL層3304上的透明導電膜制作。氧化銦和氧化錫的復合物、或氧化銦和氧化鋅的復合物可以用作透明導電膜。期望盡可能多地去除陽極3305和EL層3304之間的界面上存在的水汽和氧。因此，需要這樣的設備，它可以連續(xù)地在真空中淀積兩種膜，或先在氮氣或惰性氣氛中制作EL層3304、然后制作陽極3305、而不暴露在水汽和氧之下。在實施方案17中，有可能利用多腔室系統(tǒng)(模組工具系統(tǒng))執(zhí)行上述膜淀積工藝。然后，陽極3305電連接到由參考號3306表示的區(qū)域中的布線3005。布線3005是向陽極3305提供預定電壓的電源線，它通過導電材料3307電連接到FPC3006。由此，由像素電極(陰極)3302、EL層、和陽極3305制作EL元件。EL元件由第一密封材料3101和護膜3102包圍，并由填料3103密封，其中護膜由第一密封材料3101連接到襯底3001。玻璃板、FRP(纖維玻璃增強塑料)板、PVF(聚氟乙烯)膜、聚酯薄膜、聚酯膜、或丙烯酸膜均可以用作護膜3102。在實施方案17中使用透光材料，因為EL元件射出的光線方向朝向護膜3102。然而，當EL元件射出的光線朝向與護膜相對的面時，就不需要使用透光材料，可以使用板結(jié)構(gòu)，其中金屬板(通常是不銹鋼板)、陶瓷板、或鋁箔被PVF膜和聚酯薄膜夾住。另外，紫外固化樹脂或熱固化樹脂可以用作填料3103，這樣還可以使用PVC(聚氯乙烯)、聚丙烯、聚酰亞胺、環(huán)氧樹脂、硅膠、PVB(聚乙烯醇縮丁醛)、或EVA(乙酸乙烯)。如果在填料3103內(nèi)部制作吸水劑(優(yōu)選氧化鋇)，那么就可以控制EL元件的老化。注意，在實施方案17中使用透明材料，這樣EL元件射出的光線可以透過填料3103。另外，間隔層可以包含在填料3103中。然后，如果間隔層由氧化鋇制作，就有可能使間隔層自身就具有吸水特性。此外，當使用間隔層時，在陽極3305上制作作為緩沖層的樹脂膜以便緩沖來自間隔層的壓力是有效的。另外，布線3005通過導電膜3307電連接到FPC3006。布線3005傳輸信號，信號由像素單元3002發(fā)出、經(jīng)過源側(cè)驅(qū)動電路3003、柵側(cè)驅(qū)動電路3004、到達FPC3006。還存在通過FPC3006到外部裝置的電連接。此外，制作第二密封材料3104，以便覆蓋第一密封材料3101的暴露部分和FPC3006的一部分，形成其中的EL元件完全與空氣隔離的結(jié)構(gòu)。由此，這成為具有圖18B所示的剖面結(jié)構(gòu)的EL顯示器件。注意，實施方案17的EL顯示器件可以通過自由地組合實施方案1至6、或8至16中的任意幾個來制作。實施方案18在實施方案18的圖19A至19C中，示出了在實施方案17所示的EL顯示器件的像素單元中使用的像素結(jié)構(gòu)實例。注意在實施方案18中，參考號3401表示開關(guān)TFT3402的源布線，參考號3403表示開關(guān)TFT3402的柵布線，參考號3404表示電流控制TFT，3405表示電容，3406和3408表示電流供應線，3407表示EL元件。圖19A是電流供應線3406由兩個像素共享的實例。即，特點是制作兩個繞電流供應線3406具有線性對稱性的像素。在這種情況下，可以減少電源線的數(shù)目，由此可以提高像素單元的界定密度。另外，圖19是電流供應線3408平行于柵布線3403制作的實例。注意，圖19B中的結(jié)構(gòu)為，不相互疊蓋地制作電流供應線3408和柵布線3403，但是如果兩條布線制作在不同的層上，那么它們可以通過絕緣膜疊蓋。在這種情況下，電流供應線3408獨占的區(qū)域和柵布線3403可以共享，這樣像素單元可以具有更高的界定密度。此外，圖19C的特點是，電流供應線3408平行于柵布線3403制作，類似于圖19B中的結(jié)構(gòu)，另外兩個像素制作得具有環(huán)繞電流供應線3408的線性對稱性。制作疊蓋一個柵布線3403的電流供應線3408也是有效的。在這種情況下，可以減少電源線的數(shù)目，由此提高像素單元的界定密度。實施方案19除向列液晶之外，有可能使用多種液晶制作本發(fā)明的電光器件，特別是上述的本發(fā)明液晶顯示器件。例如，有可能利用在下述文章中的任何一篇中公開的液晶H.Furue，等，“CharacteristicsandDrivingSchemeofPolymer-StabilizedMonostableFLCDexhibitingFastResponseTimeandHighContrastRatiowithGray-ScaleCapability”，SID，1998；T.Yoshida，等，“AFull-ColorThresholdlessAntiferroelectricLCDExhibitingWideViewingAnglewithFastResponseTime”，SIDDigest，841，1997S.Inui，等，“ThresholdlessAntoferroelectricityinLiquidCrystalsanditsApplicationtoDisplays”，J.Mater.Chem.，6(4)，1996，p.671-3；and美國專利#5594569。圖20示出了單穩(wěn)鐵電液晶(FLC)的電光特性，其中使用了示出各向同性相位-膽甾相-chrialsumectic相位的相位轉(zhuǎn)換系統(tǒng)，相位轉(zhuǎn)換由膽甾相到chiralsumectic相位，在施加DC電壓時錐形邊緣與拋光方向幾乎一致。類似于圖20所示的鐵電液晶的顯示模式稱為“半-V開關(guān)模式”。圖20所示的圖的垂直軸是透射率(任意單位)，水平軸是施加的電壓。關(guān)于“半-V開關(guān)模式”的細節(jié)可以查看Terada，等，“Half-VSwitchingModeFLCD”，Proceedingsofthe46thAppliedPhysicsAssociationLectures，Mar.1999，p.1316；和Yoshihara，等，“TimeDivisionFullColorLCDbyFerroelectricLiquidCrystal”，LiquidCrystals，vol.3，no.3，p.190。如圖20所示，顯然如果使用鐵電混合型液晶，有可能獲得低驅(qū)動電壓和灰度顯示。具有這些電光特性的鐵電液晶可以用作本發(fā)明的液晶顯示器件。另外，在特定溫度范圍內(nèi)具有反鐵電相位的液晶稱為反鐵電液晶(AFLC)。還存在混合型液晶，它具有示出電光響應特性的反鐵電液晶，其中透射率隨著電場連續(xù)地變化，稱之為無閾值反鐵電混合型液晶。存在示出V-型電光響應特性的無閾值反鐵電混合型液晶，還具有大約為±2.5V的驅(qū)動電壓(當單元厚度處于1和2μm之間時)。此外，無閾值反鐵電混合型液晶的自發(fā)極化在一般情況下較大，液晶的介電常數(shù)較高。由此，在將無閾值反鐵電混合型液晶用于液晶顯示器件時，像素需要較大的存儲電容。因此，期望使用自發(fā)極化較小的無閾值反鐵電混合型液晶。注意，在本發(fā)明的液晶顯示器件中使用這種無閾值反鐵電混合型液晶，可以實現(xiàn)低電壓驅(qū)動，這樣還可以實現(xiàn)低功率損耗。注意，有可能在具有實施方案1至16中的任何一種實施方案的結(jié)構(gòu)的液晶顯示器件中，使用實施方案19所示的液晶。實施方案20在普通MOSFET上制作內(nèi)層絕緣膜、并在內(nèi)層絕緣膜上制作TFT時，有可能使用本發(fā)明。換句話說，還有可能實現(xiàn)三維結(jié)構(gòu)的半導體器件，其中電光器件，通常是反射型AM-LCD，制作在半導體電路上。此外，半導體電路可以由SIMOX、Smart-Cut(SOITEC公司的商標)、ELTRAN(佳能公司的商標)等制作在SOI襯底上。注意，在實現(xiàn)實施方案20時，可以結(jié)合實施方案1至19中的任何一種結(jié)構(gòu)。實施方案21有可能使用本發(fā)明的電光器件或半導體電路作為電子裝置的顯示部分或信號處理電路。這種電子裝置包括視頻攝像機、數(shù)字攝像機、投影儀、投影電視、目鏡式顯示器(頭戴顯示器)、導航系統(tǒng)、聲音再現(xiàn)設備、便攜式個人計算機、游戲裝置、便攜式信息終端(例如，移動計算機、移動電話、移動式游戲裝置或電子圖書)、和具有記錄媒質(zhì)的圖像再現(xiàn)設備。圖21A至23B示出這些電子裝置的一些實例。圖21A是移動電話，由主體2001、聲音輸出單元2002、聲音輸入單元2003、顯示單元2004、操作開關(guān)2005、和天線2006構(gòu)成。本發(fā)明的電光器件可以用于顯示單元2004，本發(fā)明的半導體電路可以用于聲音輸出單元2002、聲音輸入單元2003、或CPU和存儲器或類似部件。圖21B是視頻攝像機，由主體2101、顯示單元2102、聲音輸入單元2103、操作開關(guān)2104、電池2105和圖像接收單元2106構(gòu)成。本發(fā)明的電光器件可以用于顯示單元2102，本發(fā)明的半導體電路可以用于聲音輸入單元2103、或CPU和存儲器或類似部件。圖21C是便攜計算機，由主體2201、攝像機單元2202、圖像接收單元2203、工作開關(guān)2204、顯示單元2205構(gòu)成。本發(fā)明的電光器件可以用于顯示單元2205，本發(fā)明的半導體電路可以用于CPU和存儲器或類似部件。圖21D是目鏡式顯示器，由主體2301、顯示單元2302、支撐臂單元2303構(gòu)成。本發(fā)明的電光器件可以用于顯示單元2302，本發(fā)明的半導體電路可以用于CPU和存儲器或類似部件。圖21E是背投式投影儀(投影電視)，由主體2401、光源2402、液晶顯示單元2403、偏振光束分束器2404、反射鏡2405和2406、以及屏幕2407構(gòu)成。本發(fā)明可以用于液晶顯示器件2403，本發(fā)明的半導體電路可以用于CPU和存儲器或類似部件。圖21F是前投式投影儀，由主體2501、光源2502、液晶顯示器2503、光路系統(tǒng)2504、和屏幕2505構(gòu)成。本發(fā)明可以用于液晶顯示器件2503，本發(fā)明的半導體電路可以用于CPU和存儲器或類似部件。圖22A是個人計算機，由主體2601、圖像輸入單元2602、顯示單元2603、鍵盤2604等構(gòu)成。本發(fā)明的電光器件可以用于顯示單元2603，本發(fā)明的半導體電路可以用于CPU和存儲器或類似部件。圖22B是電子游戲裝置(游戲裝置)，包括主體2701、記錄媒質(zhì)2702、顯示單元2703、和控制器2704。電子游戲裝置輸出的聲音和圖像在具有主體2705和顯示單元2706的顯示器中再現(xiàn)。作為控制器2704和主體2701之間或電子游戲裝置和顯示器之間的通訊裝置，可以使用有線通訊、無線通訊或光通訊。在該實施方案中，利用了這樣一種結(jié)構(gòu)，其中紅外輻射由傳感器單元2707和2708檢測。本發(fā)明的電光器件可以用于顯示單元2703和2706，本發(fā)明的半導體電路可以用于CPU和存儲器或類似部件。圖22C是一種使用在其上記錄了程序的記錄媒質(zhì)(此后稱之為記錄媒質(zhì))的播放器(圖像再現(xiàn)裝置)，由主體2801、顯示單元2802、揚聲器單元2803、記錄媒質(zhì)2804、和操作開關(guān)2805構(gòu)成。注意DVD(數(shù)字多制式視盤)、或CD作為該裝置的記錄媒質(zhì)，并可以用作音樂欣賞、電影欣賞、游戲和因特網(wǎng)。本發(fā)明的電光器件可以用于顯示單元2802、CPU、存儲器或類似部件。圖22D是數(shù)字攝像機，由主體2901、顯示單元2902、目鏡單元2903、工作開關(guān)2904和圖像接收單元(未示出)構(gòu)成。本發(fā)明的電光器件可以用于顯示單元2902、CPU、存儲器或類似部件。圖23A和23B示出對可以用于圖21E中的背投式投影儀和圖21F中的前投式投影儀的光學引擎的詳細描述。應當注意，圖23A是光學引擎，圖23B是包含光學引擎的光源光學系統(tǒng)。圖23A所示的光學引擎包括光源光學系統(tǒng)3001、反射鏡3002和3005至3007、分色鏡3003和3004、光學透鏡3008a、3008b和3008c、棱鏡3011、液晶顯示器件3010、和光學投射系統(tǒng)3012。光學投射系統(tǒng)3012包括具有投射透鏡的光學系統(tǒng)。該實施方案示出一個實例，其中液晶顯示器件3010是利用三個透鏡的“三板型”，但也可使用“單板型”。此外，操作員可以在圖23A中的箭頭所示的光路中提供光學透鏡、具有偏振功能的膜、調(diào)整相位差的膜、或IR膜等。如圖23B所示，光源光學系統(tǒng)3001包括光源3013和3014、復合棱鏡3015、準直透鏡3016和3020、透鏡陣列3017和3018、和偏振轉(zhuǎn)換元件3019。注意，圖23B所示的光源光學系統(tǒng)使用了兩個光源，但是也可以使用一個光源。還可以使用三個或更多的光源。此外，操作員可以提供適用于光源光學系統(tǒng)的光路的光學透鏡、具有偏振功能的膜、調(diào)整相位差的膜、或IR膜等。如上所述，本發(fā)明的應用范圍非常廣泛，可以用于各個領(lǐng)域中的電子裝置。此外，利用結(jié)合實施方案1至20中的任一結(jié)構(gòu)的方案可以制作出實施方案21的電子裝置。根據(jù)本發(fā)明，具有不同厚度的柵絕緣膜的TFT可以制作在同一襯底上。此外，對于電光器件，通常是AM-LCD，和包括具有將電光器件作為顯示單元的電子裝置的半導體器件，有可能根據(jù)電路所要求的規(guī)范，配置出具有相應性能的電路。并且可以顯著地提高半導體器件的性能和可靠性。另外，存儲電容介質(zhì)可以在不增加工藝數(shù)目的條件下制作得更薄，在小區(qū)域中具有大電容量的存儲電容可以制作在電光器件的像素單元中。因此，在對角線為1英寸或更小的電光器件中可以在不降低孔徑比的條件下獲得足夠的存儲電容。權(quán)利要求1.制作半導體器件的方法，包括以下步驟在襯底上形成非晶半導體膜的步驟；通過利用選自鎳、鈷、鈀、鍺、鉑、鐵或銅中的元素進行的固相生長、由所述非晶半導體膜形成結(jié)晶半導體膜的步驟；對所述結(jié)晶半導體膜進行構(gòu)圖，形成有源層的步驟；在所述有源層表面上形成絕緣膜的步驟；在形成絕緣膜的所述步驟之后，利用熱氧化工藝氧化所述有源層的步驟；將元素周期表中的15族元素或元素周期表中的13族元素摻雜到已經(jīng)經(jīng)歷了所述氧化有源層步驟的有源層中的步驟；和在摻雜元素周期表中的15族元素的步驟之后，在750至1150℃的溫度下進行熱處理的步驟。2.在同一襯底上制作具有驅(qū)動TFT和像素TFT的半導體器件的方法，包括以下步驟在襯底上形成非晶半導體膜的步驟；通過利用選自鎳、鈷、鈀、鍺、鉑、鐵或銅中的元素進行的固相生長、由非晶半導體膜形成結(jié)晶半導體膜的步驟；對結(jié)晶半導體膜進行構(gòu)圖，形成所述驅(qū)動TFT的有源層和所述像素TFT的有源層的步驟；在所述驅(qū)動TFT的有源層和所述像素TFT的有源層上形成第一絕緣膜的步驟；刻蝕所述第一絕緣膜，暴露出所述驅(qū)動TFT的整個有源層和所述像素TFT的部分有源層的步驟；利用熱氧化工藝在所述第五步驟中暴露出來的有源層表面上形成第二絕緣膜的步驟；在第一絕緣膜和所述第二絕緣膜上形成布線的步驟；利用所述布線作為掩模，將元素周期表中的15族元素或元素周期表中的13族元素摻雜到有源層中的步驟；和在摻雜元素周期表中的15族元素的所述步驟之后，在750至1150℃之間的溫度下進行熱處理的步驟。3.制作半導體器件的方法，包括以下步驟在襯底上形成非晶半導體膜的步驟；通過利用選自鎳、鈷、鈀、鍺、鉑、鐵或銅中的元素進行的固相生長、由非晶半導體膜形成結(jié)晶半導體膜的步驟；將元素周期表中的15族元素摻雜到所述結(jié)晶半導體膜中的步驟；在摻雜元素周期表中的15族元素的所述步驟之后，在500至650℃之間的溫度下對結(jié)晶半導體膜進行熱處理的步驟；對經(jīng)過所述熱處理步驟的結(jié)晶半導體膜進行構(gòu)圖，形成有源層的步驟；在所述有源層表面上形成絕緣膜的步驟；在所述形成絕緣膜的步驟之后，利用熱氧化工藝氧化有源層的步驟；在經(jīng)過氧化所述有源層的所述步驟之后，將元素周期表中的15族元素或元素周期表中的13族元素摻雜到有源層中的步驟；和在摻雜元素周期表中的15族元素或13族元素的所述步驟之后，在750至1150℃的溫度下進行熱處理的步驟。4.在同一襯底上制作具有驅(qū)動TFT和像素TFT的半導體器件的方法，包括在襯底上形成非晶半導體膜的步驟；通過利用鎳、鈷、鈀、鍺、鉑、鐵或銅中的元素進行的固相生長、由非晶半導體膜形成結(jié)晶半導體膜的步驟；將元素周期表中的15族元素摻雜到所述結(jié)晶半導體膜中的步驟；在摻雜元素周期表中的15族元素的所述步驟之后，在500至650℃之間的溫度下對所述結(jié)晶半導體膜進行熱處理的步驟；對經(jīng)過所述第四步驟處理的結(jié)晶半導體膜進行構(gòu)圖，形成所述驅(qū)動TFT的有源層和所述像素TFT的有源層的步驟；在所述驅(qū)動TFT的有源層和所述像素TFT的有源層表面上形成第一絕緣膜的步驟；刻蝕所述第一絕緣膜，暴露出所述驅(qū)動TFT的整個有源層和所述像素TFT的部分有源層的步驟；利用熱氧化工藝在所述第七步驟中暴露出來的有源層表面上形成第二絕緣膜的步驟；在所述第一絕緣膜和所述第二絕緣膜上形成布線的步驟；利用布線作為掩模，將元素周期表中的15族元素或元素周期表中的13族元素摻雜到有源層中的步驟；和在摻雜元素周期表中的15族元素或13族元素的所述步驟之后，在750至1150℃的溫度下進行熱處理的步驟。5.根據(jù)權(quán)利要求1至4中任一個的制作半導體器件的方法，其中所述熱氧化工藝在800至1150℃進行。6.在同一襯底上制作具有驅(qū)動電路部分和像素部分的半導體器件的方法，包括以下步驟利用選自鎳、鈷、鈀、鍺、鉑、鐵或銅中的元素在襯底上形成半導體膜的步驟；在所述半導體膜上形成柵絕緣膜的步驟；去除所述柵絕緣膜的一部分，暴露出部分有源層的步驟；執(zhí)行熱處理工藝，以便在去除部分所述柵絕緣膜的所述步驟中暴露出來的該部分有源層中形成氧化膜的步驟；在所述柵絕緣膜和所述氧化膜上形成柵布線的步驟；在所述柵布線側(cè)面形成側(cè)壁的步驟；利用所述柵布線和所述側(cè)壁作為掩模，將元素周期表中的15族元素摻雜到所述有源層中的步驟；去除所述側(cè)壁的步驟；利用所述柵布線作為掩模，將元素周期表中的15族元素摻雜到所述有源層中的步驟；在以后將成為NTFT的區(qū)域上形成光刻膠掩模，然后摻雜元素周期表的13族元素的步驟；和在等同于所述第四步驟的溫度或更高的溫度下進行熱處理，將催化元素移入在利用所述柵布線和所述側(cè)壁作為掩模將元素周期表中的15族元素摻雜到所述有源層的所述步驟中摻雜了15族元素的區(qū)域的步驟。7.在同一襯底上制作具有驅(qū)動電路部分和像素部分的半導體器件的方法，包括以下步驟利用選自鎳、鈷、鈀、鍺、鉑、鐵或銅中的元素在襯底上形成半導體膜的步驟；有選擇地將元素周期表中的15族元素摻雜到所述半導體膜中的步驟；進行熱處理，以便將催化元素移入摻雜了所述元素周期表中的15族元素的區(qū)域的步驟；在所述半導體膜上形成柵絕緣膜的步驟；去除部分所述柵絕緣膜，暴露出部分有源層的步驟；執(zhí)行熱氧化工藝，以便在去除部分所述柵絕緣膜的步驟中暴露出來的部分有源層中形成氧化膜的步驟；在所述柵絕緣膜和所述氧化膜上形成柵布線的步驟；在所述柵布線側(cè)面中形成側(cè)壁的步驟；利用所述柵布線和所述側(cè)壁作為掩模，將元素周期表中的15族元素摻雜到所述有源層中的步驟；去除所述側(cè)壁的步驟；利用所述柵布線作為掩模，將元素周期表中的15族元素摻雜到所述有源層中的步驟；在以后將成為NTFT的區(qū)域上形成光刻膠掩模，然后摻雜元素周期表中的13族元素的步驟。8.根據(jù)權(quán)利要求7制作半導體器件的方法，其中至少成為所述像素部分的存儲電容的區(qū)域包含在在所述第二步驟中摻雜了元素周期表中的15族元素的區(qū)域中。9.根據(jù)權(quán)利要求7制作半導體器件的方法，其中執(zhí)行熱處理使催化元素移動的所述步驟在500至650℃的溫度下執(zhí)行。10.根據(jù)權(quán)利要求6或7制作半導體器件的方法，其中所述熱氧化工藝在800至1150℃的溫度下執(zhí)行。11.根據(jù)權(quán)利要求6或7制作半導體器件的方法，其中所述側(cè)壁由半導體膜形成。12.制作半導體器件的方法，包括對襯底上的半導體膜進行構(gòu)圖，以形成第一有源層和第二有源層；在第一有源層和第二有源層上形成第一絕緣膜；蝕刻所述第一絕緣膜，以暴露第一有源層的整個上表面，而所述第一絕緣膜保留在至少一部分第二有源層上；氧化第一有源層的暴露表面，以在第一有源層的暴露表面上形成第二絕緣膜；在第一有源層上形成第一柵電極，其間插入第一絕緣膜，在第二有源層上形成第二柵電極，其間插入第二絕緣膜，其中所述第一絕緣膜比所述第二絕緣膜更厚。13.根據(jù)權(quán)利要求12的制作半導體器件的方法，其中所述第一有源層用在用于切換像素電極的薄膜晶體管中，所述第二有源層用在用于驅(qū)動電路的薄膜晶體管中。14.根據(jù)權(quán)利要求12的制作半導體器件的方法，其中所述第一絕緣膜通過等離子體CVD形成。15.根據(jù)權(quán)利要求12的制作半導體器件的方法，其中所述第一絕緣膜通過濺射形成。全文摘要提供了一種具有高度可靠性的半導體器件，其中配置了針對電路功能而具有適當結(jié)構(gòu)的TFT。驅(qū)動TFT的柵絕緣膜(115)和(116)設計得比半導體器件中的像素TFT的柵絕緣膜(117)薄，半導體器件在同一襯底上具有驅(qū)動電路和像素單元。另外，驅(qū)動TFT的柵絕緣膜(115)和(116)和存儲電容介質(zhì)(118)是同時制作的，這樣，介質(zhì)(118)可以非常薄，可以獲得大電容量。文檔編號H01L21/84GK1832118SQ200610004120公開日2006年9月13日申請日期2000年1月11日優(yōu)先權(quán)日1999年1月11日發(fā)明者山崎舜平,小山潤,柴田寬,福永健司申請人:株式會社半導體能源研究所