專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。尤其涉及一種使用具 有多個(gè)電荷蓄積區(qū)域的晶體管的非易失性存儲(chǔ)器的半導(dǎo)體裝置及其制 造方法。 先前技術(shù)
近年來，廣泛地使用作為可重寫數(shù)據(jù)的半導(dǎo)體裝置的非易失性存 儲(chǔ)器。在這種非易失性存儲(chǔ)器的技術(shù)區(qū)域中，正在發(fā)展為了高儲(chǔ)存容 量化而將存儲(chǔ)器單元予以細(xì)致化以及降低構(gòu)成存儲(chǔ)器的晶體管的電性 特性的偏差的技術(shù)開發(fā)。作為非易失性存儲(chǔ)器，有例如具有用以將電
荷儲(chǔ)存在0N0(0xide/Nitride/0xide ;氧化物/氮化物/氧化物)膜 的M0NOS (Metal Oxide Nitride Nitride Oxide Silicon;金屬氧化 物氮化物氧化物硅)型及SONOS (Silicon Oxide Nitride Oxide Silicon;硅氧化物氮化物氧化物硅)型構(gòu)造的快閃存儲(chǔ)器。再者，已 發(fā)展在一個(gè)晶體管中具有兩個(gè)以上的電荷蓄積區(qū)域的快閃存儲(chǔ)器，以 供增加儲(chǔ)存容量。例如，專利文獻(xiàn)1揭示一種在柵極電極與半導(dǎo)體襯 底間具有兩個(gè)電荷蓄積區(qū)域的晶體管。此晶體管交替源極與漏極且對(duì) 稱地操作。以此方式，具有未區(qū)別源極區(qū)域和漏極區(qū)域的結(jié)構(gòu)。再者， 位線成為兼具源極區(qū)域與漏極區(qū)域且埋于半導(dǎo)體襯底中的構(gòu)造。以此 方式，可實(shí)現(xiàn)存儲(chǔ)器單元的細(xì)致化。
使用第1圖來說明上述習(xí)知技術(shù)(習(xí)知技術(shù)1)的制造方法。圖式 的左側(cè)為核心區(qū)域，圖式的右側(cè)為周邊電路區(qū)域。核心區(qū)域?yàn)樵O(shè)置有 存儲(chǔ)器單元的區(qū)域，而周邊電路區(qū)域?yàn)橛靡詷?gòu)成解碼器或輸出輸入電
路等的區(qū)域。
參考第1圖(a)，在半導(dǎo)體襯底10上形成穿隧氧化膜12(氧化硅 膜)、捕捉層14(氮化硅膜)、以及頂部氧化膜16(氧化硅膜)以作為0N0 膜18。在第l圖(b)中，以光阻60作為掩膜并將例如砷予以離子注入以形成包含有源極區(qū)域及漏極區(qū)域的位線62。在第1圖(c)中，移除光 阻60。在第l圖(d)中，移除在周邊電路區(qū)域的0N0膜18及形成柵極 氧化膜70(氧化硅膜)。形成多晶硅且移除預(yù)定區(qū)域，藉此在核心區(qū)域 中形成兼作為柵極電極的字線68，以及在周邊電路區(qū)域中形成柵極電 極69。接著，在周邊電路區(qū)域形成晶體管，且通過形成層間絕緣膜、 形成配線層及形成保護(hù)膜而完成快閃存儲(chǔ)器。
習(xí)知技術(shù)1作用為非易失性存儲(chǔ)器，其中位線62間的半導(dǎo)體襯底 10作用為通道且在通道和字線68間的ONO膜18儲(chǔ)存電荷。電荷蓄積 區(qū)域可形成于字線68下的位線62間的兩個(gè)位置。由于通過擴(kuò)散區(qū)域 形成位線62，因此位線62具有比金屬還高的電阻。結(jié)果，編程和擦除 特性變差。為了補(bǔ)償此點(diǎn)，對(duì)每條的多條橫越字線68，位線62經(jīng)由形 成在層間絕緣膜的接觸孔連接至配線層。為了將存儲(chǔ)器單元予以細(xì)致 化，必須將位線62予以低電阻化，且必須降低與配線層連接的接觸孔 的數(shù)目。
另一方面，專利文獻(xiàn)2揭示以下的習(xí)知技術(shù)2。習(xí)知技術(shù)2揭示一 種M0NOS型快閃存儲(chǔ)器，具備有由ONO膜所構(gòu)成的電荷蓄積區(qū)域， 該0N0膜位于設(shè)置在連接至字線的存儲(chǔ)器柵極的兩側(cè)的控制柵極和半 導(dǎo)體襯底間；以及兼作為源極區(qū)域及漏極區(qū)域且埋于半導(dǎo)體襯底的位 線。該位線由高濃度擴(kuò)散區(qū)域及設(shè)置在高濃度擴(kuò)散區(qū)域的兩側(cè)的低濃 度擴(kuò)散區(qū)域所構(gòu)成。其制造方法通過使用控制柵極作為掩膜并施行離 子注入而形成高濃度擴(kuò)散區(qū)域，且在蝕刻控制柵極后，通過離子注入 形成低濃度擴(kuò)散區(qū)域。
專利文獻(xiàn)l:美國專利第6011725號(hào)
專利文獻(xiàn)2:日本特開第2004-253571號(hào)公報(bào)
發(fā)明內(nèi)容
(發(fā)明所欲解決的課題)
在習(xí)知技術(shù)1中，為了降低位線62的電阻以達(dá)成存儲(chǔ)器單元細(xì)致 化的目的，較佳地增加形成位線62的離子注入的能量且增加其劑量。 然而，源極區(qū)域及漏極區(qū)域亦會(huì)以高能量和高劑量形成，而降低晶體 管的源極與漏極的耐壓。此外，在形成位線62后，通過熱處理步驟擴(kuò) 散高濃度擴(kuò)散區(qū)域的雜質(zhì)，造成晶體管的電性特性偏差。再者，當(dāng)連 接位線62至配線層的接觸孔因?yàn)閷?duì)位不準(zhǔn)而和位線分離時(shí)，在位線62 和半導(dǎo)體襯底10之間有接面電流流動(dòng)。
另一方面，在習(xí)知技術(shù)2中，高濃度擴(kuò)散區(qū)域及低濃度擴(kuò)散區(qū)域 的大小由控制電極的側(cè)蝕刻量決定，因此，尺寸精確度差且增加晶體 管特性的偏差。再者，習(xí)知技術(shù)2不能用于如習(xí)知技術(shù)1中所揭示在 柵極電極及半導(dǎo)體襯底間具有兩個(gè)電荷蓄積區(qū)域的晶體管。
本發(fā)明乃有鑒于上述課題而研創(chuàng)者，目的在于提供一種可提升晶 體管的源極/漏極的耐壓、抑制電性特性的偏差或抑制在位線與半導(dǎo) 體襯底間的接面電流的半導(dǎo)體裝置及其制造方法。 (解決課題的手段)
根據(jù)本發(fā)明的一態(tài)樣，提供一種半導(dǎo)體裝置，具備有柵極電極， 設(shè)置于半導(dǎo)體襯底上；0N0膜，形成在所述半導(dǎo)體襯底與所述柵極電極 間，且在所述柵極電極下方具有電荷蓄積區(qū)域；以及位線，埋入于所 述半導(dǎo)體襯底，其包含有低濃度擴(kuò)散區(qū)域、形成于所述低濃度擴(kuò)散區(qū) 域的中心部且具有高于所述低濃度擴(kuò)散區(qū)域的雜質(zhì)濃度的高濃度擴(kuò)散 區(qū)域、源極區(qū)域、以及漏極區(qū)域。根據(jù)本發(fā)明，位線具有低摻雜漏極 (LDD)結(jié)構(gòu)。藉此，可防止降低晶體管的源極/漏極的耐壓。此外，可 防止晶體管特性的偏差。再者，可防止位線與半導(dǎo)體襯底間流動(dòng)接面 電流。
本發(fā)明的半導(dǎo)體裝置可作成所述位線包含有形成在所述低濃度擴(kuò) 散區(qū)域兩側(cè)的袋狀(pocket)注入擴(kuò)散區(qū)域。根據(jù)本發(fā)明，可提供能抑
制晶體管的短通道效應(yīng)的半導(dǎo)體裝置。
本發(fā)明的半導(dǎo)體裝置可作成所述0N0膜具有多個(gè)所述電荷蓄積區(qū) 域。此外，本發(fā)明的半導(dǎo)體裝置可作成具備有與所述位線交叉且連接 至所述柵極電極上部的字線。根據(jù)本發(fā)明，在具有多個(gè)可高儲(chǔ)存容量 化的所述電荷蓄積區(qū)域的半導(dǎo)體中，位線亦可采用LDD構(gòu)造。本發(fā)明 的半導(dǎo)體裝置可作成于所述柵極電極的側(cè)面具備有側(cè)壁。根據(jù)本發(fā)明， 可防止在形成LDD結(jié)構(gòu)的位線時(shí)產(chǎn)生晶體管特性的偏差。
本發(fā)明的半導(dǎo)體裝置可作成具備有于所述位線上且在位線的長(zhǎng)度 方向連續(xù)延伸的硅化物金屬膜。根據(jù)本發(fā)明，可將位線予以低電組化， 并可將存儲(chǔ)器單元予以細(xì)致化。
根據(jù)本發(fā)明的另一態(tài)樣，提供一種制造半導(dǎo)體裝置的方法，具備 有在半導(dǎo)體襯底上形成0N0膜的步驟；在所述0N0膜上形成掩膜層 的步驟；通過使用掩膜層作為離子注入的掩膜而形成低濃度擴(kuò)散區(qū)域 的步驟，該低濃度擴(kuò)散區(qū)域埋入于所述半導(dǎo)體襯底，用以構(gòu)成兼具源 極區(qū)域及漏極區(qū)域的位線；以及通過使用所述掩膜層及該掩膜層的側(cè) 面所形成的側(cè)壁作為離子注入的掩膜而形成高濃度擴(kuò)散區(qū)域，該高濃 度擴(kuò)散區(qū)域用以構(gòu)成比所述低濃度擴(kuò)散區(qū)域的雜質(zhì)濃度還高的的所述 位線。根據(jù)本發(fā)明，可制造位線具有LDD結(jié)構(gòu)的半導(dǎo)體裝置。藉此， 可防止晶體管的源極/漏極耐壓的降低。此外，可防止晶體管特性的 偏差。再者，可防止在位線及半導(dǎo)體襯底間流動(dòng)接面電流。
本發(fā)明的半導(dǎo)體裝置的制造方法可包括通過使用所述掩膜層作為 離子注入的掩膜而在所述低濃度擴(kuò)散區(qū)域的兩側(cè)形成袋狀注入擴(kuò)散區(qū) 域。根據(jù)本發(fā)明，可提供可抑制晶體管的短通道效應(yīng)的半導(dǎo)體裝置的 制造方法。
本發(fā)明的半導(dǎo)體裝置的制造方法，所述掩膜層可包含有金屬或絕 緣膜。根據(jù)本發(fā)明，可在掩膜層的側(cè)面形成側(cè)壁，且可防止在形成位 線的LDD結(jié)構(gòu)時(shí)所發(fā)生的晶體管特性的偏差。
本發(fā)明的半導(dǎo)體裝置的制造方法亦可包括在所述掩膜層上形成金 屬層的步驟，及將所述金屬層及所述掩膜層予以蝕刻，而形成字線包 含有所述金屬層及柵極電極包含有所述掩膜層的步驟。根據(jù)本發(fā)明， 因?yàn)榧婢哐谀蛹皷艠O電極故可簡(jiǎn)化制造方法。
本發(fā)明的半導(dǎo)體裝置的制造方法可具備有將所述掩膜層及所述側(cè) 壁作為掩膜而在所述位線上形成硅化物金屬膜的步驟。根據(jù)本發(fā)明， 可將位線予以低電阻化，且可將存儲(chǔ)器單元予以細(xì)致化。
本發(fā)明另一態(tài)樣的半導(dǎo)體裝置的制造方法，具備有在所述硅化物 金屬膜上選擇性形成樹脂層的步驟，以及移除所述掩膜層的步驟，其 特征在于在移除所述掩膜層的步驟中，所述樹脂層覆蓋所述0N0膜中 的捕捉層。根據(jù)本發(fā)明，可防止在移除掩膜層時(shí)移除捕捉層。 (發(fā)明的效果)
根據(jù)本發(fā)明，可提供一種可提升晶體管的源極/漏極耐壓、抑制 電性特性的偏差或抑制在位線及半導(dǎo)體襯底間的接面電流的半導(dǎo)體裝
置及其制造方法。 實(shí)施方式
在下文中，將參照所附圖
式說明本發(fā)明的實(shí)施例。 第一實(shí)施例
參照第2圖至第6圖來說明第一實(shí)施例的快閃存儲(chǔ)器及其制造方 法。第2圖及第3圖為在晶體管形成核心的位線寬度方向的剖面圖， 左側(cè)為存儲(chǔ)器單元的核心區(qū)域，右側(cè)為周邊電路區(qū)域。第4圖至第6 圖為傾斜上視圖及剖面圖。
參考第2圖(a)，在P型硅半導(dǎo)體襯底IO(或形成在半導(dǎo)體襯底內(nèi) 的P型半導(dǎo)體區(qū)域)上形成穿隧氧化膜12(氧化硅膜)、捕捉層14(氮化 硅膜)、以及頂部氧化膜16(氧化硅膜)以作為0N0膜18。穿隧氧化膜 12由例如熱氧化法形成，而捕捉層14及頂部氧化膜16由例如化學(xué)氣 相沉積(CVD)法形成。去除周邊電路區(qū)域的0N0膜18，且經(jīng)由例如熱氧 化法來形成柵極氧化膜70 (氧化硅膜)。
第2圖(b)中，于整面形成成為柵極電極31及38且亦具有掩膜層 功能的第一多晶硅膜30。第2圖(c)中，蝕刻形成位線28的區(qū)域的第 一多晶硅膜30，并形成開口部。接著，將掩膜層的第一多晶硅膜30 作為掩膜，以例如30keV的注入能量及5X10"cm2的注入劑量在半導(dǎo)體 襯底10注入砷，接著進(jìn)行熱處理以形成低濃度擴(kuò)散區(qū)域24。亦即，將 形成在ONO膜18上的掩膜層作為掩膜來進(jìn)行離子注入，藉此形成埋入 在半導(dǎo)體襯底10中且用以構(gòu)成包含有源極區(qū)域及漏極區(qū)域的位線28 的低濃度擴(kuò)散區(qū)域24。并且，以例如30keV的注入能量、4X1013cm—2的 注入劑量及與半導(dǎo)體襯底的垂直線為15°的離子射入角度的條件，使 用硼進(jìn)行袋狀注入，接著進(jìn)行熱處理，藉此在低濃度擴(kuò)散區(qū)域24的兩 側(cè)形成袋狀注入擴(kuò)散區(qū)域26。亦即，將掩膜層作為掩膜來進(jìn)行袋狀注 入，藉此在低濃度擴(kuò)散區(qū)域24的寬度方向的兩側(cè)形成袋狀注入擴(kuò)散區(qū) 域26。通過形成袋狀注入擴(kuò)散區(qū)域26，可防止晶體管的短通道效應(yīng)。
第2圖(d)中，使用例如氧化硅膜于第一多晶硅膜30上形成具有 50nni膜厚的側(cè)壁膜32。參考第3圖(a)，通過蝕刻在第一多晶硅膜30 的位線28的寬度方向側(cè)面形成側(cè)壁33。側(cè)壁33的寬度可通過側(cè)壁膜 32的膜厚來控制。當(dāng)側(cè)壁膜32的膜厚為10nm時(shí)，側(cè)壁33的寬度可大
約設(shè)為7nm。側(cè)壁33可為絕緣膜或金屬。以例如40keV的注入能量及2 X1015cm—2的注入劑量的條件，將第一多晶硅膜30及側(cè)壁33作為掩膜 而于半導(dǎo)體襯底10中注入砷，接著進(jìn)行熱處理，藉此形成高濃度擴(kuò)散 區(qū)域22。亦即，將掩膜層及形成于掩膜層的側(cè)面的側(cè)壁33作為掩膜來 進(jìn)行離子注入，藉此形成用以構(gòu)成比低濃度擴(kuò)散區(qū)域24的雜質(zhì)濃度還 高的位線28的高濃度擴(kuò)散區(qū)域22。
第3圖(b)中，形成氧化硅膜36以埋藏開口部且覆蓋多晶硅膜30。 第3圖(c)中，經(jīng)由化學(xué)機(jī)械研磨(CMP)法進(jìn)行平坦化，而在第一多晶 硅膜30的開口部留下剩余的氧化硅膜36。第4圖為顯示此時(shí)的立體構(gòu) 成的圖。第4圖(a)為傾斜上視圖，左側(cè)為核心區(qū)域，右側(cè)為周邊電路 區(qū)域。此外，未顯示側(cè)壁33、半導(dǎo)體襯底10以及ONO膜18。第4圖 (b)為沿著線A-A的剖面圖。在核心區(qū)域的半導(dǎo)體襯底10內(nèi)形成位線 28。在半導(dǎo)體襯底10的整面上，0N0膜18形成在核心區(qū)域，柵極氧化 膜70形成在周邊電路區(qū)域。在位線28上形成氧化硅膜36。在位線28 以外的區(qū)域的ONO膜18或柵極氧化膜70上形成第一多晶硅膜30。
第5圖中，在整面形成第二多晶硅膜34(金屬層)。第5圖(a)為傾 斜上視圖，左側(cè)為核心區(qū)域，右側(cè)為周邊電路區(qū)域。第5圖(b)為位線 28的寬度方向的A-A線剖面圖。第5圖(c)為位線28區(qū)域中在位線28 的長(zhǎng)度方向的B-B線剖面圖。第5圖(d)為位線28間的區(qū)域中在位線 28的長(zhǎng)度方向的C-C線剖面圖。在位線28區(qū)域中，在位線28上形成 ONO膜18，并在ONO膜18上層疊氧化硅膜36和第二多晶硅膜34(金屬 層)。在位線28間的區(qū)域中，在位線28上形成ONO膜18，并在ONO 膜18上層疊第一多晶硅膜30 (掩膜層)和第二多晶硅膜34(金屬層)。
在第6圖及第3圖(d)中，通過蝕刻第二多晶硅膜34(金屬層)與 第一多晶硅膜30 (掩膜層)而形成包含有字線35 (該字線35包含有與位 線28交叉的金屬層)以及掩膜層的柵極電極31。第6圖(a)為傾斜上視 圖，左側(cè)為核心區(qū)域，右側(cè)為周邊電路區(qū)域。第6圖(b)為字線35區(qū) 域中在字線35的長(zhǎng)度方向的A-A線剖面圖。第6圖(c)為字線35間的 區(qū)域中在字線35的長(zhǎng)度方向的B-B線剖面圖。第6圖(d)為位線28區(qū) 域中在位線28的長(zhǎng)度方向的C-C線剖面圖。第6圖(e)為位線28間的 區(qū)域中在位線28的長(zhǎng)度方向的D-D線剖面圖。
在核心區(qū)域中，在字線35下的位線28上形成0N0膜18，并在ONO 膜18上形成氧化硅膜36。在字線35下的位線28間的區(qū)域上形成ONO 膜18，并在0N0膜18上形成柵極電極31。在字線35的區(qū)域的位線28 上形成0N0膜18，并在0N0膜18上僅形成有氧化硅膜36。在字線35 間的區(qū)域的位線28間的區(qū)域上僅形成有0N0膜18。在周邊電路區(qū)域中， 在柵極形成區(qū)域的柵極氧化膜70上形成由第一多晶硅膜30及第二多 晶硅膜34所構(gòu)成的柵極電極38。以此方式，通過同時(shí)蝕刻兩層多晶硅 膜，同時(shí)地在核心區(qū)域中形成柵極電極31、以及連接在柵極電極31 上的字線35、并在周邊電路區(qū)域中形成柵極電極38。
然后，在周邊電路區(qū)域中，形成周邊電路用的晶體管。形成具有 接觸孔的層間絕緣膜。形成經(jīng)由接觸孔而連接至位線28的配線層。最 終，形成保護(hù)膜，完成第一實(shí)施例的快閃存儲(chǔ)器。
在第一實(shí)施例中，具備有柵極電極31，設(shè)置于半導(dǎo)體襯底10 上；0NO膜18，形成在柵極電極31及半導(dǎo)體襯底10之間，且在柵極 電極31下具有電荷蓄積區(qū)域；以及位線28，其埋入于半導(dǎo)體襯底IO 中，且包含有低濃度擴(kuò)散區(qū)域24、形成在低濃度擴(kuò)散區(qū)域24的中心部 且具有比低濃度擴(kuò)散區(qū)域24還高的雜質(zhì)濃度的高濃度擴(kuò)散區(qū)域22、源 極區(qū)域及漏極區(qū)域。在位線28中，在從柵極電極31的觀點(diǎn)來看為高 濃度擴(kuò)散區(qū)域22的內(nèi)側(cè)形成有低濃度的低濃度擴(kuò)散區(qū)域24。此為輕摻 雜漏極(LDD)結(jié)構(gòu)。藉此，即使為了將位線28予以低電阻化而以高能 量、高劑量的離子注入來形成高濃度擴(kuò)散區(qū)域22時(shí)，亦可防止降低晶 體管的源極/漏極的耐壓。
此外，即使在形成位線28后進(jìn)行熱處理步驟，由于來自低濃度擴(kuò) 散區(qū)域的雜質(zhì)擴(kuò)散小，因此可防止晶體管特性的偏差。再者，由于設(shè) 置有低濃度擴(kuò)散區(qū)域24，即使當(dāng)用以連接配線層的接觸孔從高濃度擴(kuò) 散區(qū)域22偏離時(shí)，半導(dǎo)體襯底10與接觸孔亦不會(huì)接觸。因此，可防 止于半導(dǎo)體襯底10與接觸孔間流動(dòng)接面電流，并可防止于位線28與 半導(dǎo)體襯底10間流動(dòng)漏電流。
根據(jù)第一實(shí)施例，當(dāng)位線28形成時(shí)掩膜層為金屬的第一多晶硅膜 30允許低濃度擴(kuò)散區(qū)域24形成在高濃度擴(kuò)散區(qū)域22的兩側(cè)上，這是 因?yàn)樵诘谝欢嗑Ч?柵極電極)30的側(cè)面具有側(cè)壁之故。如果使用如習(xí)
知技術(shù)1所述的光阻60來形成位線時(shí)，因?yàn)楣庾锜o法暴露于高溫中而 無法在其側(cè)面形成側(cè)壁。因此，使用不同的光阻作為掩膜來形成高濃 度擴(kuò)散區(qū)域22及低濃度擴(kuò)散區(qū)域24，而高濃度擴(kuò)散區(qū)域22及低濃度 擴(kuò)散區(qū)域24的重疊處無法精確地形成。因此，晶體管的電性特性的偏 差變大。
根據(jù)第一實(shí)施例，經(jīng)由側(cè)壁33的形成而形成高濃度擴(kuò)散區(qū)域22 和低濃度擴(kuò)散區(qū)域24。由于側(cè)壁33的寬度可以由側(cè)壁層32的厚度來 控制，因此與習(xí)知技術(shù)2中使用側(cè)蝕刻量來控制相比，能容易控制尺 寸的制造。因此，可抑制因?yàn)楦邼舛葦U(kuò)散區(qū)域22和低濃度擴(kuò)散區(qū)域24 的尺寸偏差而造成晶體管的電性特性的偏差。
再者，在柵極電極31下的ONO膜18具有兩個(gè)電荷蓄積區(qū)域，且 具備有與位線28交叉且連接至柵極電極31上的字線35。藉此，即使 在柵極電極31下的0N0膜18具有兩個(gè)以上的電荷蓄積區(qū)域的晶體管 中，亦可將位線28作成LDD結(jié)構(gòu)。
如同第一實(shí)施例，當(dāng)形成低濃度擴(kuò)散區(qū)域24時(shí)，可進(jìn)行袋狀注入 以形成袋狀注入擴(kuò)散區(qū)域26。亦即，可包含有位線28以及形成于低濃 度擴(kuò)散區(qū)域24的位線寬度方向兩側(cè)的袋狀注入擴(kuò)散區(qū)域26。藉此，可 抑制晶體管的短通道效應(yīng)。再者，根據(jù)第一實(shí)施例，由于用以形成位 線28的掩膜層成為柵極電極31，因此可減少制造步驟。 第二實(shí)施例
參照第7圖至第10圖來說明第二實(shí)施例的快閃存儲(chǔ)器及其制造方 法。第7圖至第10圖為顯示形成有核心的晶體管在位線寬度方向的剖 面圖，左側(cè)是存儲(chǔ)器單元的核心區(qū)域，右側(cè)是周邊電路區(qū)域。
參考第7圖(a)，與第一實(shí)施例同樣，在半導(dǎo)體襯底10上形成穿 隧氧化膜12以及捕捉層14。在捕捉層14上形成氧化硅膜以作為保護(hù) 層15。保護(hù)層15為在制造步驟中用以保護(hù)捕捉層14的層。保護(hù)層15 以熱氧化法或CVD法至少形成為10nm以上。通過使用例如氧化硅膜作 為保護(hù)層15而容易于之后移除保護(hù)層15，藉此在移除時(shí)確保作為捕捉 層14的氮化硅膜的選擇性。
第7圖(b)中，在保護(hù)層15上形成氮化硅膜以作為掩膜層40。在 此，通過使用例如氮化硅膜來作為掩膜層40而容易于之后進(jìn)行掩膜層
40的蝕刻，因此能在蝕刻時(shí)確保保護(hù)層15的選擇性。再者，在后續(xù)硅 化物金屬膜形成中，半導(dǎo)體襯底10的表面可選擇性地硅化而非硅化該 表面。
在第7圖(c)中，在掩膜層40形成用以形成位線28的開口部。以 例如30keV的注入能量及5X10"cnf2的注入劑量的條件，將掩膜層40 作為掩膜而在半導(dǎo)體襯底10注入砷，接著進(jìn)行熱處理，藉此形成低濃 度擴(kuò)散區(qū)域24。再者，以例如30keV的注入能量及4X10'3cm—2的注入劑 量的條件來進(jìn)行袋狀注入，藉此在低濃度擴(kuò)散區(qū)域24的兩側(cè)形成袋狀 注入擴(kuò)散區(qū)域26。
第7圖(d)中，以例如氮化硅膜而于掩膜層40上形成具有50nm膜 厚的側(cè)壁膜42。使用與掩膜層40相同的氮化硅膜來作為側(cè)壁膜42， 藉此能于之后同時(shí)移除掩膜層40與側(cè)壁43。在第8圖(a)中，將側(cè)壁 膜42整面進(jìn)行各向異性干蝕刻，而在掩膜層40的位線28的寬度方向 側(cè)面形成側(cè)壁43。側(cè)壁43的寬度可通過側(cè)壁膜42的膜厚來控制。
第8圖(b)中，將掩膜層40及側(cè)壁43作為掩膜來蝕刻保護(hù)層15 和捕捉層14。第8圖(c)中，，以例如40keV的注入能量及2X 10'5cm—2的 注入劑量的條件，將掩膜層40及側(cè)壁43作為掩膜而在半導(dǎo)體襯底10 注入砷，接著進(jìn)行熱處理，藉此形成高濃度擴(kuò)散區(qū)域22。藉此，與根 據(jù)第一實(shí)施例使用通過膜(through-film)作為ONO膜18相比，由于將 該離子注入的通過膜僅作為穿隧氧化膜12，故能減少離子注入能量。 因此，可減少離子注入時(shí)雜質(zhì)在水平方向的擴(kuò)散。結(jié)果，可形成細(xì)致 的位線28。
第8圖(d)中，將掩膜層40及側(cè)壁43作為掩膜來蝕刻穿隧氧化膜 12。將掩膜層40及側(cè)壁43作為掩膜，而于位線28的表面形成硅化物 金屬膜50。硅化物金屬膜50的形成是通過例如使用濺鍍技術(shù)在整面形 成鈷或鈦并進(jìn)行熱處理所形成者。在位線28的長(zhǎng)度方向連續(xù)地形成硅 化物金屬膜50，藉此能謀求位線28的低電阻化。
在第9圖(a)中，通過施加樹脂而形成樹脂層52以覆蓋掩膜層40。 可使用例如HSQ( hydrogen-silsesquioxane;氫-倍半硅氧烷)作為樹 脂。第9圖(b)中，通過例如灰化(ashing)技術(shù)移除部分的樹脂層52， 使樹脂層52殘留在側(cè)壁43間的硅化物金屬膜上。亦即，在硅化物金
屬膜上選擇性地形成樹脂層52。樹脂層52較佳為覆蓋捕捉層14的側(cè) 面。通過例如熱磷酸來移除掩膜層40及側(cè)壁43。此時(shí)，由于作為氮化 硅膜的捕捉層14的側(cè)面被樹脂層52保護(hù)，因此，可輕易移除掩膜層 40及側(cè)壁43而不會(huì)移除捕捉層14。
第9圖(d)中，移除樹脂層52及移除保護(hù)層15。第10圖(a)中， 使用例如CVD法在捕捉層14的表面及硅化物金屬膜50的表面形成氧 化硅膜以作為頂部氧化膜16。此時(shí)，形成溫度較佳為避免硅化物金屬 膜50氧化的溫度，例如為80CTC以下。以此方式，形成具有穿隧氧化 膜12、捕捉層14以及頂部氧化膜16的ONO膜18。由于頂部氧化膜16 為未暴露于離子注入的良好膜質(zhì)，故可在硅化物金屬膜50與字線58 之間獲得良好的絕緣特性。
最后，在第10圖(b)中，移除周邊電路區(qū)域的0N0膜18，且形成 柵極氧化膜60。通過沉積多晶硅膜及蝕刻預(yù)定區(qū)域而在核心區(qū)域形成 兼具柵極電極的字線58。接著，在周邊電路區(qū)域中形成周邊電路用的 晶體管。再者，形成具有接觸孔的層間絕緣膜。形成經(jīng)由接觸孔而與 位線28連接的配線層。最后，形成保護(hù)膜，完成第二實(shí)施例的快閃存 儲(chǔ)器。
于第二實(shí)施例中，與第一實(shí)施例同樣，位線28具有LDD結(jié)構(gòu)。藉 此，可防止降低晶體管的源極/漏極耐壓。此外，即使當(dāng)接觸孔從高 濃度擴(kuò)散區(qū)域偏移時(shí)，亦可防止在位線28與半導(dǎo)體襯底10間流動(dòng)漏 電流。再者，由于掩膜層40為絕緣膜的氮化硅膜，且可在掩膜層40 的側(cè)面形成側(cè)壁43，因此可降低晶體管的電性特性的偏差。
此外，可通過袋狀注入而抑制晶體管的短通道效應(yīng)。再者，在第 二實(shí)施例中，由于使用氮化硅膜作為掩膜層40，因此可在位線28上選 擇性地形成硅化物金屬膜50。藉此，可將位線予以低電阻化，并可將 存儲(chǔ)器單元予以細(xì)致化。
以上雖說明本發(fā)明的較佳實(shí)施例，但本發(fā)明并未限定于特定的實(shí) 施例，在權(quán)利要求范圍內(nèi)所記載的本發(fā)明的要旨范圍內(nèi)，可進(jìn)行各種 的變形及改良。 圖式簡(jiǎn)單說明
第1圖(a)至(d)為顯示習(xí)知技術(shù)的快閃存儲(chǔ)器及其制造方法的剖 面圖。
第2圖(a)至(d)為顯示本發(fā)明的第一實(shí)施例的快閃存儲(chǔ)器及其制 造方法的剖面圖(之一)。
第3圖(a)至(d)為顯示本發(fā)明的第一實(shí)施例的快閃存儲(chǔ)器及其制 造方法的剖面圖(之二)。
第4圖(a)及(b)為顯示本發(fā)明的第一實(shí)施例的快閃存儲(chǔ)器及其制 造方法的立體圖及剖面圖(之一)。
第5圖(a)至(d)為顯示本發(fā)明的第一實(shí)施例的快閃存儲(chǔ)器及其制 造方法的立體圖及剖面圖(之二)。
第6圖(a)至(e)為顯示本發(fā)明的第一實(shí)施例的快閃存儲(chǔ)器及其制 造方法的剖面圖及立體圖(之三)。
第7圖(a)至(d)為顯示本發(fā)明的第二實(shí)施例的快閃存儲(chǔ)器及其制 造方法的剖面圖(之一)。
第8圖(a)至(d)為顯示本發(fā)明的第二實(shí)施例的快閃存儲(chǔ)器及其制 造方法的剖面圖(之二)。
第9圖(a)至(d)為顯示本發(fā)明的第二實(shí)施例的快閃存儲(chǔ)器及其制 造方法的剖面圖(之三)。
第10圖(a)及(b)為顯示本發(fā)明的第二實(shí)施例的快閃存儲(chǔ)器及其制 造方法的剖面圖(之四)。 主要元件符號(hào)說明
10半導(dǎo)體襯底12穿隧氧化膜
14捕捉層15保護(hù)層
16頂部氧化膜、頂部層180N0膜
22高濃度擴(kuò)散區(qū)域24低濃度擴(kuò)散區(qū)域
26袋狀注入擴(kuò)散區(qū)域28位線
30第一多晶硅膜、多晶硅膜31、38柵極電極
32側(cè)壁膜33側(cè)壁
34第二多晶硅膜、第二多晶硅層
35字線、多晶硅膜36氧化硅膜
40掩膜層42側(cè)壁膜
43側(cè)壁50硅化物金屬膜
52 樹脂層 58 字線
60 光阻、柵極氧化膜 62 位線
68 字線 69 柵極電極
70 柵極氧化膜
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備有柵極電極，設(shè)置于半導(dǎo)體襯底上；ONO膜，形成在所述半導(dǎo)體襯底和所述柵極電極間，且在所述柵極電極下方具有電荷蓄積區(qū)域；以及位線，埋入于所述半導(dǎo)體襯底中，且包含有低濃度擴(kuò)散區(qū)域、形成于所述低濃度擴(kuò)散區(qū)域的中心部且具有比所述低濃度擴(kuò)散區(qū)域還高的雜質(zhì)濃度的高濃度擴(kuò)散區(qū)域、源極區(qū)域、以及漏極區(qū)域。
2. 如權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述位線包含有形 成于所述低濃度擴(kuò)散區(qū)域兩側(cè)的袋狀注入擴(kuò)散區(qū)域。
3. 如權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述0N0膜具 有多個(gè)所述電荷蓄積區(qū)域。
4. 如權(quán)利要求1至3中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，還具 備有字線，與所述位線交叉且連接至所述柵極電極上部。
5. 如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，在所述柵極電極的 側(cè)面具備有側(cè)壁。
6. 如權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，還具 備有硅化物金屬膜，形成于所述位線上且沿著所述位線的長(zhǎng)度方向 連續(xù)延伸。
7. —種半導(dǎo)體裝置的制造方法，其特征在于，具備有在半導(dǎo)體襯底上形成0N0膜的步驟； 在所述0N0膜上形成掩膜層的步驟；將所述掩膜層作為離子注入的掩膜而形成埋入于所述半導(dǎo)體 襯底中，用以構(gòu)成包含有源極區(qū)域及漏極區(qū)域的位線的低濃度擴(kuò)散 區(qū)域的步驟；以及將所述掩膜層及形成在該掩膜層側(cè)面的側(cè)壁作為離子注入的 掩膜，形成具有比所述低濃度擴(kuò)散區(qū)域還高的雜質(zhì)濃度且用以構(gòu)成 所述位線的高濃度擴(kuò)散區(qū)域的步驟。
8. 如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于，還包括 使用所述掩膜層作為進(jìn)行袋狀注入的掩膜而在所述低濃度擴(kuò)散區(qū) 域的兩側(cè)形成袋狀注入擴(kuò)散區(qū)域。
9. 如權(quán)利要求7或8所述的半導(dǎo)體裝置的制造方法，其特征在于，所 述掩膜層包含有金屬或絕緣膜。
10. 如權(quán)利要求7或8所述的半導(dǎo)體裝置的制造方法，其特征在于，還 具備有在所述掩膜層上形成金屬層的步驟；以及 通過蝕刻所述金屬層及所述掩膜層而形成包含有所述金屬層 的字線以及包含有所述掩膜層的柵極電極的步驟。
11. 如權(quán)利要求7或8所述的半導(dǎo)體裝置的制造方法，其特征在于，還 具備有將所述掩膜層及所述側(cè)壁作為掩膜而在所述位線上形成硅 化物金屬膜的步驟。
12. 如權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，還具 備有在所述硅化物金屬膜上選擇性地形成樹脂層的步驟；以及 移除所述掩膜層的步驟；其中，在移除所述掩膜層的步驟中，所述樹脂層覆蓋所述ONO 膜中的捕捉層。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置，具備有柵極電極(31)，設(shè)于半導(dǎo)體襯底(10)上；氧化物/氮化物/氧化物(ONO)膜(18)，形成于柵極電極與半導(dǎo)體襯底間，且在柵極電極(31)下具有電荷蓄積區(qū)域；以及埋于半導(dǎo)體襯底(10)的位線(28)，該位線(28)包含有低濃度擴(kuò)散區(qū)域(24)、形成于低濃度擴(kuò)散區(qū)域(24)的中心部且具有高于低濃度擴(kuò)散區(qū)域(24)的雜質(zhì)濃度的高濃度擴(kuò)散區(qū)域(22)、源極區(qū)域、以及漏極區(qū)域。藉此，可提升晶體管的源極/漏極耐壓、抑制電性特性的偏差或抑制在位線及半導(dǎo)體襯底間的接面電流。
文檔編號(hào)H01L21/8247GK101167180SQ20058004959
公開日2008年4月23日 申請(qǐng)日期2005年4月27日 優(yōu)先權(quán)日2005年4月27日
發(fā)明者東雅彥, 纐纈洋章 申請(qǐng)人:斯班遜有限公司;斯班遜日本有限公司