專利名稱：改進的蝕刻方法
技術領域：
本發(fā)明涉及一種蝕刻結構的方法以及由該方法蝕刻的結構，特別涉及結構的回蝕刻(back-etching)，例如用于IC封裝的引線框。
半導體器件的制造和封裝包括多個步驟。作為第一個步驟，就是對整個半導體器件或管芯的晶片進行加工。各個管芯分開并且安裝在引線框上。引線框通過支持管芯上結合墊之間的電連接以及在管芯被封裝并且密封之后可以被接通的電連接來提供至半導體器件本身的電通路(electrical access)。
已有許多類型的封裝并且正在研發(fā)新類型，例如用于生產(chǎn)更小的封裝。更小的封裝支持更小的引線，這是所希望的，尤其是對于高頻應用來說，因為大管腳使高頻信號退化。
在典型的封裝中環(huán)氧樹脂層覆蓋半導體器件并且引線為從封裝的一側突出的小金屬管腳。然而，在更新更小的封裝類型中，從封裝的表面中蝕刻出引線框，典型地從封裝的背面中蝕刻，使得引線框成為封裝的組成部分。
在PCT申請WO/03/085728中描述了這種封裝的一種實例。在那里管芯附著在預先蝕刻的層狀襯底上。將該管芯封裝在環(huán)氧樹脂中并且進一步對中間封裝的背面進行蝕刻，以制作具有從封裝的背面突出的引線的封裝。
為了以所希望的方式對襯底進行構圖，例如用于制造引線以所希望的方式突出的封裝，可以通過蝕刻掩模以及隨后的蝕刻對封裝的表面進行構圖。然而，在蝕刻工藝中，在蝕刻過程中也除去了被掩模覆蓋的部分襯底，也就是所謂的底部蝕刻(under-etching)。因而，在蝕刻工藝中在蝕刻掩模下越來越多的材料被除去。通常一些底部蝕刻是不可避免的并且是可以容忍的，但是應當避免關鍵性的底部蝕刻。對于要被除去的襯底的給定厚度，給定蝕刻時間是必要的，因而在其他參數(shù)中，所需圖案的最小分辨率是襯底厚度的函數(shù)。為了增加圖案的分辨率，一種解決方案是降低襯底的厚度。然而，得到的結構也需要一定的厚度，使得在一定厚度下將襯底變薄是不可能的。
本發(fā)明的發(fā)明者已經(jīng)意識到所需蝕刻掩模的底部蝕刻可能是不希望有的，并由此作出本發(fā)明。
本發(fā)明的第一個目的是提供一種用于在襯底中蝕刻出結構如圖案的改進的蝕刻方法。
本發(fā)明的另一個目的是提供一種改進的蝕刻方法，用于對電子器件的側或表面進行構圖。
本發(fā)明的再一個目的是在部分制造的電子器件的側或表面上設置蝕刻掩模，其允許在制造過程中的稍后階段在不使用光刻的情況下進一步對所述側或表面進行構圖的可能性。
因此提供一種蝕刻結構的方法，該方法包括下述步驟-為第一材料的襯底提供在該襯底的頂部上采用所需圖案的第二材料的蝕刻掩模，該蝕刻掩模包括至少兩個子掩模-以第一子圖案覆蓋第一區(qū)域的第一子掩模，該第一子掩模在蝕刻工藝之后基本上保留下來，以及-以第二子圖案覆蓋第二區(qū)域的第二子掩模，該第二子掩模是犧牲掩模，該犧牲掩模增大了該至少第二區(qū)域中的蝕刻速度，-對襯底蝕刻預定時間。
襯底可以是電子器件的底側或者在其上希望蝕刻出圖案的側。例如，襯底可以是層狀結構中的外層，例如引線框的底側。通常襯底可以是覆蓋任意類型的結構的外層，包括包含集成電路的襯底、基于半導體的傳感器、MEMS器件、濾波器如大消聲器、無源部件網(wǎng)絡等等。襯底還可以是支撐一個以上的半導體器件的裝置的一側，那么該襯底也可以用作用于該裝置的互連的附加互連層。
作為實例，引線框可以用一系列的加工步驟制造，這些步驟通常包括在引線框的頂側上進行光刻。引線框的底側可以設置有包括第一和第二子掩模的蝕刻掩模。接著，可以將半導體部件即管芯設置到引線框并且以一種方式進行封裝，使得引線框可以機械地錨定在該封裝中，從而管芯和引線框形成單個單元。經(jīng)常將這稱作封裝。在稍后的加工步驟中，可以進一步對引線框進行蝕刻，從而可以提供根據(jù)第一子掩模的圖案。有利的是，可以在封裝工藝之后蝕刻引線框而不使用光刻，例如因為在裝配工廠中可以避免光刻加工。
通常地，該襯底是將要以所需方式進行構圖的襯底。將襯底分成至少兩個區(qū)域，在蝕刻加工之后將保留的區(qū)域和在蝕刻工藝之后將被除去的區(qū)域。蝕刻工藝之后保留的所需圖案可以包括多個島狀結構。每個島狀結構可以具有基本上相同的形狀，一些島狀結構可以具有基本相同的形狀，而其他的具有不同的形狀，可以存在多種不同形狀的島狀結構等等。
為了蝕刻出圖案，在襯底的表面上設置蝕刻掩模。該蝕刻掩模包括兩個子掩模。用于限定所需圖案或者所需結構以在蝕刻工藝之后保留的第一子掩模以及第二子掩模。第二子掩模是犧牲掩模，其具有的目的是增大其所覆蓋的區(qū)域中的蝕刻速度。因而在將要通過蝕刻工藝被除去的區(qū)域中設置第二子掩模，該第二子掩模也通過蝕刻工藝被除去。第一和第二子掩?？梢栽O置在單個步驟中，或者第一和第二子掩?？梢栽O置在兩個步驟中或者一系列步驟中。可以根據(jù)設置蝕刻掩模的任何適當方式設置蝕刻掩模。例如，可以通過電鍍圖案來設置蝕刻掩模。作為另一個實例，可以使用聚合物蝕刻掩模即抗蝕劑來設置蝕刻掩模。蝕刻掩模可以是正或負蝕刻掩模。
沿襯底的垂直方向或z-方向與襯底的水平方向，即襯底的(x，y)-平面內的任何方向的蝕刻速度之間的比率在由第二子掩模覆蓋的區(qū)域中可以被增大。
根據(jù)本發(fā)明的方法的優(yōu)點在于，能夠在無需降低襯底的厚度的情況下增大襯底中將要被蝕刻出的所需圖案的分辨率?？商鎿Q地，優(yōu)點可以在于可以決定襯底的厚度，而無需考慮圖案的預期分辨率。另一個優(yōu)點在于，對于具有與圖案的分辨率相比相當大的厚度的襯底來說，可以實現(xiàn)襯底的基本上均勻的蝕刻。
蝕刻工藝之后保留的所需圖案可以由一個或多個島狀結構構成。這些結構可以是蝕刻前襯底中的一個或多個區(qū)域，這些區(qū)域被第一子掩模覆蓋在表面上并且稱作第一區(qū)域。同樣地，第二子掩模限定了在蝕刻工藝期間襯底的將要被除去的一個或多個區(qū)域，這些區(qū)域稱作第二區(qū)域。還可以存在沒有被蝕刻掩模覆蓋的區(qū)域，這些區(qū)域也可以在蝕刻工藝中被除去。當?shù)诙^(qū)域的尺寸比第一區(qū)域的尺寸大時，第二子掩?？梢栽O置在一個區(qū)域中并且由此限定襯底的第二區(qū)域。在一個或多個第二區(qū)域比至少一個第一區(qū)域大的情況下根據(jù)本發(fā)明設置蝕刻掩?？梢允怯欣摹?br> 襯底的材料，即第一材料，可以是金屬或具有金屬的導電性的材料。材料的例子包括Al、Cu、Ni或其混合物的任何合金。襯底可以形成材料疊層的一部分，其中疊層中的各材料是金屬或具有金屬的導電性的材料。例如，襯底可以是一部分的Cu/Al/Cu疊層、Cu/Al疊層、Cu/Ni/Cu疊層等。作為一般性例子，襯底可以是金屬疊層的一部分，從該金屬疊層可以單獨地蝕刻掉各個金屬。該材料可以是導電的，例如如果襯底形成引線框的一部分，其中所得到的結構構成引線。然而襯底也可以是半導體材料或絕緣材料。襯底的厚度可以在10和100微米之間，例如在25和75微米之間，例如50微米。
蝕刻掩模的材料，即第二材料，可以是具有可焊接精整(solderable finish)的材料。因而，該材料可以是支持焊接的材料，即該材料可以借助焊料粘接到另一個物體的表面上。例如在利用倒裝芯片安裝的連接中，其中兩個物體借助焊料凸起彼此附著。材料的例子包括Ag、Pd、Au、Ni或其混合物的任何合金，例如NiPdAu。作為一般性實例，蝕刻掩模的材料可以是不受用于蝕刻掉襯底的蝕刻劑侵蝕或者以低得多的速率被其侵蝕的材料。使用具有可焊接精整的材料作為蝕刻掩?？梢允怯欣?。
犧牲掩模的圖案，即第二子掩模的圖案可以是格柵的形式，如正方形格柵、矩形格柵、六邊形格柵等。此外，與柵欄的簡單交叉相比，格柵中的交叉點可以在尺寸上被擴大或者減小。第二子掩?？梢允歉駯诺姆种问?，或者第二子掩模可以是格柵中的開口形式。
格柵可以由犧牲掩模的子單元構成。這些子單元可以設有特定尺寸，其中這些子單元的特征尺寸與襯底的厚度以及工藝的蝕刻因子相關。子單元的特征尺寸例如在這些子單元的形狀為方形的情況下是這些子單元的寬度，以及在這些子單元為圓形的情況下是子單元的直徑。然而，這些子單元也可以擁有更復雜的形狀，在這種情況下特征尺寸為這些子單元的特征寬度或長度。
襯底的厚度可以取決于許多因素，并且蝕刻因子可以取決于襯底的材料、要蝕刻的圖案等。因此這些子單元的尺寸和形狀可以取決于襯底的厚度以及蝕刻因子。這些子單元的特征尺寸和襯底厚度之間的比率可以在特征尺寸和蝕刻因子之間的比率的0.75和1.25之間，例如在0.85和1.15之間，例如在0.95和1.05之間，例如近似相等。因而可以提供大約1∶1∶1的比率。
根據(jù)本發(fā)明的另一個方面，根據(jù)蝕刻掩模設置襯底表面上的圖案，其中蝕刻之前的襯底由蝕刻掩模覆蓋，該蝕刻掩模包括至少兩個子掩模-以第一子圖案覆蓋第一區(qū)域的第一子掩模，該第一子掩模在蝕刻工藝之后基本上保留，以及-以第二子圖案覆蓋第二區(qū)域的第二子掩模，該第二子掩模是犧牲掩模，該犧牲掩模增大了該至少第二區(qū)域中的蝕刻速度，其中在蝕刻工藝之后襯底與第一子圖案接觸的面積為第一子圖案的面積的至少30％，例如為至少40％，例如為至少50％，例如為至少60％，例如為至少70％，例如為至少80％，例如為至少90％，例如為幾乎100％。
由于蝕刻掩模的底部蝕刻，蝕刻工藝之后襯底與蝕刻掩模接觸的面積小于蝕刻掩模的面積。根據(jù)要被蝕刻的圖案，跨越襯底可以存在蝕刻速度的變化，引起跨越襯底的底部蝕刻的程度的變化。通常本發(fā)明的優(yōu)點在于，可以使用本發(fā)明獲得的圖案與沒有使用本發(fā)明蝕刻出或者試圖蝕刻出的相同圖案相比，可以被提供有更小程度的底部蝕刻。
作為本發(fā)明的結果，可以在IC封裝中使用較厚的引線框。使用具有一定厚度的引線框可以是有利的，因為可以獲得更堅固的引線框，更堅固的引線框可能是所需要的，因為對引線框或IC封裝的處理的關注很少。然而，由于較厚的引線框會導致較大程度的底部蝕刻，所以在不使用本發(fā)明的情況下厚引線框受限于所需圖案的可獲得的分辨率。本發(fā)明的結果是在設置有第二子掩模的區(qū)域中增大了蝕刻因子。蝕刻因子取決于不同的方面，例如襯底的材料、第二子掩模的形狀和尺寸等。然而，可以獲得的蝕刻因子越高，可以使用的襯底就越厚。
本發(fā)明的再一優(yōu)點在于通過本發(fā)明的方法可以提供用于IC封裝制造中的引線框的非標準底部布局。
參考下文描述的實施例，本發(fā)明的這些和其他方面、特征和/或優(yōu)點將變得明顯并將被闡明。
現(xiàn)在參考附圖對本發(fā)明的優(yōu)選實施例進行詳細描述，其中


圖1示出了在附著半導體器件之前的引線框，圖2示出了IC封裝，圖3示出了IC封裝底側上的引線構造的實施例，圖4示出了沒有使用本發(fā)明時襯底的蝕刻，圖5示出了沒有使用本發(fā)明時襯底的另一種蝕刻，圖6示出了蝕刻掩模的底部蝕刻圖7示出了根據(jù)本發(fā)明的蝕刻掩模的第一實施例，圖8示出了使用根據(jù)本發(fā)明的蝕刻方法時襯底的蝕刻，圖9示出了使用根據(jù)本發(fā)明的蝕刻方法時蝕刻掩模的底部蝕刻，圖10示出了根據(jù)本發(fā)明的蝕刻掩模的第二實施例。
這些圖是示意性的并且沒有按比例繪制。不同圖中類似的參考數(shù)字表示相同或相似的部分。這些圖和說明僅僅是實例而且不應當看作是設定本發(fā)明的范圍。
半導體器件的制造和封裝包括多個步驟。在這部分中結合引線框的回蝕刻對本發(fā)明進行描述，該引線框是通過利用電鍍在襯底表面上的NiPd-Au蝕刻掩模由Cu/Al/Cu疊層制造的。參考圖1，引線框的材料為Cu 7、Al 8和Cu 6。因此在本實施例中，襯底為Cu層6。
在圖1中已經(jīng)進行了多個步驟。該圖示出了在附著半導體器件之前的引線框。如圖1所示的引線框1的制作在本領域中是已知的(參見例如PCT申請WO/03/085728)。引線框通過襯底6端接于底側。
在圖2中，示出了最終的IC封裝20。在該圖中，半導體器件或管芯3線接合到引線框的上側。該管芯和部分引線框被封裝在封裝材料如環(huán)氧樹脂4中。引線框借助小凹進5錨定在環(huán)氧樹脂中。結合隨后的圖對根據(jù)本發(fā)明包括于在最終IC封裝時發(fā)生的步驟進行討論。在圖2中根據(jù)蝕刻掩模2的圖案將部分襯底6蝕刻掉，從而形成島狀引線(21-23)，由此提供從封裝外部到管芯的電連接。在引線之間設置保護絕緣層24。該保護層可以是所謂的轉換層，是從CrO2、TiO2、ZrO2、CeO2等的組中選擇的材料的層?？梢栽谄渖鲜┘泳哂辛己眠x擇的熱膨脹系數(shù)的有機層。
圖3中示出了從IC封裝底側突出的引線的所希望的構造30的實例(下文也將這些引線稱作占位空間(footprint))。
在圖4-6和8，9中，在封裝的底側上形成NiPd-Au圖案。該NiPd-Au圖案用作用于對封裝底側上的銅進行蝕刻的蝕刻掩模，或者蝕刻抗蝕劑。該Cu層的厚度范圍為30到90微米。這些圖示出了利用普通顯微鏡得到的圖像。
在如圖3中所示的圖案中，在封裝中央的區(qū)域33比各個占位空間31下面的區(qū)域大很多倍。因而，襯底中央的面積/區(qū)域限定了本文中其他地方所稱的第二面積/區(qū)域，而由占位空間限定的面積/區(qū)域限定了本文中其他地方所指的第一面積/區(qū)域。如果使用標準蝕刻方法的話，其中只有蝕刻工藝之后保留下來的區(qū)域被蝕刻掩模覆蓋，那么由于尺寸不同，NiPd-Au占位空間下面的Cu區(qū)域比封裝中央的Cu更快地被蝕刻掉。占位空間的尺寸可以根據(jù)所需要的IC封裝而改變。然而典型的占位空間尺寸通常在150微米×250微米和250微米×350微米之間。
在圖4和5中，示出了在不使用本發(fā)明的情況下的蝕刻能力，典型地可以獲得0.2到0.75的蝕刻因子。該蝕刻因子為z方向上的蝕刻速度和x方向(或者(x，y)平面內的任何其他方向)上的蝕刻速度之間的比率。
在圖4中，在占位空間之間的材料被除去使得占位空間彼此隔離時停止蝕刻。然而，封裝中央的Cu 33因蝕刻因子低而仍然保留在表面上。
在圖5中，當中央的Cu 53幾乎被去除時停止蝕刻。然而，在這種情況下，占位空間51也被除去了。
由于封裝底部上的Cu層的厚度，NiPd-Au圖案的底部蝕刻致使封裝底側的高分辨率圖案的蝕刻變得困難。圖6中示出了蝕刻掩模的底部蝕刻，其示出了襯底的截面。在這種情況下NiPd-Au占位空間61幾乎從引線框中被去除，因為與Al 63接觸的Cu 62因底部蝕刻幾乎被去除。
在圖7中示出了根據(jù)本發(fā)明的蝕刻掩模80。該蝕刻掩模分為第一子掩模和第二子掩模。第一子掩模包括所需要的圖案，即根據(jù)所需要的占位空間31設置第一子掩模70，71，72，73，即在襯底的四個區(qū)域70-73中設置NiPd-Au掩模，該NiPd-Au掩模覆蓋所需占位空間31的區(qū)域。第二子掩模74設置在要被除去的區(qū)域中。在所示實施例中，第二子掩模由小矩形區(qū)域的圖案構成。第二子掩模由覆蓋Cu的區(qū)域76即格柵上的分支和沒有覆蓋Cu的區(qū)域75即格柵中的開口構成。通過使用如圖7中所示的蝕刻掩模，蝕刻速度可以增大到這樣的程度使得可以獲得1到1.5的最終蝕刻因子。第二子掩模為犧牲掩模并且其在蝕刻工藝期間被除去。第二子掩模因該掩模下面的材料被蝕刻掉而被除去。
在圖8中示出了與圖4和5中的那些相似的引線框的底側，然而根據(jù)本發(fā)明對襯底進行蝕刻，即利用圖7中所示的蝕刻掩模?？梢钥吹椒庋b中央的Cu被完全除去，而占位空間31沒有。
在圖9中示出了用于圖8中所示的引線框的占位空間的底部蝕刻。該圖示出了與圖8中標記為90的區(qū)域相對應的部分，但是以略微傾斜的角度觀察的。在該圖中看到黑暗區(qū)域93和多個亮點91，92。黑暗區(qū)域93是已經(jīng)除去了Cu的地方，而亮點是占位空間。每個占位空間分開成兩個，并且上部91為NiPd-Au掩模且下部92為掩模下面的銅。因而，該圖與圖6對應，除了圖6為占位空間的特寫側視圖之外，而圖9示出了以略微傾斜的角度觀察的多個占位空間。觀察到NiPd-Au下面的Cu 94的寬度幾乎與NiPd-Au占位空間95的寬度一樣大，因而通過使用圖7中所示的蝕刻掩模抑制了底部蝕刻。
在封裝的底側上形成犧牲掩模導致了可以蝕刻高分辨率圖案的事實。劃分封裝中央的大Cu區(qū)域導致了Cu與蝕刻劑直接接觸的區(qū)域減小的事實，然而這導致由第二子掩模所覆蓋的區(qū)域，即封裝中央的蝕刻速度增大。在圖7所示的蝕刻掩模中，小矩形為60微米×60微米大。矩形區(qū)域的尺寸將尤其取決于襯底的厚度以及該工藝的蝕刻因子。開口區(qū)域的形狀也可以改變。在圖10中示出了可替換的實施例。在圖案中，在開口空間100的邊緣處設置小突起。這將四個墊之間的開口空間的尺寸最小化，并且使得該空間的對角線是與側面相同的長度。
雖然結合優(yōu)選實施例對本發(fā)明進行了描述，但是不是要局限于此處闡述的具體形式。更確切地說，本發(fā)明的范圍僅由所附權利要求限定。
在該部分中，對所公開實施例的特定具體細節(jié)例如引線框的回蝕刻、材料的選擇、引線的數(shù)量和形式等的闡述是出于解釋而不是限制的目的，從而提供對本發(fā)明的清楚和完整的理解。然而，本領域技術人員應當容易理解，在不明顯脫離該公開的精神和范圍的情況下，本發(fā)明可以以與這里闡述的細節(jié)并不完全一致的其他實施例實現(xiàn)。而且，在該上下文中，出于簡明和清楚的目的，已經(jīng)省略了公知裝置、電路和方法的詳細描述以避免不必要的細節(jié)和可能的混亂。
應當理解，對單數(shù)的引用也旨在包含復數(shù)，而且反之亦然，并且對具體數(shù)量的特征或裝置的引用不應被解釋為將本發(fā)明限制為該具體數(shù)量的特征或裝置。而且，諸如“包括”、“包含”、“具有”、“擁有”、“并入”、“含有”的表述應被解釋為非專門性的，也就是說這種表述應被解釋為不排除存在其他項。
權利要求中包括參考標記，然而包括這些參考標記僅僅是為了清楚起見，并且不應當解釋為對權利要求的范圍的限制。
權利要求
1.蝕刻結構的方法，該方法包括下述步驟-為第一材料的襯底(6，32)在該襯底的頂部上設置第二材料的采用所需圖案的蝕刻掩模(80)，該蝕刻掩模包括至少兩個子掩模-以第一子圖案覆蓋第一區(qū)域的第一子掩模(70-73)，該第一子掩模在蝕刻工藝之后基本上保留下來，以及-以第二子圖案覆蓋第二區(qū)域的第二子掩模(74)，該第二子掩模是犧牲掩模，該犧牲掩模增大了該至少第二區(qū)域中的蝕刻速度，-對襯底蝕刻預定時間。
2.根據(jù)權利要求1的方法，其中在襯底的垂直方向上與襯底的水平方向上的蝕刻速度之間的比率在該至少第二區(qū)域中增大。
3.根據(jù)權利要求1的方法，其中至少部分蝕刻掩模覆蓋第一區(qū)域，該第一區(qū)域在襯底的蝕刻之后保留下來，并且其中至少部分蝕刻掩模限定了第二區(qū)域，該第二區(qū)域通過蝕刻襯底被除去，其中第二區(qū)域的尺寸比第一區(qū)域的尺寸大，并且其中在第二區(qū)域中設置犧牲掩模。
4.根據(jù)權利要求1的方法，其中第一材料為導電材料。
5.根據(jù)權利要求1的方法，其中第二材料具有可焊接精整。
6.根據(jù)權利要求1的方法，其中犧牲掩模的圖案為格柵。
7.根據(jù)權利要求6的方法，其中該格柵由犧牲掩模的子單元(75，100)構成，其中子單元的特征尺寸、襯底的厚度以及該工藝的蝕刻因子是相關的，使得這些子單元的特征尺寸和襯底的厚度之間的比率在該特征尺寸和蝕刻因子之間的比率的0.75和1.25之間，例如在0.85和1.15之間，例如在0.95和1.05之間，例如近似相等。
8.制造電子器件的方法，其包括下述步驟-將半導體器件組裝到具有存在于底側上的蝕刻掩模(2)的引線框(6)，-提供半導體器件的封裝(4)，該封裝機械地錨定(5)在引線框中，-在蝕刻工藝中對引線框層進行構圖，其中根據(jù)權利要求1的蝕刻掩模設置引線框底側上的蝕刻掩模。
9.電子器件(1，20)的引線框底側(6)的構圖方法，根據(jù)權利要求1的方法對該引線框的底側進行構圖。
10.根據(jù)蝕刻掩模設置襯底上的圖案，其中蝕刻之前的襯底由蝕刻掩模覆蓋，該蝕刻掩模包括至少兩個子掩模-以第一子圖案覆蓋第一區(qū)域的第一子掩模(70-73)，該第一子掩模在蝕刻工藝之后基本上保留下來，以及-以第二子圖案覆蓋第二區(qū)域的第二子掩模(74)，該第二子掩模是犧牲掩模，該犧牲掩模增大了該至少第二區(qū)域中的蝕刻速度，其中在蝕刻工藝之后與第一子圖案接觸的襯底的面積為第一子圖案的面積的至少50％。
全文摘要
公開一種蝕刻結構的改進方法以及由該方法蝕刻的結構。結構的實例為IC封裝的引線框的底側，有利地可以通過所公開的方法對其進行蝕刻。該方法包括給要被蝕刻的襯底設置蝕刻掩模的步驟。該蝕刻掩模包括至少兩個子掩模覆蓋在蝕刻工藝之后基本上保留下來的區(qū)域的第一子掩模，以及覆蓋在蝕刻工藝中要被除去的區(qū)域的第二子掩模。第二子掩模為格柵形式的犧牲掩模。第二子掩模的存在增大了其所覆蓋的區(qū)域的蝕刻速度。
文檔編號H01L23/495GK1977376SQ200580018116
公開日2007年6月6日 申請日期2005年5月27日 優(yōu)先權日2004年6月4日
發(fā)明者J·克盧斯特曼, P·迪克斯特拉 申請人:皇家飛利浦電子股份有限公司