專利名稱：具有抗esd電容器的集成電路布置和相應(yīng)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明尤其涉及一種集成電路布置，包括基準(zhǔn)工作電位線，其在電路布置的工作期間載送基本電位，例如地電位，以及包括正工作電位線，其在電路布置的工作期間載送與基本電位相比更高的正電位，例如正電位。而且，集成電路布置包含連接在工作電位線之間的電容器。這種電容器尤其用于具有模擬信號(hào)處理的電路。所述電容器還稱為去耦電容器、阻塞電容器或備用電容器。電容器去耦并穩(wěn)定集成電路布置的電源電壓。
電容器可以具體化為所謂的NCAP(N阱電容器)或PCAP(P阱電容器)且然后包含以下區(qū)域根據(jù)基本摻雜類型摻雜的基本摻雜區(qū)，至少一個(gè)摻雜連接區(qū)，其優(yōu)選鄰接基本摻雜區(qū)并且根據(jù)基本摻雜類型摻雜，并且其最大摻雜劑濃度比基本摻雜區(qū)中的最大摻雜劑濃度高，以離基本摻雜區(qū)一距離布置的電極區(qū)，所述電極區(qū)根據(jù)MOS晶體管(金屬氧化物半導(dǎo)體)的結(jié)構(gòu)還稱作為柵極區(qū)，以及布置在電極區(qū)和基本摻雜區(qū)之間的電介質(zhì)。
為了保護(hù)電容器不受EOS現(xiàn)象(電過應(yīng)力)并且尤其是ESD現(xiàn)象(靜電放電)的影響，集成電路布置包含至少一個(gè)保護(hù)元件，其與電容器平行連接，并且當(dāng)超過反ESD極性的情況下具體電壓位于工作電壓以上或地電位以下時(shí)，容易變得導(dǎo)電，該元件例如是保護(hù)二極管、MOS晶體管、雙極晶體管、晶閘管、齊納二極管、二極管疊體等或其組合。尤其是當(dāng)電路布置還沒有處于準(zhǔn)備好工作的狀態(tài)時(shí)，也就是說在電路布置的制備期間，在將芯片結(jié)合到外殼期間或裝配到印刷電路板上期間，出現(xiàn)ESD情況。借助實(shí)例，ESD電壓脈沖具有大于100伏的電壓和近似100納秒的持續(xù)時(shí)間。
本發(fā)明的目的在于詳細(xì)說明集成電路布置，每個(gè)都包括至少一個(gè)電容器，其不管良好的電特性，即使在損傷了迄今為止使用的電容器的情況下裝載有靜電放電之后也都保持功能的。尤其是，目的在于詳細(xì)說明一種在ESD情況下穩(wěn)健的電路布置或所述電路布置的幾何形狀。而且，目的在于詳細(xì)說明用于制造集成電路布置的方法。
涉及集成電路布置的目的借助根據(jù)專利權(quán)利要求1的集成電路布置來完成。在從屬權(quán)利要求中作了進(jìn)一步的限定。
本發(fā)明基于如下考慮，NCAP或PCAP電容器具有每單位面積的大電容，以使得即使給出小芯片面積也可以實(shí)現(xiàn)相對(duì)大的電容值，例如相比p-n結(jié)電容。而且，電容器的RC時(shí)間常數(shù)很重要。在許多應(yīng)用中尤其是對(duì)于電容器的寄生串聯(lián)電阻必需小。
此外本發(fā)明基于如下考慮，在NCAP或PCAP的情況下，為了獲得每單位面積的高電容，電介質(zhì)必須盡可能的薄。借助實(shí)例，電介質(zhì)的厚度小于2納米，尤其是在小于100納米的最小光刻尺寸和小于2伏的工作電壓的技術(shù)的情況下。而且，不管具有ESD保護(hù)電路的電路互連，在ESD的情況下，幾伏的電壓，例如5或6伏，都建立在電介質(zhì)的兩端。然而，即使暫時(shí)出現(xiàn)4伏的電壓也會(huì)損傷這種薄電介質(zhì)，其會(huì)導(dǎo)致整個(gè)集成電路布置故障。
因此，它適用于根據(jù)本發(fā)明的電路布置或者假定n基本摻雜類型的基本摻雜區(qū)，連接區(qū)導(dǎo)電連接至正工作電位線，并且電極區(qū)導(dǎo)電連接至基準(zhǔn)工作電位線，或者假定p基本摻雜類型，連接區(qū)導(dǎo)電連接至基準(zhǔn)工作電位線，并且電極區(qū)導(dǎo)電連接至正工作電位線。
在一個(gè)發(fā)展中，根據(jù)基本摻雜類型的輔助摻雜而摻雜的輔助摻雜區(qū)設(shè)置在基本摻雜區(qū)和電介質(zhì)之間，所述輔助摻雜區(qū)的最大摻雜劑濃度等于基本摻雜區(qū)的最大摻雜劑濃度或大于所述摻雜劑濃度。
一方面，通過這些測(cè)量獲得的是在ESD情況下，尤其是在具有極性的ESD電壓的情況下，其輔助連接的保護(hù)電路提供了較少的保護(hù)，在基本摻雜區(qū)中以及還有在可選的輔助摻雜層中出現(xiàn)了載荷子的所謂耗盡，也就是說形成了所謂的耗盡層，其具有電介質(zhì)效應(yīng)并且由此導(dǎo)致較大的有效電介質(zhì)厚度。如果合適，在電容器的ESD電壓是這么高以致不僅在輔助摻雜層中出現(xiàn)耗盡，而且還是形成反溝道的條件。然而，由于連接區(qū)的摻雜類型，減小有效電介質(zhì)厚度的載荷子沒有再次穿過反溝道。
然而，另一方面，借助輔助摻雜區(qū)獲得，并且由于ESD情況說明的關(guān)系，電路布置的正常工作模式的指定極性是電容沒有縮減到過大的程度。尤其是，借助實(shí)例，由于輔助的摻雜層，耗盡層的厚度比沒有這種輔助摻雜層的小。
由于電容器連接在工作電位線之間，所以在ESD情況下由于分壓效應(yīng)，大電壓降落在它兩端，如同沒有出現(xiàn)晶體管或電容器的串聯(lián)電路的情況。這種串聯(lián)電路尤其出現(xiàn)在使用例如串聯(lián)連接的PMOS和NMOS作為反相器的功能塊中。尤其是，電容器包含在電路布置的核心邏輯中或所謂的模擬宏模塊中。
根據(jù)本發(fā)明的電路布置在ESD情況下是穩(wěn)健的，因?yàn)殡妶?chǎng)強(qiáng)度在電介質(zhì)中或電介質(zhì)與連接區(qū)或延伸區(qū)之間的最危險(xiǎn)的重疊區(qū)域中縮減了。
因此輔助摻雜區(qū)能夠使ESD強(qiáng)度建立得更好，而沒有由例如氧化物制成的電介質(zhì)的厚度改變。通常在制造工藝中僅有可以選擇的兩個(gè)電介質(zhì)厚度，以便，作為輔助摻雜的結(jié)果，可獲得自由可選且更精細(xì)可調(diào)的最佳參數(shù)并避免了尺寸過大。在一個(gè)示范性實(shí)施例中，沒有完全自由地選擇輔助摻雜，而是對(duì)應(yīng)于工藝中可獲得的注入之一，然而，其可以選擇不同的一個(gè)。
在一種改進(jìn)中，輔助摻雜區(qū)位于襯底的表面且因此可以容易引入。在另一種改進(jìn)中，襯底是單晶襯底，尤其是硅襯底。這種襯底具有高純度。由于純度和單晶材料，襯底可以承受相對(duì)高的場(chǎng)強(qiáng)，其在ESD情況下也很重要，以防止擊穿。而且，由于表面位置、純度和單晶材料，尤其是在簡(jiǎn)單的制造工藝中，可以以再生的方式建立輔助摻雜區(qū)以及還有摻雜剖面中的摻雜濃度?；緭诫s區(qū)或輔助摻雜區(qū)的摻雜劑濃度和摻雜剖面是耗盡層厚度的確定因素。
通過利用一種注入或通過利用多種注入來影響輔助摻雜區(qū)的摻雜，例如注入迄今用在用于制造在電路布置的相互不同的區(qū)域中在每個(gè)情況下設(shè)定場(chǎng)效應(yīng)晶體管的不同閾值電壓的電路布置的工藝中。優(yōu)選將輔助摻雜區(qū)的摻雜疊加在阱摻雜或基本摻雜上。用于設(shè)定晶體管的閾值電壓還用于制造輔助摻雜區(qū)使用多種或一種選擇的注入能夠?qū)崿F(xiàn)最佳化而沒有另外的步驟，尤其是在電路布置的正常工作模式中形成耗盡層厚度的最佳化和由此耗盡層兩端的電壓降。輔助摻雜區(qū)的摻雜劑濃度越低，耗盡層就越厚，ESD穩(wěn)健性變得就越大。相反，輔助摻雜區(qū)較高的摻雜劑濃度會(huì)導(dǎo)致較薄的耗盡層，然而，其在正常工作期間幾乎沒有削弱每單位面積的電容。然而，甚至薄的耗盡層仍能夠?qū)崿F(xiàn)足夠的ESD穩(wěn)健性。
由于電容器的極性，對(duì)于基本摻雜區(qū)利用N型阱(在P預(yù)摻雜襯底的情況下)或P型阱(對(duì)于N型襯底)，除了電容器的電容外還有關(guān)于襯底的另外p-n結(jié)電容。結(jié)電容與電容器的電容平聯(lián)連接，以使得每單位面積的電容增加。
在連接區(qū)上和在電極區(qū)或柵極區(qū)上形成硅化物期間，通過合適的硅化物阻擋可以進(jìn)一步增加電容器的擊穿強(qiáng)度。
根據(jù)本發(fā)明的電路布置說明的技術(shù)效果與電極區(qū)所使用的材料以及電極區(qū)的摻雜無(wú)關(guān)。因此，在多晶電極區(qū)的情況下和在由金屬制成的電極區(qū)、尤其是未來技術(shù)的情況下可以獲得這些效果。
而且，根據(jù)第二方面，借助根據(jù)專利權(quán)利要求7的集成電路布置，獲得了涉及集成電路布置的目的。在從屬權(quán)利要求中作了進(jìn)一步的限定。
在第一方面的情況下尤其是還在第二方面的情況下，本發(fā)明基于實(shí)驗(yàn)獲得，在ESD放電期間電介質(zhì)的最危險(xiǎn)部分是電極區(qū)或柵極區(qū)與摻雜的連接區(qū)或延伸區(qū)重疊的區(qū)域。
在一般的工藝中可得到僅兩個(gè)或至多三個(gè)不同的柵氧化物厚度。根據(jù)本發(fā)明的電路布置采用這來在電容器中形成包含薄中心區(qū)和與其相比較厚邊緣區(qū)的雙電介質(zhì)。電介質(zhì)較厚邊緣區(qū)寬度的選擇能夠以如下方式最佳化，一方面，電容相比使用特別薄的電介質(zhì)沒有過分降低，另一方面，ESD強(qiáng)度足夠而沒有出現(xiàn)尺寸過大，如同特別厚的電介質(zhì)的情況。
此外，本發(fā)明涉及用于制造集成電路布置的方法。上述技術(shù)效果同樣應(yīng)用到制造方法和其進(jìn)一步的限定上。
存在形成雙電介質(zhì)的各種可能性與基本摻雜區(qū)附近的一層厚電介質(zhì)同時(shí)形成薄電介質(zhì)。隨后制造另一層厚電介質(zhì)，例如，借助抗蝕劑層掩蔽薄電介質(zhì)。
在形成厚電介質(zhì)之前完全形成薄電介質(zhì)。然后，掩蔽薄電介質(zhì)，并制造厚電介質(zhì)。
在形成基本摻雜區(qū)附近的一層厚電介質(zhì)之后形成薄電介質(zhì)，優(yōu)選同時(shí)制造另一層厚電介質(zhì)。
尤其是，熱氧化適合于形成電介質(zhì)。借助實(shí)例，以后自由地蝕刻可達(dá)到硅的區(qū)域。
以下參考


本發(fā)明，其中圖1示出了具有n型阱電容器12的集成電路布置10，圖2示出了在制造另一n型阱電容器期間使用的掩模，以及圖3示出了具有雙柵氧化物的n型阱電容器。
圖1示出了包含抗ESD的n型阱電容器12的集成電路布置10。集成電路布置10另外包含單晶硅襯底14，其在示范性實(shí)施例是p輕摻雜的通向正連接墊的正線16，通向地連接墊的地線18，ESD保護(hù)電路(未示出)，以及多種晶體管(未示出)，例如存儲(chǔ)晶體管或邏輯電路或模擬電路的晶體管，尤其是場(chǎng)效應(yīng)晶體管。
阱電容器12包含n摻雜阱20，例如具有1 1017至1 1018摻雜劑原子每立方厘米的最大摻雜劑濃度，例如磷原子或砷原子。阱20具有例如1500納米的深度、寬度B和在每種情況下一般高達(dá)100微米的長(zhǎng)度。
在每種情況下沿著阱20的縱邊一般定位的n重?fù)诫s的連接區(qū)22和24或源/漏區(qū)，最大摻雜劑濃度例如在1 1020至10 1021摻雜劑原子每立方厘米的范圍內(nèi)。在示范性實(shí)施例中連接區(qū)22、24一般具有200nm的深度。
隨著離襯底14的距離增加，電容器12按以下指定的順序另外包含在連接區(qū)22和24之間的n摻雜的可選輔助摻雜區(qū)26。在示范性實(shí)施例中，輔助摻雜區(qū)26在一側(cè)鄰接連接區(qū)22，在另一側(cè)鄰接連接區(qū)24并且在兩個(gè)連接區(qū)22和24之間延伸而沒有中斷。作為可選方案，輔助摻雜區(qū)鄰接形成在連接區(qū)22、24處的n摻雜延伸區(qū)。延伸區(qū)還稱作為L(zhǎng)DD區(qū)(輕摻雜漏極)，因?yàn)樗鼈兊膿诫s劑濃度比連接區(qū)22、24的低，但比輔助摻雜區(qū)的高。輔助摻雜區(qū)26具有例如100納米的深度和在1 1017至1 1018摻雜劑原子每立方厘米范圍內(nèi)的最大摻雜劑濃度。
電介質(zhì)28沿著輔助摻雜區(qū)26的表面延伸并且設(shè)置在離連接區(qū)22、24的一距離處。電介質(zhì)28還稱作為柵氧化物(GOX)并且包括例如二氧化硅(εr＝3.9)或具有相對(duì)介電常數(shù)大于3.9的材料，尤其是所謂的高k電介質(zhì)。在示范性實(shí)施例中，電介質(zhì)28具有兩納米的厚度。
柵極區(qū)30，其鄰接電介質(zhì)28(朝著頂部)，并且包括摻雜的多晶硅，例如最大摻雜劑濃度大于5 1019摻雜劑原子每立方厘米的n或p摻雜的多晶硅。柵極區(qū)30具有例如100納米至400納米范圍內(nèi)的厚度。
在柵極區(qū)28上延伸并具有例如40-60納米厚度的硅化物區(qū)32。
在示范性實(shí)施例中，連接區(qū)22、24沒有延伸在電介質(zhì)28下方。
由電介質(zhì)28、柵極區(qū)30和硅化物區(qū)32形成的疊體通過兩個(gè)電絕緣的間隔物元件34、36橫向界定，其每個(gè)都具有例如40納米的基底寬度并且與連接區(qū)22和24部分重疊。間隔物元件34、36還稱作為間隔物。
兩個(gè)隔離溝槽40和42相對(duì)于阱20橫向設(shè)置。隔離溝槽40使連接區(qū)22與襯底連接區(qū)44隔離。相反，隔離溝槽42使連接區(qū)24與襯底連接區(qū)46隔離。襯底連接區(qū)44、42是p重?fù)诫s的。位于襯底連接區(qū)44和46下面的分別是p摻雜中間區(qū)48和50，其延伸直到襯底14。襯底連接區(qū)48和50設(shè)置得盡可能靠近電容器12，也就是說直接在n型阱20處。
兩個(gè)另外的隔離溝槽52和54分別界定襯底連接區(qū)44和46。隔離溝槽40、42、52和54具有例如250至500納米的深度并且還稱作為STI溝槽(淺溝槽隔離)。隔離溝槽40、42、52和54填充有電絕緣材料。
硅化物區(qū)60在襯底連接區(qū)48表面處的隔離溝槽52和隔離溝槽40之間延伸。硅化物區(qū)60電連接至地線18。
另外的硅化物區(qū)62在連接區(qū)22表面處的隔離溝槽40和間隔物元件34之間延伸。硅化物區(qū)62電連接至正線16。
下一個(gè)硅化物區(qū)64在連接區(qū)24表面處的間隔物元件36和隔離溝槽42之間延伸。硅化物區(qū)64同樣導(dǎo)電連接至正線16。
硅化物區(qū)66在襯底連接區(qū)46表面處的隔離溝槽42和隔離溝槽54之間延伸。硅化物區(qū)66導(dǎo)電連接至地線16。
為了說明提高的ESD保護(hù)，假定ESD情況，其中電壓脈沖具有對(duì)應(yīng)于電路布置10的正常工作模式下存在于電容器12處的電壓極性的極性。在ESD情況下以及在正常工作模式下，形成耗盡層70，其例如具有幾納米的層厚度D，例如兩納米的層厚度。由于缺乏載荷子，耗盡層70具有相對(duì)介電常數(shù)為十二的電介質(zhì)效應(yīng)(硅的εr)并且在電介質(zhì)28中導(dǎo)致較低的電場(chǎng)強(qiáng)度，因?yàn)樗米髋c柵氧化物電容器串聯(lián)連接的電容分壓器。
坐標(biāo)(coordinates)的系統(tǒng)80表示和電容器12中襯底14的表面正交的方向相反的電位剖面82。坐標(biāo)的系統(tǒng)80的y軸84示出了0伏至例如5伏范圍內(nèi)的電位。坐標(biāo)的系統(tǒng)80的x軸86示出了電容器12隨著離硅化物區(qū)32的距離增加的空間坐標(biāo)。地電位，也就是說零電壓，存在于硅化物區(qū)32中和柵極區(qū)30中。在電介質(zhì)28中電位線性升高。在耗盡層70中電位進(jìn)一步線性增加，例如至四伏，但比電介質(zhì)28更微弱的升高。由于耗盡層70，因此，結(jié)果是在電介質(zhì)28外部電位升高A或換句話說電介質(zhì)28兩端的電壓減小。
坐標(biāo)的系統(tǒng)90表示和電容器12中襯底14的表面正交的方向相反的場(chǎng)強(qiáng)剖面92。坐標(biāo)的系統(tǒng)90的y軸94示出了0伏/納米至例如2.5伏/納米范圍內(nèi)的場(chǎng)強(qiáng)E。坐標(biāo)的系統(tǒng)90的x軸96示出了電容器12隨著離硅化物區(qū)32的距離增加的空間坐標(biāo)。在硅化物區(qū)32中和柵極區(qū)30中，場(chǎng)強(qiáng)E是零伏/納米。在電介質(zhì)中，場(chǎng)強(qiáng)E具有例如兩伏/納米的值。在耗盡層中，場(chǎng)強(qiáng)的值小于電介質(zhì)28中的，例如一伏/納米。在n型阱20中，場(chǎng)強(qiáng)E也是零伏/納米。
負(fù)電荷100和正電荷102示例了電介質(zhì)28和耗盡層70作為電容器電介質(zhì)的效果。而且，圖1示例了p-n結(jié)電容器104，其由n型阱和襯底14之間的耗盡層形成并且其與電容器12并聯(lián)連接，以使得不同類型的電容器并聯(lián)連接。
在另一示范性實(shí)施例中，使用例如由鋁制成的金屬電極，代替多晶硅用于柵極區(qū)30。在下一示范性實(shí)施例中，連接區(qū)22、24進(jìn)一步遠(yuǎn)離間隔物元件34和36，參見圖2，連接區(qū)22b、24b。
在下一示范性實(shí)施例中，輔助摻雜區(qū)26僅在電介質(zhì)28下面的中心區(qū)中延伸，參見側(cè)邊緣110和112。輔助摻雜區(qū)26的側(cè)邊緣110和112和最近的連接區(qū)22和24之間的距離在沒有延伸區(qū)或最近的延伸區(qū)的情況下分別是例如至少100納米。在該情況下，耗盡層70在電介質(zhì)28的邊緣區(qū)下方形成得較厚，其增加抗ESD的穩(wěn)健性。
圖2示出了用在小于一微米的最小光刻尺寸的工藝中電路布置10b的n型阱電容器12b的制造中的光刻掩模。除了以下說明的偏差外，在電容器12的制造中執(zhí)行與電容器12b的制造中相同的步驟。象電路布置10一樣，構(gòu)造電路布置10b。除了以下說明的不同外，n型阱電容器12b對(duì)應(yīng)于電容器12，以使得相同部分由相同的參考符號(hào)指定，但后者是小寫字母b，以區(qū)分兩個(gè)電容器12和12b。
電容器12b包含以下組件部分，尤其是，關(guān)于電容器12的相應(yīng)部分以上進(jìn)行的陳述有效襯底14b，正線16b，地線18b，阱20b，連接區(qū)22b、24b，輔助摻雜區(qū)26b，電介質(zhì)28b，柵極區(qū)30b，硅化物區(qū)32b，間隔物元件34b、36b，隔離溝槽40b、42b，襯底連接區(qū)44b、46b，中間區(qū)48b、50b，和硅化物區(qū)60b至66b。
電容器12b與電容器12相比具有以下偏差連接區(qū)22b和24b分別設(shè)置在離間隔物元件34b和36b一定距離處，以使得在與襯底14表面正交的方向上看到?jīng)]有出現(xiàn)接觸和沒有出現(xiàn)重疊。
硅化物區(qū)62b和64b分別沒有到達(dá)遠(yuǎn)至間隔物元件34b和36b并且還僅覆蓋連接區(qū)22b和24b的部分區(qū)域，以及硅化物區(qū)32b同樣僅覆蓋柵極區(qū)30b的部分區(qū)域。
借助回設(shè)置(set-back)的連接區(qū)22b和24b或LDD區(qū)域以及還借助回設(shè)置的硅化物區(qū)62b、64b和32b，在ESD情況下在柵極區(qū)30b的邊緣處在電介質(zhì)28中出現(xiàn)場(chǎng)強(qiáng)減小，其結(jié)果是電容器12b的擊穿電壓升高。該陳述適用于在ESD條件下假設(shè)，某電流(隧穿電流)流經(jīng)柵氧化物或電介質(zhì)28并且另外電壓降因此關(guān)于圖1所示的電位條件出現(xiàn)。其余，電容器12b增加的ESD強(qiáng)度和高的面積電容基于對(duì)于電容器12參考圖1以上說明的關(guān)系。
在電容器12和12b的制造中，首先利用抗蝕劑借助掩模140限定有源區(qū)的位置以及隔離溝槽40b和42b的位置。蝕刻、填充和平坦化隔離溝槽40b和42b。然后注入n型阱20b，用掩模150暴露出抗蝕劑層(未示出)，其掩模結(jié)構(gòu)152預(yù)定義阱20的位置。
然后，利用掩模(未示出)，用抗蝕劑預(yù)定義輔助摻雜區(qū)26b的位置。顯影抗蝕劑。在顯影之后，借助注入摻雜輔助摻雜區(qū)26b。在n型阱20b的區(qū)域中，輔助摻雜區(qū)26b的掩模包含位于例如在掩模150中的掩模結(jié)構(gòu)152相同位置處的掩模結(jié)構(gòu)。然而，在其它區(qū)域中，兩個(gè)掩模具有彼此偏離的掩模結(jié)構(gòu)。在如參考圖1所述的縮短的輔助摻雜區(qū)的示范性實(shí)施例中，用于輔助摻雜區(qū)26的掩模定義邊緣110和112的位置。與在電路布置10和10b的場(chǎng)效應(yīng)晶體管中設(shè)定閾值電壓的注入同時(shí)影響用于輔助摻雜區(qū)26和26b的注入。
隨后在硅表面上熱生長(zhǎng)電介質(zhì)28b。其后，例如當(dāng)執(zhí)行一種或多種以下提到的注入時(shí)，原位或隨后沉積并摻雜用于柵極區(qū)30b的多晶層用于延伸區(qū)的注入，用于連接區(qū)22b、24b的注入，或一些其它注入。
然后借助掩模170定義柵極區(qū)30b的位置。然后優(yōu)選與電介質(zhì)28b同時(shí)，在蝕刻工藝中圖案化多晶層。
在該點(diǎn)及時(shí)執(zhí)行延伸區(qū)的注入用于電路布置10，但不是用于電路布置10b。在執(zhí)行這些注入之前，在電路布置12b的制造中，以自對(duì)準(zhǔn)的方式通過層沉積和各向異性蝕刻制造間隔物元件34b和36b。
在制造間隔物元件34b和36b之后，使用掩模175來定義連接區(qū)22b和24b的位置。在顯影抗蝕劑后，執(zhí)行連接區(qū)22b和24b以及還有延伸區(qū)(這里與22b和24b一致)的注入。
制造連接區(qū)22b和24b之后是制造硅化物區(qū)18b和60b至66b。為了阻擋在特定區(qū)域的硅化，借助掩模180定義意欲留下的例如在前施加的氮化物層的阻擋區(qū)。然后將例如幾十納米的薄金屬層濺射到晶片表面上。適合的金屬例如是鈦、鈷或鎳。在熱處理步驟期間，在與硅接觸的金屬的區(qū)域中形成硅化物。硅化物減小接觸電阻，以便可以處理高頻的信號(hào)。其后，移除沒有轉(zhuǎn)換成硅化物的金屬和氮化物層的殘余物。
回設(shè)置的硅化物區(qū)同樣減小了在柵極區(qū)30b邊緣附近的電介質(zhì)的場(chǎng)強(qiáng)。用實(shí)驗(yàn)方法，通過硅化物阻擋可以獲得0.5伏較高的瞬時(shí)擊穿電壓。串聯(lián)電阻由此形成其在ESD的情況下抵消損傷電介質(zhì)28b的隧穿電流。
由于必須制造沒有回設(shè)置的連接區(qū)也不需要阻擋硅化，所以在電容器12的制造中沒有使用掩模175和180。以自對(duì)準(zhǔn)的方式關(guān)于間隔物元件34和36執(zhí)行連接區(qū)22和24的注入和還有硅化物區(qū)32和60至66的形成。
在另一示范性實(shí)施例中，僅在柵極區(qū)的部分或僅在連接區(qū)的部分阻擋硅化。在另一示范性實(shí)施例中，代替多晶柵極區(qū)30b使用由金屬制成的柵極區(qū)，在該區(qū)域上硅化不是必需的。
圖3示出了包含具有雙柵極氧化物的n型阱電容器12c的電路布置10c。像電路布置10一樣構(gòu)造電路布置10c。n型阱電容器12c對(duì)應(yīng)于除了以下說明的不同外的電容器12，以使得相同的部分由相同的參考符號(hào)表示，但后者是小寫字母c，以區(qū)分兩個(gè)電容器12和12c。
電容器12c包含以下的組件部分，尤其是，關(guān)于電容器12的相應(yīng)部分以上進(jìn)行的陳述適用于襯底14c，阱20c，連接區(qū)22c、24c，柵極區(qū)30c，
硅化物區(qū)32c，間隔物元件34c、36c，隔離溝槽40c、42c，襯底連接區(qū)44c、46c，中間區(qū)域48c、50c，以及硅化物區(qū)60c至66c。
電容器12c與電容器12相比具有以下偏差工作電位線200通向硅化物區(qū)62c和64c，工作電位線202通向硅化物區(qū)32c，工作電位線200和202載送彼此不同的電位。硅化物區(qū)60c和66c在地電位是兩種類型的極性。因此，使用兩種類型的極性，也就是說，尤其是，工作電位線202的電位的極性同樣大于工作電位線200的電位。
在電容器12c中示例的是n摻雜的LDD區(qū)域204和206或位于間隔物元件34c和36c下面的延伸區(qū)域。LDD區(qū)域204、206的摻雜劑濃度在例如5 1018至1 1020摻雜劑原子每立方厘米范圍內(nèi)，以及在電容器12c中沒有對(duì)應(yīng)于輔助摻雜區(qū)26b的輔助摻雜區(qū)。然而，在可選的示范性實(shí)施例中，存在這種輔助摻雜區(qū)。
在電容器中代替具有均勻厚度的電介質(zhì)28b，存在具有薄中心電介質(zhì)區(qū)208和厚邊緣電介質(zhì)區(qū)210的電介質(zhì)。
中心電介質(zhì)區(qū)208的厚度對(duì)應(yīng)于電路布置10c中存在的最薄電介質(zhì)的厚度。借助實(shí)例，中心電介質(zhì)區(qū)208的厚度是2納米。薄電介質(zhì)區(qū)208確保電容器12c每單位面積的高電容。
借助實(shí)例，邊緣電介質(zhì)區(qū)210的厚度對(duì)應(yīng)于電路布置10c中另一電介質(zhì)的厚度并且是5納米。厚邊緣電介質(zhì)區(qū)210確保電容器12c的高ESD強(qiáng)度。
在其它的示范性實(shí)施例中，為了進(jìn)一步增加ESD強(qiáng)度，結(jié)合參考圖1和3說明的測(cè)量或參考圖2和3說明的測(cè)量。
在其它的示范性實(shí)施例中，代替參考圖1至3說明的NCAP制造PCAP，給出了在區(qū)域中各自其它摻雜類型的選擇并給出電容器的相反極性。在另外的示范性實(shí)施例中，以其它相同的摻雜使用其它摻雜類型的連接區(qū)。
在另外的示范性實(shí)施例中，代替摻雜阱使用絕緣區(qū)上的摻雜區(qū)，如同SOI(絕緣體上硅)技術(shù)的情況。
權(quán)利要求
1.一種集成電路布置(10、10b)，包括基準(zhǔn)工作電位線(18)，其在電路布置(10)的操作期間載送基本電位，包括正工作電位線(16)，其在電路布置(10)工作期間載送與基本電位相比更正的電位，以及包括連接在工作電位線(16、18)之間的電容器(12)，所述電容器包含以下區(qū)域根據(jù)具有基本摻雜類型的基本摻雜而摻雜并且包含最大摻雜劑濃度的區(qū)域的基本摻雜區(qū)(20)，根據(jù)具有基本摻雜類型的連接摻雜而摻雜的至少一個(gè)連接區(qū)(22、24)，所述連接區(qū)的最大摻雜劑濃度高于基本摻雜區(qū)(20)中的最大摻雜劑濃度，設(shè)置在離基本摻雜區(qū)(20)一距離處的電極區(qū)(30)，以及設(shè)置在電極區(qū)(30)和基本摻雜區(qū)(20)之間的電介質(zhì)(28)，其中或者在假定n基本摻雜類型的情況下，連接區(qū)(22)導(dǎo)電連接至正工作電位線(16)，并且電極區(qū)(30)導(dǎo)電連接至基準(zhǔn)工作電位線(18)，或者在假定p基本摻雜類型的情況下，連接區(qū)(22)導(dǎo)電連接至基準(zhǔn)工作電位線(18)，以及電極區(qū)(30)導(dǎo)電連接至正工作電位線(16)。
2.如權(quán)利要求1所要求的電路布置(10、10b)，特征在于電極區(qū)(30)摻雜有大于1 1018摻雜劑原子每立方厘米的最大摻雜劑濃度，特別是在其面向電介質(zhì)(28)的一側(cè)，或者電極區(qū)(30)在其面向電介質(zhì)(28)的一側(cè)包含金屬區(qū)。
3.如權(quán)利要求1或2所要求的電路布置(10、10b)，特征在于根據(jù)具有基本摻雜類型的輔助摻雜而摻雜的輔助摻雜區(qū)(26)設(shè)置在基本摻雜區(qū)(20)和電介質(zhì)(28)之間，所述輔助摻雜區(qū)的最大摻雜劑濃度等于基本摻雜區(qū)(20)的最大摻雜劑濃度，或者所述輔助摻雜區(qū)的最大摻雜劑濃度大于基本摻雜區(qū)(20)的最大摻雜劑濃度，優(yōu)選的是輔助摻雜區(qū)(26)的最大摻雜劑濃度是基本摻雜區(qū)(20)的最大摻雜劑濃度的至少兩倍，以及優(yōu)選的是輔助摻雜區(qū)(26)的最大摻雜劑濃度至多是連接區(qū)(22、24)的最大摻雜劑濃度的一半。
4.如前述權(quán)利要求之一所要求的電路布置(10、10b)，特征在于至少一個(gè)另一連接區(qū)(24)優(yōu)選以鄰接基本摻雜區(qū)(20)的方式設(shè)置，基本摻雜區(qū)或在這個(gè)范圍返回參考權(quán)利要求3的輔助摻雜區(qū)(26)設(shè)置在連接區(qū)(22、24)之間，和/或金屬線(16)連接連接區(qū)(22、24)。
5.如前述權(quán)利要求之一所要求的電路布置(10b)，特征在于以自對(duì)準(zhǔn)的方式設(shè)置連接區(qū)(22b、24b)，既不關(guān)于電極區(qū)(30b)也不關(guān)于設(shè)置在電極區(qū)(30b)上的間隔物元件(34b、36b)。
6.如權(quán)利要求3或4所要求的電路布置(10、10b)，特征在于輔助摻雜區(qū)(26)鄰接連接區(qū)(22、24)或形成在連接區(qū)(22、24)處的延伸區(qū)，或者輔助摻雜區(qū)(26、110、112)僅形成在電介質(zhì)(28)的中心區(qū)域并且不在電介質(zhì)(26)的邊緣區(qū)域，部分基本摻雜區(qū)(20)優(yōu)選設(shè)置在邊緣區(qū)域。
7.一種集成電路布置(10c)，特別是如前述權(quán)利要求中之一所要求的電路布置，包括兩個(gè)工作電位線(200、202)，其載送在電路布置(10c)工作期間彼此不同的電位，以及包括連接在工作電位線(200、202)之間的電容器(12c)，所述電容器包含以下區(qū)域根據(jù)基本摻雜類型摻雜的基本摻雜區(qū)(20c)，至少一個(gè)摻雜的連接區(qū)(22c)，其最大摻雜劑濃度高于基本摻雜區(qū)(20c)中的最大摻雜劑濃度，設(shè)置在離基本摻雜區(qū)一個(gè)距離處的電極區(qū)(30c)，以及包括設(shè)置在電極區(qū)(30c)和基本摻雜區(qū)(20c)之間的電介質(zhì)(208、210)，在連接區(qū)(22)附近的區(qū)域(210)中，電介質(zhì)(208、210)是電介質(zhì)(208、210)的中心區(qū)域(208)至少兩倍厚。
8.如權(quán)利要求7所要求的電路布置(10c)，特征在于至少一個(gè)間隔物元件(34c、36c)關(guān)于電極區(qū)(30c)橫向設(shè)置，電介質(zhì)(208、210)的較厚區(qū)(210)鄰接間隔物元件(34c、36c)。
9.如權(quán)利要求7或8所要求的電路布置(10c)，特征在于連接區(qū)(22c)根據(jù)基本摻雜類型摻雜，或者連接區(qū)(22c)根據(jù)與基本摻雜類型不同的摻雜類型摻雜。
10.如權(quán)利要求7至9中之一所要求的電路布置(10c)，特征在于厚電介質(zhì)(210)比100納米薄或比20納米薄，以及電路布置(10c)優(yōu)選包括其電介質(zhì)具有薄電介質(zhì)(208)的厚度的至少一個(gè)場(chǎng)效應(yīng)晶體管，并且包含其電介質(zhì)具有厚電介質(zhì)(210)的厚度的至少一個(gè)場(chǎng)效應(yīng)晶體管。
11.如前述權(quán)利要求之一所要求的電路布置(10、10b、10c)，特征在于硅化物區(qū)(62、62b、62c、64、64b、64c)設(shè)置在連接區(qū)(22、22b、22c、24、24b、24c)處，未用硅化物區(qū)(62b、64b)覆蓋的硅區(qū)(20、20b、20c)優(yōu)選位于硅化物區(qū)(62、62b、62c、64、64b、64c)之間。
12.如前述權(quán)利要求之一所要求的電路布置(10、10b、10c)，特征在于至少一個(gè)以下特征有效工作電位線(16、18、200、202)通向連接點(diǎn)，經(jīng)由它在電路布置(10、10b、10c)工作期間施加外部工作電壓，基本摻雜區(qū)(20、20b、20c)形成為優(yōu)選設(shè)置在根據(jù)與基本摻雜區(qū)(20)不同的摻雜類型摻雜的襯底(14)中的阱，電容器(12)具體化為設(shè)置在平行于集成電路布置(10、10b、10c)的至少一個(gè)金屬層設(shè)置的平面中的平面狀組件。
13.一種用于制造包括電容器(12、12b)的電路布置(10、10b)的方法，特別是如權(quán)利要求1至7中之一所要求的電路布置(10、10b)，包括步驟形成根據(jù)基本摻雜類型摻雜的電容器(12)的基本摻雜區(qū)(20)，形成電容器(12)的連接區(qū)(22)，形成電容器(12)的電介質(zhì)(28)，形成電容器(12)的電極區(qū)(30)，所述電極區(qū)與基本摻雜區(qū)(22)隔離開，形成基準(zhǔn)工作電位線(18)，其在電路布置(10)的工作期間載送基本電位，并且假定為n基本摻雜類型，其導(dǎo)電連接至電極區(qū)(30)，或者假定為p基本摻雜類型，其導(dǎo)電連接至連接區(qū)(22)，形成正工作電位線(16)，其在電路布置(10)的工作期間載送與基本電位相比更正的電位，并且假定為n基本摻雜類型，其導(dǎo)電連接至連接區(qū)(22)，或者假定為p基本摻雜類型，其導(dǎo)電連接至電極區(qū)(30)。
14.如權(quán)利要求13所要求的方法，特征在于借助專用的掩模步驟制造連接區(qū)(22)，和/或進(jìn)行以下步驟形成電容器(12)的輔助摻雜區(qū)(26)，其根據(jù)基本摻雜類型摻雜，并且在這種情況中，最大摻雜劑濃度等于或高于基本摻雜區(qū)(20)的最大摻雜劑濃度。
15.一種制造包括電容器(12c)的電路布置(10c)的方法，特別是如權(quán)利要求7至12之一所要求的電路布置(10c)，包括步驟形成根據(jù)基本摻雜類型摻雜的電容器(12c)的基本摻雜區(qū)(20c)，形成電容器(12c)的連接區(qū)(22c)，在電容器(12c)的電介質(zhì)(208)的中心區(qū)中形成電容器(12c)的薄電介質(zhì)(208)，形成電介質(zhì)(210)，其與在電容器(12c)的電介質(zhì)的邊緣區(qū)域中的電容器(12c)的薄電介質(zhì)(208)相比為至少兩倍厚，形成電容器(12c)的電極區(qū)(30c)，所述電極區(qū)與基本摻雜區(qū)(20c)隔離開。
16.如權(quán)利要求15所要求的方法，特征在于以下步驟形成兩個(gè)工作電位線(200、202)，其在電路布置(10c)的工作期間載送彼此不同的電位，一個(gè)工作電位線(200)導(dǎo)電連接至連接區(qū)(22)，并且另一工作電位線(202)導(dǎo)電連接至電極區(qū)(30c)。
17.如權(quán)利要求15或16所要求的方法，特征在于在電容器(12c)的電極區(qū)(30c)處形成間隔物元件(34c、36c)之前制造電介質(zhì)(208、210)。
18.如權(quán)利要求15至17中之一所要求的方法，特征在于與基本摻雜區(qū)(20c)附近的一層厚電介質(zhì)(210)同時(shí)或者在形成厚電介質(zhì)(210)之前形成薄電介質(zhì)(208)，或者在基本摻雜區(qū)(20c)附近形成一層厚電介質(zhì)(210)之后形成薄電介質(zhì)(208)。
全文摘要
本發(fā)明涉及一種在n溝槽(20)中包含電容器(12)的電路布置(10)。電容器(12)的特定極化確保耗盡區(qū)在溝槽(20)中形成，并且電容器(12)具有高的ESD抗性。一種可選存在的輔助摻雜層(26)確保盡管在高的ESD抗性情況下電容器的高面積電容。
文檔編號(hào)H01L29/94GK1947249SQ200580012310
公開日2007年4月11日 申請(qǐng)日期2005年1月31日 優(yōu)先權(quán)日2004年2月10日
發(fā)明者K·埃斯馬克, H·戈斯納, C·魯斯, J·施奈德 申請(qǐng)人:英飛凌科技股份公司