專利名稱：具有靜電放電保護(hù)器件的集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片領(lǐng)域，具體地涉及保護(hù)集成電路芯片不受靜電放電的影響。
背景技術(shù)：
靜電放電(ESD)指短的持續(xù)時間內(nèi)的大電流放電現(xiàn)象。已經(jīng)知道靜電放電(ESD)會降低或毀壞集成電路中的分立器件如晶體管、二極管、電感器、電容和電阻器。電壓和電流尖峰都可以擊穿在單個半導(dǎo)體器件中的多個部分中的電介質(zhì)或摻雜區(qū)，由此使得整個器件或甚至整個芯片完全或部分不能工作。
對于IC，暴露到靜電放電的主要來源是由帶電人體(“人體模型”，HBM)形成的。人體的放電在約100ns內(nèi)產(chǎn)生幾安培的峰值電流。
靜電放電的第二個來源是由金屬物體(“機(jī)器模型”，MM)形成的；它可以產(chǎn)生具有上升時間顯著高于HBM靜電放電源的瞬態(tài)。
第三個來源通過“帶電器件模型”(CDM)描述，其中與HBM和MM靜電放電源相比，IC本身在相反的方向上對地充電和放電。
隨著更高工作速度、更小工作電壓、更高封裝密度和減小成本的需求驅(qū)使減小所有器件尺寸，在IC中的靜電放電現(xiàn)象變得非常重要。這通常意味著更薄的介電層、具有更突變摻雜過渡的更高摻雜程度和更高的電場，其是構(gòu)成有助于增加對損壞性靜電放電的靈敏度的所有因素。
處理相對小的過電壓的傳統(tǒng)方法包括分路電容器、擊穿二極管、變阻器和電感線圈。當(dāng)反向偏壓超過某一閾值電壓時，擊穿二極管例如齊納二極管導(dǎo)通大電流。實際上類似于所有的過電壓保護(hù)器件，這樣的二極管放置在要被保護(hù)的電路之前或“上游”或與之平行，和把施加到其上的多余電壓分流到放電通路如中性線(neutral line)、DC公共線、底板或地。然而，這樣的二極管僅能夠在它們自身不被永久損壞的情況下，處理有限的過電壓。
火花隙是與高功率器件相關(guān)的過電壓保護(hù)裝置的另一形式，近來已經(jīng)研發(fā)了它們用在PC板等上的微型化類型。火花隙包含由非導(dǎo)電氣體例如空氣隔開的兩個相對的具有所希望的擊穿或放電電壓電極。
當(dāng)在火花隙上施加過電壓時，非導(dǎo)電氣體變得離子化，在其電極之間形成相對低的電阻通路。
火花隙提供具有很少或沒有附加電容的靜電放電保護(hù)，但是它很難在半導(dǎo)體芯片上應(yīng)用且容易產(chǎn)生潛在的污染和由此產(chǎn)生可靠性問題。
GB2334627公開了一種適于在電路中使用的火花隙裝置，包括第一至少部分導(dǎo)電的層、第二至少部分導(dǎo)電的層，在所述第一層和第二層之間設(shè)置以維持它們之間的垂直隔開關(guān)系的非導(dǎo)電材料；在所述第一層和所述第二層的至少其中一個中的至少一個開口，當(dāng)從所述層除去時，所述非導(dǎo)電材料具有至少一個開口，由此在所述層之間和與所述層每一個相關(guān)地形成垂直間隙。
這樣的垂直間隙是開放空隙和可以導(dǎo)致由濕氣或氣體密度變化引起的效應(yīng)，其可以減小過電壓保護(hù)的效率。

發(fā)明內(nèi)容
因此本發(fā)明的一個目的是提供一種包括集成電路和適用于在集成電路芯片的靜電放電保護(hù)的靜電放電保護(hù)器件的集成電路芯片，其不會產(chǎn)生可靠性問題。
根據(jù)本發(fā)明，提供一種包括集成電路和適用于包含在電路中以提供靜電放電保護(hù)的靜電放電器件的集成電路芯片。
根據(jù)本發(fā)明的集成電路芯片依序包括襯底材料的襯底層、絕緣材料的絕緣層、第一導(dǎo)電材料的第一導(dǎo)電層、電介質(zhì)材料的介電層和第二導(dǎo)電材料的第二導(dǎo)電層，所述IC芯片包括至少一個集成電路和至少一個集成的放電保護(hù)器件，所述靜電放電保護(hù)器件包括一對隔開的中心電極和圓周電極，中心電極由第一導(dǎo)電層形成，圓周電極由第二導(dǎo)電材料形成，所述電極被環(huán)形火花隙空腔隔開，其中環(huán)形火花隙空腔的環(huán)面包括由集成電路芯片的絕緣層形成的基層，由圓周電極形成的側(cè)壁，由集成電路芯片的介電層形成的覆蓋層，和由包括與絕緣層接觸的接觸焊盤的中心電極形成的環(huán)形的中心，所述靜電放電保護(hù)器件也包括電連接中心電極到輸入電路通路以免受靜電放電的裝置和電連接圓周電極到包括連接到包括電路接地或電路提供電壓的靜電放電通路的裝置。
這樣的靜電放電保護(hù)器件也可以通過以非破壞的方式在段時間內(nèi)傳輸大電流從而保護(hù)集成電路不受靜電放電的影響。
該器件結(jié)構(gòu)提供優(yōu)異的電性能、機(jī)械穩(wěn)定性和高的可靠性。當(dāng)插入到要被保護(hù)的集成電路芯片中時，靜電放電保護(hù)器件不會在電路中產(chǎn)生不適當(dāng)?shù)牟迦霌p失，也不會由于添加大量的電容而降低開關(guān)速度或帶寬。
由于本發(fā)明的靜電放電保護(hù)器件直接設(shè)置在現(xiàn)有電路芯片的頂上和連接到其上以為在其上的電路提供過電壓保護(hù)，本發(fā)明的器件可以通過芯片制造商經(jīng)濟(jì)地制造以作為IC芯片的集成部分。
另外，在不需要占用用于安裝靜電放電器件的額外空間的情況下，靜電放電器件安裝在集成電路芯片上，由此滿足設(shè)備便攜、輕和小的趨勢。
集成電路芯片可以進(jìn)一步包括從包括電阻器、電容和電感器的組中選出的無源元件。
在集成電路芯片內(nèi)，第一導(dǎo)電材料可以是多晶硅。
在集成電路芯片內(nèi)，第二導(dǎo)電材料可以是鋁。
在集成電路芯片內(nèi)，火花隙空腔可以包含用于減小靜電放電保護(hù)器件的擊穿電壓的惰性氣體。
對于從環(huán)境密封間隙，其不限于氣隙。在本發(fā)明的一個實施例中間隙基本被包含惰性氣體例如惰性氣體的一種如氬氣的氣體所填充。在這種情況下，可以減小在靜電放電下的間隙的擊穿電壓，該器件可以具有更加穩(wěn)定的擊穿電壓的優(yōu)點。
在集成電路芯片內(nèi)，襯底材料可以選自包括硅、玻璃和陶瓷材料的組。
本發(fā)明也提供一種生產(chǎn)包括集成電路和靜電放電保護(hù)器件的集成電路器件的方法，包括步驟a)提供半導(dǎo)體襯底，b)在半導(dǎo)體襯底上沉積絕緣層，c)在所述絕緣層上沉積第一導(dǎo)電材料的第一導(dǎo)電層，d)在所述第一導(dǎo)電層上沉積電介質(zhì)材料的介電層，e)蝕刻用于中心電極和圓周電極的隔開的接觸窗口，f)沉積掩模，g)在圓周電極的接觸窗口的周圍下方蝕刻中空槽到第一導(dǎo)電層中，h)通過中心電極的接觸窗沉積第二導(dǎo)電層的層以機(jī)械接觸絕緣層，并通過圓周電極的中心窗口以電接觸第一導(dǎo)電層，i)連接中心電極到輸入電路路徑以被保護(hù)免受靜電放電，并連接圓周電極到包括與電路接地或電路電源電壓的連接的靜電放電路徑。
對于不同的半導(dǎo)體生產(chǎn)系列和廣泛的設(shè)計和工藝變化，制造方法是簡單和，，足夠靈活的。通過使用已安裝的設(shè)備在不延長生產(chǎn)周期的情況下就能實現(xiàn)本發(fā)明，以致于不需要在新的制造機(jī)器上進(jìn)行投資。


下面將參考附圖以示例的方式描述本發(fā)明，其中圖1示出了根據(jù)本發(fā)明的配備有靜電放電保護(hù)器件的集成電路的截面?zhèn)纫晥D和平面圖。
圖2到6以截面圖的方式示出了根據(jù)本發(fā)明的配備有靜電放電保護(hù)器件的集成電路的細(xì)節(jié)，所述圖說明了靜電放電保護(hù)器件的制造。
具體實施例方式
本發(fā)明涉及一種集成電路芯片，其包括位于靜電放電保護(hù)器件附近的對靜電放電敏感的集成電路，該靜電放電保護(hù)器件電連接到該靜電放電敏感器件。
集成電路，特別對于射頻(RF)應(yīng)用，要求有源和無源元件。有源元件包括金屬氧化物硅場效應(yīng)晶體管(MOSFET)和雙極晶體管。在RF CMOS(互補(bǔ)金屬氧化物硅)中，有源元件包括N溝道MOSFET和P溝道MOSFET。在RF硅BiCMOS(雙極CMOS)技術(shù)中，除了CMOS MOSFET之外，有源元件還包括硅雙極結(jié)型晶體管(BJT)。在硅鍺(SiGe)技術(shù)中，有源元件包括異質(zhì)結(jié)雙極晶體管(HBT)。無源元件的例子包括電阻器、電容器和電感器。
包含在集成電路芯片中的半導(dǎo)體器件的至少一部分對靜電放電敏感。
集成電路芯片包括襯底100，在其上連續(xù)沉積絕緣材料層、導(dǎo)電材料的第一層、介電材料層、和第二導(dǎo)電材料的第二層。
襯底的材料可以是任意的多晶或單晶半導(dǎo)體材料，包括但不限于硅、絕緣體上硅(SOI)、碳化硅或砷化鎵襯底。
可以利用適當(dāng)?shù)膿诫s材料來摻雜或不摻雜半導(dǎo)體襯底，它可以在其中包含一個或多個有源器件區(qū)。
集成電路芯片包括典型地包含氧化物作為絕緣材料的絕緣層101。
特別優(yōu)選的是SOI襯底，其包括n型或p型硅晶片和在晶片表面下掩埋的SiO2電絕緣層。
掩埋氧化層(絕緣層)的厚度優(yōu)為選在0.3和3μm之間，單晶硅的厚度優(yōu)選為在0.1和4μm之間。
并且，集成電路芯片層包括第一導(dǎo)電層102，其可以是利用雜質(zhì)摻雜多晶硅而形成的多晶硅層。
集成電路芯片可替換地包括n摻雜單晶硅層的第一導(dǎo)電層。
在第一導(dǎo)電層頂部上沉積的是包括任意介電材料的介電層103，該任意介電材料例如但不限于SiO2、Si3N4、氧氮化硅、玻璃、BPSG(摻硼的磷硅酸鹽玻璃)、類金剛石碳、聚對二甲苯基聚合物、聚酰胺、含硅聚合物等介電材料。
由于它的高導(dǎo)電率和導(dǎo)熱率、低成本和與其它半導(dǎo)體工藝和材料的兼容性，第二導(dǎo)電層106、107優(yōu)選由濺射的鋁制成。然而，其它充分導(dǎo)電的材料也可以用于層106，例如基于鋁的合金，如Al-Si-Cu合金(Al98.5-97.5wt％，Si1-2wt％，Cu0.5wt％)。
可以在本發(fā)明中利用的另外的優(yōu)選導(dǎo)電材料是包含銀、金、鉑、銅、鎢、鉭、鈦等導(dǎo)電金屬的金屬和合金。
為了避免集成電路芯片的退化，優(yōu)選進(jìn)一步為該結(jié)構(gòu)提供封裝了已構(gòu)圖半導(dǎo)體器件的鈍化層，未示出。
在本發(fā)明中，集成電路芯片器件是被靜電放電保護(hù)器件電壓保護(hù)的。
參考圖1，根據(jù)本發(fā)明的靜電放電保護(hù)器件包括一對中心和圓周電極，其被分隔開以在它們之間限定填充氣體的膽甾(steroidal)間隙。
火花放電器件進(jìn)一步包括基層和頂層，其大致圍繞電極和氣隙以使氣隙與外部環(huán)境氣密地密封。氣隙可以包括惰性氣體。
如附圖中所示，根據(jù)本發(fā)明的靜電放電保護(hù)器件由此具有包含下絕緣基層101、中間導(dǎo)電層102和電介質(zhì)頂層103的四疊層結(jié)構(gòu)。中間導(dǎo)電層102插入在上和下層101和103之間，并具有膽甾(steroidal)放電間隙開口。
第四層即第二導(dǎo)電層包括接觸焊盤。所述接觸焊盤填充開口的中心并向下延伸到第一層，形成氣密地密封放電間隙105的栓塞。
盤狀圓周電極的厚度取決于需要保護(hù)的級別，且可以使用已知的試驗技術(shù)優(yōu)化，以使得例如在電極上對于額定電壓的火花誘導(dǎo)的侵蝕效應(yīng)最小化。膽甾火花隙開口以這樣的方式進(jìn)行選擇，即其厚度和以伏特每厘米介電層厚度為單位的介電場強(qiáng)將導(dǎo)致介電層在所需的高電壓閾值下突然斷裂。更薄的間隙具有更低的閾值電壓，反之亦然。
火花間隙空腔的環(huán)(toroid)不需要在截面或在水平投影上是完美的環(huán)形形狀，而也可以類似于橢圓或規(guī)則或不規(guī)則的多邊形。
為了防止第二導(dǎo)電材料擴(kuò)散到襯底層100中，絕緣層101應(yīng)該具有防止第二導(dǎo)電材料層106移動到層100中的厚度。
中心和圓周電極也分別包括接觸焊盤106和107，其遠(yuǎn)離放電保護(hù)器件的中心區(qū)域放置，并且通過它可以形成到器件的電互連。
通過接觸焊盤106，中心電極電連接到輸入電路路徑以被保護(hù)免受靜電放電，通過接觸焊盤107，圓周電極電連接到包括到電路接地或電路電源電壓的連接的靜電放電路徑。
使用下述工藝制造本發(fā)明的上述靜電放電保護(hù)器件，這里將結(jié)合附圖2至6對其進(jìn)行詳細(xì)描述。
由于本發(fā)明涉及在第一導(dǎo)電層和第二導(dǎo)電層之間通過膽甾氣隙的橫向絕緣，因此這些附圖示出了芯片的這個部分。應(yīng)當(dāng)理解這些元件包括更大的集成電路芯片的一部分。
本發(fā)明的靜電放電保護(hù)器件的制造工藝優(yōu)選為平面技術(shù)工藝。當(dāng)使用如上所述的平面工藝制造根據(jù)本發(fā)明的靜電放電器件時，有可能以低成本很容易并簡單地生產(chǎn)所希望的靜電放電器件。
然而，在集成電路芯片中包含的有源器件也可以通過互補(bǔ)金屬氧化物(CMOS)、RF CMOS、雙極、BiCMOS、SiGe雙極、硅鍺碳(SiGeC)和SiGe BiCMOS的方法制造。
本領(lǐng)域技術(shù)人員應(yīng)該理解，這里描述的工藝步驟需要能通過公知的光刻掩模技術(shù)、標(biāo)準(zhǔn)蝕刻、離子注入、所需要的氧化物生長或沉積、金屬沉積和構(gòu)圖等實現(xiàn)的選擇性的工藝。這些多種工藝步驟在IC晶片制造技術(shù)中已經(jīng)充分的建立，因此這些細(xì)節(jié)對于本發(fā)明是不必要的。在不脫離本發(fā)明的情況下，可以在該步驟中作出變化，或可以省略某些步驟或被其它步驟代替。
制造包括根據(jù)本發(fā)明的集成電路和靜電放電保護(hù)器件的集成電路芯片的方法，包括步驟a)提供半導(dǎo)體襯底，b)在半導(dǎo)體襯底上沉積絕緣層，c)在所述絕緣層上沉積第一導(dǎo)電材料的第一導(dǎo)電層，d)在所述第一導(dǎo)電層上沉積電介質(zhì)材料的介電層，e)蝕刻用于中心電極和圓周電極的隔開的接觸窗口，f)沉積掩模，g)在圓周電極的接觸窗口的周圍下方蝕刻中空槽到第一導(dǎo)電層中，h)通過中心電極的接觸窗沉積第二導(dǎo)電層的層以機(jī)械接觸絕緣層，并通過圓周電極的中心窗口以電接觸第一導(dǎo)電層，i)連接中心電極到輸入電路路徑以被保護(hù)免受靜電放電，并連接圓周電極到包括與電路接地或電路電源電壓的連接的靜電放電路徑。
該工藝典型地從單晶半導(dǎo)體，特別是其上生長氧化層的硅晶片開始。
根據(jù)本發(fā)明的一個實施例，根據(jù)本發(fā)明的電路的制造以生產(chǎn)SOI襯底開始，即以形成作為單晶硅的單晶層的硅襯底100，和形成氧化物的掩埋絕緣層101開始。單晶硅100的單晶層和絕緣層一起形成了絕緣體上硅(SOI)的襯底。
SOI襯底可以通過傳統(tǒng)的生產(chǎn)工藝生產(chǎn)。生產(chǎn)高質(zhì)量的SOI襯底的成功工藝是SIMOX工藝。這是以將高劑量的氧離子注入到輕摻雜的n型或p型硅晶片中以生產(chǎn)在晶片表面下的掩埋電絕緣SiO2層為基礎(chǔ)的。
絕緣層的厚度可以是0.5到1μm。
具有在適當(dāng)位置的絕緣層101，優(yōu)選為多晶硅層102的第一導(dǎo)電層沉積在該結(jié)構(gòu)上。
典型地，多晶硅層通過化學(xué)汽相沉積(CVD)或等離子體增強(qiáng)CVD(PE-CVD)沉積，且對于n溝道晶體管是重n型摻雜的。層厚度可以在1-5μm的范圍內(nèi)。如果需要，多晶硅層可以通過沉積鉭、鈦或鎢層而硅化，并被加熱以形成硅化物。
任選的這個方法特別適用于這里所述的高頻RF器件。
在整個結(jié)構(gòu)上沉積介電層103。層103可以是任何合適的、沉積的薄膜電介質(zhì)材料如氧化硅(SixOy)、氮化硅(SixNy)或優(yōu)選氧氮化硅(SiOxNy)。層103的厚度可以在0.3到2.5微米的范圍內(nèi)，其部分取決于層102和101的組合厚度，對于層101和102的典型厚度，優(yōu)選為約0.6微米厚。
使用傳統(tǒng)的沉積工藝如化學(xué)汽相沉積、等離子體輔助化學(xué)汽相沉積、旋轉(zhuǎn)涂敷、濺射等沉積工藝，形成介電層。
如圖3中所示，介電層103利用光刻掩模被掩蔽，并通過傳統(tǒng)蝕刻被構(gòu)圖以限定窗口200、201。掩模可以是標(biāo)準(zhǔn)的光致抗蝕劑，但是優(yōu)選為通過TEOS沉積和標(biāo)準(zhǔn)光致抗蝕劑構(gòu)圖形成的氧化物硬掩模。
如圖4中所示，隨后將光致抗蝕劑層104沉積在絕緣層103的頂部上，并被曝光和顯影以產(chǎn)生適當(dāng)?shù)难谀Ｒ蕴峁┑竭_(dá)層103中的開口201的通道。如圖5中所示，隨后利用適當(dāng)?shù)娜軇┗蚋煞ㄎg刻劑蝕刻層102，以在層103中的開口201下形成在層102中的底切。
如本領(lǐng)域公知的那樣，通過各向同性干法蝕刻工藝，如使用含氟氣體的反應(yīng)離子蝕刻，可以在多晶硅中產(chǎn)生這樣的底切。
然后除去光致抗蝕劑掩模104。然后，在已構(gòu)圖的層102和103上沉積形成電極的第二導(dǎo)電層。
如圖6中所示，在不沉積大量任意電極材料到底切105中的情況下，106、107、第二導(dǎo)電層方向性地濺射到襯底上，以在介電層103的頂部上和在絕緣層101的表面部分上沉積電極材料。
可以使用任何傳統(tǒng)或適當(dāng)?shù)募夹g(shù)如濺射、蒸發(fā)、蒸鍍等沉積形成電極的第二導(dǎo)電材料。優(yōu)選地，通過在情性氣體氣氛中的陰極濺射來沉積電極層。
由此，底切的開口空間被填充以氣體，通常為氬氣，以避免由濕氣或氣體密度變化引起的影響，其會影響放電保護(hù)器件的過電壓。
中心電極的接觸焊盤106與絕緣層101在它們之間的界面處緊密接觸，并且與介電層103在頂部金屬化和第二絕緣層之間的界面50處緊密接觸。
第二導(dǎo)電層隨后經(jīng)過各向同性濕法蝕刻以形成電極接觸焊盤106和107。
接觸焊盤106、107將連接到在同一襯底上的輸入電路路徑和靜電放電路徑，或連接到端子焊盤(未示出)。使用傳統(tǒng)或合適的蝕刻劑，以本領(lǐng)域公知的濕法或干法蝕刻，可以蝕刻這些結(jié)構(gòu)的各種薄膜層。
可以通過使用本領(lǐng)域公知技術(shù)中的任意一種很容易地控制ESD保護(hù)結(jié)構(gòu)和本發(fā)明的其它結(jié)構(gòu)中使用的各種層的厚度。本領(lǐng)域技術(shù)人員很容易理解，可以僅通過增加或減小半導(dǎo)體層102的厚度而把靜電放電保護(hù)器件的閾值電壓制作得更高或更低。
在工作中，通過使靜電放電電流從輸入中心電極焊盤106穿過火花隙空腔105到接地電源圓周電極釋放電弧，火花隙環(huán)分散了靜電放電瞬間能量的一部分。
可用于本發(fā)明的過電壓保護(hù)器件的多種結(jié)構(gòu)，以及它們的小尺寸與大致平面的結(jié)構(gòu)，使得能夠通過控制電阻、電容和電感而設(shè)計器件以具有預(yù)選的阻抗。因此，當(dāng)適當(dāng)按比例縮小尺寸時，本發(fā)明的器件特別適于需要避免使用大電容的微電子電路應(yīng)用。
對于上述電路和應(yīng)用的任意一種，具有片上靜電放電器件是具有優(yōu)點的。片上靜電放電保護(hù)器件具有較低串聯(lián)電阻和較低電感。當(dāng)集成電路具有非常高的輸出電流和/或能夠同時輸出(dump)電流的多個輸出時，這非常重要的。由同時輸出切換產(chǎn)生的相對于時間的電流變化會導(dǎo)致在引線接合和電源引腳的封裝引線的電感中電壓相對于時間的顯著地變化。這樣的電壓相對于時間的變化會導(dǎo)致在短時間內(nèi)有效電源電壓的減小。如果集成電路其上具有存儲元件，特別是如果電源電壓降得太低的情況下，這些存儲元件的狀態(tài)可能被錯誤地改變。片上放電保護(hù)器件會幫助防止發(fā)生這種不希望的存儲器損失。
100襯底101絕緣層102第一導(dǎo)電層103介電層104光致抗蝕劑105放電器間隔106電極107接地電極200接地電極的接觸窗口201接觸窗口
權(quán)利要求
1.一種集成電路芯片，依次包括襯底材料的襯底層、絕緣材料的絕緣層、第一導(dǎo)電材料的第一導(dǎo)電層、介電材料的介電層和第二導(dǎo)電材料的第二導(dǎo)電層，所述IC芯片包括至少一個集成電路和至少一個集成的靜電放電保護(hù)器件，所述靜電放電保護(hù)器件包括一對隔開的中心和圓周電極，該中心電極由第一導(dǎo)電層形成，該圓周電極由第二導(dǎo)電層形成，所述電極由膽甾火花隙空腔隔開，其中膽甾火花隙空腔的環(huán)包括由集成電路芯片的絕緣層形成的基層，由圓周電極形成的側(cè)壁，由集成電路芯片的介電層形成的覆蓋層，環(huán)中心由包括與絕緣層接觸的接觸焊盤的中心電極形成，所述靜電放電保護(hù)器件也包括電連接中心電極到輸入電路路徑以保護(hù)免受靜電放電的裝置，和電連接圓周電極到包括與電路接地或電路電源電壓的連接的靜電放電路徑的裝置。
2.權(quán)利要求1所述的集成電路芯片，進(jìn)一步包括選自電阻器、電容器和電感器中的無源部件。
3.如權(quán)利要求1所述的集成電路芯片，其中第一導(dǎo)電材料是多晶硅。
4.如權(quán)利要求1所述的集成電路芯片，其中第二導(dǎo)電材料是鋁。
5.如權(quán)利要求1所述的集成電路芯片，其中火花隙空腔包含用于減小靜電放電保護(hù)器件的擊穿電壓的惰性氣體。
6.如權(quán)利要求1所述的集成電路芯片，其中襯底材料選自硅、玻璃和陶瓷材料中。
7.一種制造包括根據(jù)本發(fā)明的集成電路和靜電放電保護(hù)器件的集成電路的方法，包括步驟a)提供半導(dǎo)體襯底，b)在半導(dǎo)體襯底上沉積絕緣層，c)在所述絕緣層上沉積第一導(dǎo)電材料的第一導(dǎo)電層，d)在所述第一導(dǎo)電層上沉積電介質(zhì)材料的介電層，e)蝕刻用于中心電極和圓周電極的隔開的接觸窗口，f)沉積掩模，g)在圓周電極的接觸窗口的周圍下方蝕刻中空槽到第一導(dǎo)電層中，h)通過中心電極的接觸窗口沉積第二導(dǎo)電層的層以機(jī)械接觸絕緣層，并通過圓周電極的中心窗口以電接觸第一導(dǎo)電層，i)連接中心電極到輸入電路路徑以被保護(hù)免受靜電放電，并連接圓周電極到包括與電路接地或電路電源電壓的連接的靜電放電路徑。
全文摘要
本發(fā)明涉及集成電路芯片，依次包括襯底材料的襯底層、絕緣材料的絕緣層、第一導(dǎo)電材料的第一導(dǎo)電層、介電材料的介電層，第二導(dǎo)電材料的第二導(dǎo)電層，所述集成電路芯片包括至少一個集成電路和至少一個集成的靜電放電保護(hù)器件，所述靜電放電保護(hù)器件包括一對隔開的中心和圓周電極，中心電極由第一導(dǎo)電層形成，圓周電極由第二導(dǎo)電層形成，所述電極由膽甾火花隙空腔分開，其中膽甾火花隙空腔的環(huán)形面包括由集成電路芯片的絕緣層形成的基層，由圓周電極形成的側(cè)壁，由集成電路芯片的介電層形成的覆蓋層，環(huán)中心由包括與絕緣層接觸的接觸焊盤的中心電極形成，所述靜電放電保護(hù)器件也包括電連接中心電極到輸入電路路徑以免受靜電放電的裝置，和電連接圓周電極到包括與電路接地或電路電源電壓的連接的靜電放電通道的裝置。本發(fā)明也涉及一種制造這樣的集成電路芯片的方法。
文檔編號H01L21/84GK1957472SQ200580003393
公開日2007年5月2日 申請日期2005年1月20日 優(yōu)先權(quán)日2004年1月30日
發(fā)明者W·施尼特, H·-M·賴特 申請人:皇家飛利浦電子股份有限公司