專利名稱：包括半導體納米管的垂直場效應晶體管的制作方法
技術(shù)領域：
本發(fā)明涉及半導體器件的制造，更具體而言，涉及包括半導體納米管使其作為溝道區(qū)的垂直場效應晶體管以及該垂直場效應晶體管的制造方法。
背景技術(shù)：
傳統(tǒng)的場效應晶體管(FET)是常見的常規(guī)器件，其常常作為基礎的構(gòu)件塊被包含到集成電路(IC)芯片的復雜電路中。單個的IC芯片可以包括通過導電通路互連的成千上萬的FET以及諸如電阻器和電容器的其他無源元件。FET通過改變分隔源極和漏極的溝道區(qū)中溝道的電阻率而工作。與電阻率的變化成比例，載流子通過溝道從源極流到漏極。在n溝道FET中，電子用于溝道導電，而在p溝道FET中，空穴用于溝道導電。通過向位于源極和漏極之間的溝道區(qū)之上的靜電耦合的柵電極施加電壓，來改變FET的輸出電流。薄的柵極電介質(zhì)將柵電極與溝道區(qū)電絕緣。柵極電壓的微小變化能夠引起從源極流到漏極的電流的很大變化。
FET可以被分為水平結(jié)構(gòu)與垂直結(jié)構(gòu)。水平FET在與其上形成所述FET的襯底的水平面平行的方向上表現(xiàn)出從源極到漏極的載流子流動。垂直FET在與其上形成所述FET的襯底的水平面垂直的方向上表現(xiàn)出從源極到漏極的載流子流動。因為垂直FET的溝道長度不依賴于光刻設備和方法可分辯的最小特征尺寸，所以垂直FET可以以比水平FET更短的溝道長度來制造。因此，垂直FET能夠比水平FET開關得更快并具有更高的功率處理容量。
碳納米管是由碳原子的六邊形環(huán)構(gòu)成的納米尺度的高深寬比圓柱體，已提出將其用于形成混合器件，比如FET。碳納米管在其導電形式下有效地導電，并且在其半導體形式下用作半導體。已經(jīng)制造了水平FET，所述水平FET利用單獨的半導體碳納米管作為溝道區(qū)，并且在位于襯底表面上的金源電極和金漏電極之間延伸的碳納米管的相對端形成歐姆接觸。柵電極被限定在碳納米管之下的襯底中并通常在源電極和漏電極之間。將襯底的暴露的表面氧化從而在埋置柵電極與碳納米管之間限定柵極電介質(zhì)。由于碳納米管的小尺寸，這樣的水平FET應能可靠地開關，同時比同等的硅基器件結(jié)構(gòu)消耗明顯小的功率。盡管通過利用原子力顯微鏡操控單獨的碳納米管在實驗室條件下已成功地形成水平FET，但這些水平FET器件結(jié)構(gòu)與大批量生產(chǎn)技術(shù)并不相適應。
因此，所需的是與用于IC芯片的大批量生產(chǎn)技術(shù)相容的垂直FET結(jié)構(gòu)，其包括一個或更多的半導體碳納米管以作為溝道區(qū)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種垂直半導體器件結(jié)構(gòu)，其包括限定了基本水平的面的襯底，從所述襯底垂直突出并包括垂直側(cè)壁的柵電極，以及在所述垂直側(cè)壁側(cè)面的間隙壁。位于所述柵電極和所述間隙壁之間的是半導體納米管，所述半導體納米管在相對的第一和第二端之間以基本垂直的取向延伸。設置在碳納米管和所述柵電極之間的垂直側(cè)壁上的是柵極電介質(zhì)。所述半導體納米管的第一端與源極電耦合并且所述半導體納米管的相對的第二端與漏極電耦合。
在本發(fā)明的又一方面中，半導體器件結(jié)構(gòu)的制造方法包括在襯底上形成催化劑墊并形成與所述催化劑墊相鄰的柵電極。在覆蓋所述催化劑墊的位置的所述柵電極的垂直側(cè)壁上形成第一間隙壁，并且在所述第一間隙壁上形成第二間隙壁。去除所述第一間隙壁從而定義出界定在所述第二間隙壁和所述柵電極之間的通道或空隙，其中所述通道在一端具有開口并且所述催化劑墊位于相對端。在所述柵電極的垂直側(cè)壁上形成柵極電介質(zhì)。所述方法還包括在所述催化劑墊上合成半導體納米管，所述半導體納米管從所述催化劑墊到靠近所述通道開口的自由端基本垂直地延伸。
在本發(fā)明的一優(yōu)選實施例中，在由與柵電極相鄰的間隙壁所限定的高深寬比空隙或通道內(nèi)部，納米管的生長被約束為良好定義的垂直生長條件。因而，消除了與納米管的各向同性方向性生長相關的常規(guī)困難。可以在所述間隙壁中設置間隙，從而使生長碳納米管所需的反應物或多種反應物被高效并有效地引入到催化劑材料和每個正在生長的納米管之間界面區(qū)域附近的通道中。源極和漏極之間的溝道區(qū)域的長度由柵電極的垂直尺寸或厚度限定，而不受在半導體器件制造中所使用的常規(guī)光刻工藝的限制。因而，溝道區(qū)域的長度可以具有比標準光刻和蝕刻工藝所產(chǎn)生的特征尺寸更小的特征尺寸。


包含在本說明書中并構(gòu)成本說明書的一部分的附圖示出了本發(fā)明的實施例，并且與以上給出的對于本發(fā)明的概括描述和以下給出的對于實施例的詳細描述一起用于解釋本發(fā)明的原理。
圖1A是襯底的一部分的俯視圖；圖1B是大體沿著圖1A的線1B-1B得到的剖面圖；圖2A是在后續(xù)制造階段與圖1A類似的俯視圖；圖2B是大體沿著圖2A的線2B-2B得到的剖面圖；圖3A是在后續(xù)制造階段與圖2A類似的俯視圖；圖3B是大體沿著圖3A的線3B-3B得到的剖面圖；圖4A是在后續(xù)制造階段與圖3A類似的俯視圖；圖4B是大體沿著圖4A的線4B-4B得到的剖面圖；圖5A是在后續(xù)制造階段與圖4A類似的俯視圖；圖5B是大體沿著圖5A的線5B-5B得到的剖面圖；圖6A是在后續(xù)制造階段與圖5A類似的俯視圖；圖6B是大體沿著圖6A的線6B-6B得到的剖面圖；圖7A是在后續(xù)制造階段與圖6A類似的俯視圖；圖7B是大體沿著圖7A的線7B-7B得到的剖面圖；圖8A是在后續(xù)制造階段與圖7A類似的俯視圖；圖8B是大體沿著圖8A的線8B-8B得到的剖面圖；圖9A是在后續(xù)制造階段與圖8A類似的俯視圖；圖9B是大體沿著圖9A的線9B-9B得到的剖面圖；圖10A是在后續(xù)制造階段與圖9A類似的俯視圖；圖10B是大體沿著圖10A的線10B-10B得到的剖面圖；圖11A是在后續(xù)制造階段與圖10A類似的俯視圖；圖11B是大體沿著圖11A的線11B-11B得到的剖面圖；圖12A是在后續(xù)制造階段與圖11A類似的俯視圖；圖12B是大體沿著圖2A的線12B-12B得到的剖面圖；
圖13A是在后續(xù)制造階段與圖12A類似的俯視圖；以及圖13B是大體沿著圖13A的線13B-13B得到的剖面圖。
具體實施例方式
本發(fā)明的優(yōu)選實施例是關于垂直場效應晶體管(FET)的，該垂直場效應晶體管利用碳納米管作為半導體材料以用于在源極和漏極之間提供選擇性導電通路的溝道區(qū)。根據(jù)本發(fā)明的原理，在受限的垂直空隙或者通道中生長碳納米管從而防止各向同性生長。因而，碳納米管基本垂直定向并位于與柵電極相鄰的預定位置，在所述柵電極上施加電壓以用于控制從源極流到漏極的電流。源極和漏極之間的溝道區(qū)的長度由基本等于納米管長度的柵電極的厚度限定，并且不依賴于光刻工藝。通過向位于有助于納米管生長的在通道底部的催化劑材料，提供用于氣體或汽化的反應物的附加流動路徑，來提高納米管的生長速率。結(jié)果，通向催化劑材料的唯一路徑不位于從入口到高深寬比通道底部的垂直方向上。
參照圖1A和1B，利用相對于下部襯底10具有高電阻率的平面絕緣層12覆蓋襯底10的區(qū)域。襯底10可以是任何適合的半導體襯底材料，包括但不限于硅(Si)和砷化鎵(GaAs)，在該襯底上可以形成絕緣層，比如絕緣層12。絕緣層12可以由例如氧化硅(SiO2)或氮化硅(Si3N4)構(gòu)成。
通過在絕緣層12上沉積由催化劑材料形成的覆蓋層并利用標準的光刻和減去性蝕刻(subtractive etch)工藝來構(gòu)圖覆蓋層，在絕緣層12上形成由適于支持碳納米管生長的催化劑材料形成的催化劑墊(catalyst pad)14。可以通過任何常規(guī)的沉積技術(shù)來沉積將被構(gòu)圖以形成催化劑墊14的催化劑材料的覆蓋層，包括但不限于濺射、物理氣相沉積(PVD)和利用比如金屬鹵化物和羰絡金屬的含金屬前體的熱分解/熱解的化學氣相沉積(CVD)。催化劑墊14中的催化劑材料可以是在適于促進納米管生長的反應條件下、在暴露于適合的反應物時，能夠成核并支持碳納米管生長的任何材料。例如，適合的催化劑材料包括但不限于鐵、鉑、鎳、鈷以及比如這些金屬中每種金屬的硅化物的化合物。
絕緣層12可以被省略，或者，襯底10可以包括將圖1A、1B中所描繪的襯底10的區(qū)域與襯底10的相鄰區(qū)域電隔離的淺溝槽隔離(STI)結(jié)構(gòu)或硅局部氧化(LOCOS)結(jié)構(gòu)，襯底10的這些區(qū)域也可以包括如此處所描述的額外的器件結(jié)構(gòu)或者其他器件結(jié)構(gòu)。在該可選的實施例中，在由STI或LOCOS結(jié)構(gòu)隔離的襯底1O的區(qū)域中的墊形溝槽中，通過常規(guī)工藝形成或沉積催化劑墊14。與大批量制造技術(shù)相一致，可以在絕緣層12上設置多個催化劑墊14。
參照圖2A和2B，在絕緣層12和催化劑墊14之上共形的沉積薄絕緣層16。絕緣層16由比如SiO2或Si3N4的電介質(zhì)材料形成，絕緣層16可以通過利用低壓化學氣相沉積(LPCVD)或者含硅前體的熱分解/熱解的CVD來沉積，或者，通過熱氧化以氧化物的形式生長。在覆蓋催化劑墊14的絕緣層16上形成導電材料的柱狀物18。將絕緣材料的硬掩模20施加到柱狀物18暴露的上表面。
通過標準的光刻和蝕刻工藝來形成柱狀物18和覆蓋柱狀物18的硬掩模20，所述工藝最初在絕緣層16上沉積導電材料的覆蓋層，比如通過LPCVD沉積的高摻雜多晶硅，然后在導電材料的覆蓋層上沉積絕緣材料層、比如SiO2，更具體而言，原硅酸四乙酯基(TEOS-based)SiO2。構(gòu)圖絕緣材料以暴露導電材料的覆蓋層的未掩蔽區(qū)域以及與催化劑墊14對準的掩蔽區(qū)域，正如以下所說明的，然后利用例如對于硬掩模20的絕緣材料有選擇性的反應性離子蝕刻(RIE)工藝蝕刻絕緣材料，以去除未掩蔽區(qū)域中的導電材料。
此處對于比如“垂直”、“水平”等術(shù)語的提及以舉例的方式進行，而非限制性的方式，以建立參考框架。此處所用的術(shù)語“水平”被定義為與常規(guī)平面或襯底10的表面平行的平面，而與取向無關。術(shù)語“垂直”指的是與方才定義的水平垂直的方向。比如“上”、“之上”、“之下”、“側(cè)”(如在“側(cè)壁”中)、“更高”、“更低”、“上面”、“下面”和“以下”的術(shù)語是相對于水平面而定義的。應理解的是，在不偏離本發(fā)明范圍的前提下，可以應用各種替他的參考框架。
參照圖3A和3B，通過共形地沉積間隙壁材料的薄膜并利用例如對于形成絕緣層12和硬掩模20的材料有選擇性的RIE工藝各向異性地進行蝕刻，在柱狀物18的垂直側(cè)壁21附近形成臨時間隙壁材料的間隙壁22。構(gòu)成間隙壁22的間隙壁材料可以是例如SiO2或Si3N4。間隙壁22是犧牲性的，因為在后續(xù)處理期間，間隙壁22將被完全去除。在本發(fā)明的一示范性實施例中，絕緣層12和硬掩模20由SiO2構(gòu)成，間隙壁22由Si3N4構(gòu)成，使得去除間隙壁22的RIE對于形成絕緣層12和硬掩模20的材料有選擇性。間隙壁22從側(cè)壁21向外水平地突出。
參照圖4A和4B，通過切除從柱狀物18之下延伸的邊緣部分的區(qū)域，來減小催化劑墊14的尺寸。為此，通過蝕刻去除未被柱狀物18和間隙壁22掩蔽的絕緣層16的區(qū)域，所述蝕刻可以是與限定間隙壁22的蝕刻工藝不同的蝕刻工藝，或者是其中為蝕刻絕緣層16而適當?shù)馗淖兾g刻條件的連續(xù)的蝕刻工藝。然后，通過蝕刻去除未被柱狀物18和間隙壁22掩蔽的催化劑墊14的區(qū)域以減小催化劑墊14的暴露的表面區(qū)域，所述蝕刻又可以是與去除絕緣層16的區(qū)域的蝕刻工藝不同的蝕刻工藝，或者是其中為蝕刻催化劑材料而適當?shù)馗淖兾g刻條件的連續(xù)的蝕刻工藝。通過作為絕緣層16的殘余物的絕緣材料的層25覆蓋催化劑墊14。
參照圖5A和5B，通過對于襯底10、硬掩模20和催化劑墊14的構(gòu)成材料具有選擇性的任何濕法或干法蝕刻工藝，從柱狀物18的側(cè)壁21去除間隙壁22。通過CVD或LPCVD工藝在襯底10上共形的沉積適合的間隙壁材料的覆蓋層26，比如SiO2或鍺(Ge)。如以下所述，覆蓋柱狀物18的側(cè)壁21的部分覆蓋層26將形成為間隙壁30，其具有與間隙壁22大致相同的厚度。
參照圖6A和6B，利用旨在將柱狀物18劃分或分割成多個柵電極28的標準光刻和減去性蝕刻工藝，去除覆蓋層26、硬掩模20、柱狀物18和催化劑墊14的垂直對準的部分。為此，抗蝕劑層(未示出)被施加到覆蓋層26、被曝光以實現(xiàn)潛像圖案、并被顯影以將該潛像圖案轉(zhuǎn)移到最終圖像圖案中，所述最終圖像圖案在柵電極28預期位置具有覆蓋覆蓋層26的呈平行條形式的掩蔽區(qū)域。在蝕刻工藝結(jié)束之后，柵電極28之間的絕緣層12的區(qū)域被敞開。優(yōu)選地，柵電極28的特征尺寸為或近似為最小光刻尺寸。間隙壁30被定義為在催化劑墊14的位置之上沿著每個柵電極28的側(cè)壁31向上垂直延伸的圖案化覆蓋層26的一部分。間隙壁30是犧牲性的，因為它們將在后續(xù)處理期間被完全去除。
參照圖7A和7B，在每個柵電極28的側(cè)壁31附近形成由適合的永久性間隙壁材料比如Si3N4形成的間隙壁32。部分間隙壁32與每個間隙壁30交迭并將其覆蓋。形成間隙壁32的材料是永久性的，因為與間隙壁30相反，間隙壁32被包括到完成的器件結(jié)構(gòu)中。如此形成間隙壁32，即，通過在襯底10上共形的沉積由永久性間隙壁材料形成的覆蓋層，并通過例如對于形成絕緣層12和硬掩模20的材料具有選擇性的RIE工藝各向異性地蝕刻覆蓋層，使得在蝕刻工藝之后，每個柵電極28上的間隙壁32僅表現(xiàn)出由永久性間隙壁材料形成的覆蓋層的剩余部分。如果構(gòu)成間隙壁30的材料是Ge，則構(gòu)成間隙壁32的永久性間隙壁材料可以是例如Si3N4或SiO2。間隙壁32通過覆蓋催化劑墊14側(cè)邊緣的兩相對側(cè)上的間隙壁30與每個柵電極28的側(cè)壁31分開，并附著到每個柵電極28的另外兩相對側(cè)上。
參照圖8A和8B，通過對于形成硬掩模20和間隙壁32的材料具有選擇性的各向同性蝕刻工藝去除每個柵電極28上的間隙壁30。例如，如果間隙壁30由Ge形成并且間隙壁32由Si3N4或SiO2形成，則包含過氧化氫(H2O2)的蝕刻劑水溶液將適于對于硬掩模20和間隙壁32有選擇性的去除間隙壁30。間隙壁32和柵電極28通過在之前由間隙壁30所占據(jù)的空間中通過各向同性蝕刻工藝所產(chǎn)生的空隙或通道34而分隔。當在豎直方向上觀看時，每個通道34具有基本為矩形的截面輪廓。各向同性蝕刻工藝還去除了圖案化的覆蓋層26的剩余部分從而再次暴露了絕緣層12。
從催化劑墊14的側(cè)邊緣去除通過形成通道34而暴露的層25的一部分，從而暴露或敞開相應的納米管合成區(qū)域36。在與相應的納米管合成區(qū)域36相鄰的每個間隙壁32之下，以及在間隙壁32與絕緣層12之間的垂直方向上，出現(xiàn)了之前由間隙壁30之一的一部分填充的間隙38。每個通道34從催化劑墊14之一垂直地延伸到與硬掩模20相鄰設置的開口33。納米管合成區(qū)域36在垂直方向上位于開口33中相應的一個的下方。
參照圖9A和9B，然后將由絕緣材料、比如SiO2形成的層40施加到與通道34共同延伸的每個柵電極28的側(cè)壁31的暴露部分，以將每個柵電極28與相應的通道34電隔離。選擇形成層40的工藝，使得暴露的納米管合成區(qū)域36的材料不被涂覆或者不會以可能導致不支持碳納米管生長的其它方式被變性。例如，可以將形成層40的濕法氧化工藝中的氧的分壓調(diào)整成使得在側(cè)壁31的暴露部分上生長SiO2而在納米管合成區(qū)域36上不形成氧化物。正如以下所述，由于存在層40而減小了每個通道34的水平尺寸而適于允許碳納米管的垂直生長，并且基本由間隙壁30的尺寸確定。
參照圖10A和10B，在與由層40覆蓋的每個柵電極28的側(cè)壁31的部分相鄰的通道34中，設置一束或一組碳納米管42。碳納米管42是由碳原子排列的六邊形環(huán)構(gòu)成的中空的圓柱形管，并且通常以約0.5nm至約20nm的直徑以及約5nm至約50nm的側(cè)壁厚度為參數(shù)。碳納米管42被預期為具有各自在前端或前尖端43和與前尖端43相對的后端或后基部47之間測量的高度或長度分布，所述前尖端43是納米管合成區(qū)域36的頂端。碳納米管42的長度分布可以以平均長度和標準偏差為特征。每個通道34中的至少一個碳納米管42垂直地突出到由覆蓋每個柵電極28的硬掩模20所限定的水平面之上。
碳納米管42從納米管合成區(qū)域36基本垂直地向上延伸，并占據(jù)了每個柵電極28的通道34內(nèi)部的空白空間的體積分量。每個碳納米管42與相應的納米管合成區(qū)域36的水平上表面垂直地或者至少基本垂直地取向，因為間隙壁32的存在限制了碳納米管42的生長方向。盡管在通道34的界限之內(nèi)允許納米管取向的輕微偏斜或傾斜，但通過間隙壁32來禁止各向同性生長。例如，碳納米管42不能與襯底10的水平面平行的生長。
在適于促進碳納米管在形成納米管合成區(qū)域36的催化劑材料上生長的生長條件下，利用任何適合的氣態(tài)或汽化的含碳反應物，通過化學氣相沉積(CVD)或等離子體增強CVD來生長碳納米管42，所述含碳反應物包括但不限于一氧化碳(CO)、乙烯(C2H4)、甲烷(CH4)、乙炔(C2H2)、乙炔和氨(NH3)的混合物、乙炔和氮氣(N2)的混合物、乙炔和氫氣(H2)的混合物、二甲苯(C6H4(CH3)2)以及二甲苯和二茂鐵(Fe(C5H5)2)的混合物?？梢约訜嵋r底10以促進CVD生長。最初，反應物橫向的通過每個間隙38并向下通過每個通道34以流到納米管合成區(qū)域36的催化劑材料處。反應物在納米管合成區(qū)域36的催化劑材料處化學反應從而使碳納米管42成核。碳納米管42的后續(xù)的垂直生長可以從納米管合成區(qū)域36表面上的基部、或者可選擇地在與所述基部47相對的碳納米管42的前自由尖端43處發(fā)生。間隙38的存在提高了反應物到達納米管合成區(qū)域36的能力，因為如果需要反應物僅通過通道34向下流動，則流體的流動將受到顯著限制。如果從前自由尖端43發(fā)生生長或者如果另外不存在流體流動的限制，則可以省略間隙38。
選擇CVD或等離子增強CVD工藝的生長條件，以優(yōu)先生長具有半導體分子結(jié)構(gòu)的碳納米管42。可選擇地，可以通過例如施加足夠高的電流以破壞具有金屬性分子結(jié)構(gòu)的納米管42，從包括金屬性和半導體分子結(jié)構(gòu)的生長狀態(tài)的納米管42的集合中優(yōu)先選擇具有半導體分子結(jié)構(gòu)的碳納米管42。在本發(fā)明的某些實施例中，在一個或多個通道34中，可以存在單一的半導體碳納米管42。納米管42可以由除了其特征在于帶隙和半導體特性的碳以外的材料構(gòu)成。
參照圖11A和11B，通過比如LPCVD的沉積工藝，向襯底10共形的施加電阻率相對高的絕緣材料比如硼磷硅酸鹽玻璃(BPSG)的層44。通過化學機械拋光(CMP)工藝或任何其他適合的平坦化技術(shù)，將層44磨平。拋光可以在將層44去除至足夠的深度從而同時縮短碳納米管42的分布中某些長的納米管。層44的部分可以填充各個碳納米管42之間的任何自由空間。層44的部分還填充每個間隙38。
參照圖12A和12B，通過進行標準光刻和蝕刻工藝到催化劑墊14的深度處停止，來界定通過層44、硬掩模20、柵電極28和層25延伸的接觸孔46。絕緣材料被沉積在接觸孔46中并被各向異性蝕刻從而提供絕緣間隙壁48，該間隔壁48將柵電極28與催化劑墊14電隔離。每個柵電極28被相應的接觸孔46分割成兩個不同的柵電極28a、28b。通過在柵電極28a、28b的深度處停止的標準光刻和蝕刻工藝在層44和硬掩模20中限定出接觸孔50。通過標準光刻和蝕刻工藝在層44中限定出接觸孔52，所述標準光刻和蝕刻工藝到達暴露了存留在每個通道34中的至少一個碳納米管42的前尖端43的深度處。
參照圖13A和13B，通過利用一個或多個阻擋/粘附增強層(未示出)為接觸開口46、50和52可選地加內(nèi)襯層、覆蓋沉積適合的金屬以填充所述接觸開口、然后通過比如CMP工藝的任何適當?shù)钠教够夹g(shù)去除多余的導電材料以形成插塞，分別在接觸孔46、50和52中形成接觸54、56和58。在與每個柵電極28a、28b相鄰的通道34中存留的碳納米管42中的至少一個具有與相應的一個接觸58電接觸的前尖端43，優(yōu)選為歐姆接觸。該接觸的碳納米管42的前尖端43可以垂直地突出到相應的接觸58的本體中或者在界面處與相應的接觸58相接。每個通道34中的碳納米管42與催化劑墊14電耦合，優(yōu)選為歐姆性連接。接觸54、56和58彼此電隔離并且由任何適合的導電材料形成，所述導電材料包括但不限于鋁(Al)、銅(Cu)、金(Au)、鉬(Mo)、鉭(Ta)、鈦(Ti)和鎢(W)。利用標準的后端線(back-end-of-the-line，BEOL)處理來制造將相鄰的已完成器件結(jié)構(gòu)60連接的互連結(jié)構(gòu)(未示出)。
器件結(jié)構(gòu)60形成了FET，該FET包括柵電極28a、28b之一，由層40限定的柵極電介質(zhì)，由催化劑墊14和接觸54限定的源極，由相應的接觸58限定的漏極，以及沿著在催化劑墊14與接觸58之間適當?shù)耐ǖ?4中垂直延伸的至少一個碳納米管42的長度方向限定的半導體溝道區(qū)域。由碳納米管42限定的溝道區(qū)域相對于襯底10的水平面基本垂直地取向。當電壓施加到柵電極28a、28b中適當?shù)囊粋€以在相關的碳納米管42中產(chǎn)生溝道時，載流子從催化劑墊14通過碳納米管42選擇性地流到接觸58。每個器件結(jié)構(gòu)60與襯底10所承載的其他器件結(jié)構(gòu)60和附加的電路元件(未示出)電耦合以用于器件工作。
盡管已經(jīng)通過對于各種實施例的描述說明了本發(fā)明，同時以相當?shù)募毠?jié)描述了這些實施例，但申請人并非意于將權(quán)利要求的范圍限定或以任何方式限制于這些細節(jié)。對于本領域技術(shù)人員而言，附加的優(yōu)點和變化將是顯而易見的。因此，本發(fā)明在其更寬的方面不受限于具體的細節(jié)、代表性的設備和方法以及被示出并描述的示例性實例。因此，在不偏離申請人的總體發(fā)明理念的前提下，可以對這些細節(jié)進行變化。
權(quán)利要求
1.一種垂直半導體器件結(jié)構(gòu)，包括限定基本水平的面的襯底；從所述襯底垂直突出并包括垂直側(cè)壁的柵電極；在所述垂直側(cè)壁側(cè)面的間隙壁；半導體納米管，所述半導體納米管位于所述柵電極和所述間隙壁之間并在相對的第一和第二端之間以基本垂直的取向延伸；設置在所述納米管和所述柵電極之間的所述垂直側(cè)壁上的柵極電介質(zhì)；與所述納米管的所述第一端電耦合的源極；以及與所述納米管的所述第二端電耦合的漏極。
2.根據(jù)權(quán)利要求1所述的半導體器件結(jié)構(gòu)，其中所述源極包括催化劑材料，所述催化劑材料用于通過化學氣相沉積工藝合成所述半導體納米管。
3.根據(jù)權(quán)利要求1所述的半導體器件結(jié)構(gòu)，其中所述漏極包括催化劑材料，所述催化劑材料用于通過化學氣相沉積工藝合成所述半導體納米管。
4.根據(jù)權(quán)利要求1所述的半導體器件結(jié)構(gòu)，其中所述間隙壁通過間隙與所述襯底隔開，所述間隙在所述半導體納米管形成之后被絕緣材料填充。
5.根據(jù)權(quán)利要求1所述的半導體器件結(jié)構(gòu)，其中所述半導體納米管由排列的碳原子構(gòu)成。
6.根據(jù)權(quán)利要求1所述的半導體器件結(jié)構(gòu)，其中所述間隙壁通過通道與所述垂直側(cè)壁隔開。
7.根據(jù)權(quán)利要求6所述的半導體器件結(jié)構(gòu)，其中所述通道具有適于所述半導體納米管生長的水平尺寸，以及具有大于或等于所述柵電極的所述垂直側(cè)壁的垂直高度的垂直尺寸。
8.根據(jù)權(quán)利要求6所述的半導體器件結(jié)構(gòu)，其中從垂直方向上觀看時，所述通道具有矩形的截面輪廓。
9.根據(jù)權(quán)利要求6所述的半導體器件結(jié)構(gòu)，其中所述源極由催化劑材料構(gòu)成，所述催化劑材料用于通過化學氣相沉積工藝合成所述半導體納米管，所述源極位于所述襯底上與所述通道垂直對準。
10.根據(jù)權(quán)利要求9所述的半導體器件結(jié)構(gòu)，其中所述間隙壁相對于所述襯底垂直地隔開從而限定出間隙，所述間隙用來將反應物提供到所述源極的所述催化劑材料以用于通過化學氣相沉積工藝生長所述半導體納米管。
11.根據(jù)權(quán)利要求10所述的半導體器件結(jié)構(gòu)，其中在通過化學氣相沉積工藝生長所述半導體納米管之后，所述間隙被絕緣材料填充。
12.根據(jù)權(quán)利要求6所述的半導體器件結(jié)構(gòu)，還包括水平地位于所述柵電極和所述間隙壁之間的多個半導體納米管，所述多個半導體納米管中的每一個在相對的第一和第二端之間的所述通道中垂直地延伸。
13.根據(jù)權(quán)利要求12所述的半導體器件結(jié)構(gòu)，其中未被所述多個半導體納米管占據(jù)的所述通道內(nèi)的空間被絕緣材料填充。
14.根據(jù)權(quán)利要求1所述的半導體器件結(jié)構(gòu)，還包括水平地位于所述柵電極和所述間隙壁之間的多個半導體納米管，所述多個半導體納米管中的每一個在相對的第一和第二端之間垂直地延伸。
15.根據(jù)權(quán)利要求14所述的半導體器件結(jié)構(gòu)，其中所述多個半導體納米管中的至少一個具有與所述源極電耦合的所述第一端以及與所述漏極電耦合的所述第二端。
16.一種半導體器件結(jié)構(gòu)的形成方法，包括在襯底上形成催化劑墊；形成與所述催化劑墊相鄰的柵電極；在覆蓋所述催化劑墊的位置上的所述柵電極的垂直側(cè)壁上形成第一間隙壁；在所述第一間隙壁上形成第二間隙壁；去除所述第一間隙壁從而定義出界定在所述第二間隙壁和所述柵電極之間的通道，其中所述通道在一端具有開口并且在相對端設置有所述催化劑墊；在所述垂直側(cè)壁上形成柵極電介質(zhì)；在所述催化劑墊上合成半導體納米管，所述半導體納米管從所述催化劑墊到靠近所述通道開口的自由端基本垂直地延伸。
17.根據(jù)權(quán)利要求16所述的方法，其中去除所述第一間隙壁包括相對于所述柵電極、所述第二間隙壁和所述襯底選擇性的蝕刻所述第一間隙壁。
18.根據(jù)權(quán)利要求17所述的方法，其中選擇性的蝕刻所述第一間隙壁還包括各向同性的蝕刻所述第一間隙壁。
19.根據(jù)權(quán)利要求16所述的方法，其中形成所述第二間隙壁還包括各向異性的蝕刻所述第二間隙壁。
20.根據(jù)權(quán)利要求16所述的方法，其中形成所述柵極電介質(zhì)還包括氧化所述柵電極的側(cè)壁從而形成所述柵極電介質(zhì)。
21.根據(jù)權(quán)利要求16所述的方法，其中所述第一間隙壁通過間隙與所述襯底垂直地隔開，所述間隙提供了到所述催化劑墊的流動路徑，并且合成所述半導體納米管包括通過所述間隙限定的流動路徑引導反應物，從而能夠在所述催化劑墊處發(fā)生化學反應以用于合成所述半導體納米管。
22.根據(jù)權(quán)利要求21所述的方法，其中所述反應物是含碳反應物并且所述半導體納米管是碳納米管。
23.根據(jù)權(quán)利要求21所述的方法，還包括在合成所述半導體納米管之后，用絕緣材料填充所述間隙。
24.根據(jù)權(quán)利要求16所述的方法，還包括用絕緣材料層覆蓋所述通道的開口和所述柵電極；以及，在所述絕緣材料層中形成與所述半導體納米管的自由端電耦合的接觸。
25.根據(jù)權(quán)利要求16所述的方法，其中合成所述半導體納米管還包括在用于生長所述半導體納米管的條件下，使所述催化劑墊暴露于反應物。
26.根據(jù)權(quán)利要求25所述的方法，其中所述第一間隙壁通過間隙與所述襯底隔開，所述間隙提供了到所述催化劑墊的流動路徑，并且合成所述半導體納米管包括通過所述間隙引導反應物，從而能夠在所述催化劑墊處發(fā)生化學反應以用于合成所述半導體納米管。
27.根據(jù)權(quán)利要求21所述的方法，其中所述反應物是含碳反應物并且所述半導體納米管是碳納米管。
28.根據(jù)權(quán)利要求16所述的方法，還包括在形成所述柵電極和所述催化劑墊之后，形成與所述催化劑墊的被覆蓋部分交迭的第三間隙壁并暴露所述催化劑墊的未覆蓋部分；以及，去除所述催化劑墊的未覆蓋部分以用于減小所述催化劑墊的表面積。
29.根據(jù)權(quán)利要求28所述的方法，其中去除所述催化劑墊的暴露部分包括相對于所述柵電極和所述襯底選擇性蝕刻所述催化劑墊的未覆蓋部分。
30.根據(jù)權(quán)利要求16所述的方法，還包括形成與所述半導體納米管的自由端電耦合的接觸。
31.根據(jù)權(quán)利要求30所述的方法，其中所述半導體納米管的自由端突出到構(gòu)成所述接觸的金屬插塞中。
32.根據(jù)權(quán)利要求16所述的方法，其中所述半導體納米管是由排列的碳原子構(gòu)成的碳納米管。
33.根據(jù)權(quán)利要求16所述的方法，其中形成所述柵極電介質(zhì)而沒有不利影響所述催化劑墊催化所述半導體納米管生長的能力。
34.根據(jù)權(quán)利要求16所述的方法，其中所述半導體納米管限定了具有溝道的場效應晶體管的溝道區(qū)域，通過將控制電壓施加到所述柵電極，調(diào)整沿著所述溝道的電流。
35.根據(jù)權(quán)利要求16所述的方法，還包括合成位于所述柵電極和所述間隙壁之間的多個半導體納米管，所述多個半導體納米管中的每一個從所述催化劑墊延伸到靠近所述通道開口的自由端。
36.根據(jù)權(quán)利要求35所述的方法，還包括用絕緣材料層覆蓋所述通道的開口和所述柵電極；以及，在所述絕緣材料層中形成與所述多個半導體納米管中的至少一個的自由端電耦合的接觸。
37.根據(jù)權(quán)利要求36所述的方法，其中所述多個半導體納米管是碳納米管。
38.根據(jù)權(quán)利要求16所述的方法，其中所述通道具有適于所述半導體納米管生長的水平尺寸，以及具有大于或等于所述柵電極的所述垂直側(cè)壁的垂直高度的垂直尺寸。
39.根據(jù)權(quán)利要求38所述的方法，其中從垂直方向上觀看時，所述通道具有矩形的截面輪廓。
40.根據(jù)權(quán)利要求38所述的方法，其中所述催化劑墊位于所述襯底上與所述通道垂直對準。
41.根據(jù)權(quán)利要求40所述的方法，其中所述間隙壁相對于所述襯底垂直地隔開從而限定出間隙，所述間隙用來將反應物提供到用于通過化學氣相沉積工藝生長所述半導體納米管的所述催化劑墊。
全文摘要
提供了具有由至少一個半導體納米管限定的溝道區(qū)域的垂直場效應晶體管以及利用由間隙壁限定的通道通過化學氣相沉積來制造這樣的垂直場效應晶體管的方法。通過位于限定在間隙壁和柵電極之間的高深寬比通道基部的催化劑墊所催化的化學氣相沉積來生長每個納米管。每個納米管在所述通道中以由間隙壁的限制性存在所約束的垂直取向生長。可以在遠離所述通道開口的間隙壁的基部中設置間隙。通過所述間隙流到催化劑墊的反應物參與了納米管的生長。
文檔編號H01L51/40GK1910767SQ200580002048
公開日2007年2月7日 申請日期2005年1月13日 優(yōu)先權(quán)日2004年1月29日
發(fā)明者古川俊治, 馬克·C·黑基, 斯蒂文·J·霍姆斯, 戴維·V·霍拉克, 彼得·米切爾, 拉里·A·內(nèi)斯比特 申請人:國際商業(yè)機器公司